專利名稱：半導(dǎo)體工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體工藝，特別涉及一種在柵極結(jié)構(gòu)側(cè)邊的鰭狀結(jié)構(gòu)中，蝕刻出至少一凹槽以形成具有六角形剖面結(jié)構(gòu)的外延層的半導(dǎo)體工藝。
背景技術(shù)：
隨著半導(dǎo)體元件尺寸的縮小，維持小尺寸半導(dǎo)體元件的效能是目前業(yè)界的主要目標(biāo)。為了提高半導(dǎo)體元件的效能，目前已逐漸發(fā)展出各種鰭狀場效晶體管元件(Fin-shapedfield effect transistor, FinFET)。鰭狀場效晶體管元件包含以下幾項(xiàng)優(yōu)點(diǎn)。首先，鰭狀場效晶體管元件的工藝能與傳統(tǒng)的邏輯元件工藝整合，因此具有相當(dāng)?shù)墓に囅嗳菪?；其次，由于立體結(jié)構(gòu)增加了柵極與基底的接觸面積，因此可增加?xùn)艠O對于通道區(qū)域電荷的控制，從而降低小尺寸元件帶來的漏極引發(fā)的能帶降低(Drain Induced Barrier Lowering,DIBL)效應(yīng)以及短通道效應(yīng)(short channel effect);此外，由于同樣長度的柵極具有更大的通道寬度，因此亦可增加源極與漏極間的電流量?！がF(xiàn)今的鰭狀場效晶體管(FinFET)工藝是先形成一柵極結(jié)構(gòu)(例如包含一柵極介電層、一柵極電極位于柵極介電層上、一蓋層位于柵極電極上及一間隙壁位于柵極介電層、柵極電極及蓋層側(cè)邊)于一具有鰭狀結(jié)構(gòu)的基底上。然后，在柵極結(jié)構(gòu)側(cè)邊的鰭狀結(jié)構(gòu)上形成外延層。當(dāng)然，之后可能再包含移除柵極結(jié)構(gòu)中的間隙壁等其他后續(xù)工藝。就此階段的鰭狀場效晶體管(FinFET)工藝而言，所形成的外延層將會(huì)造成后續(xù)間隙壁難以清除干凈，并且位于柵極結(jié)構(gòu)兩側(cè)的外延層的距離較遠(yuǎn)，造成施加于柵極結(jié)構(gòu)下方的柵極通道應(yīng)力不足，而限制外延層提升柵極通道的載流子遷移率的能力。因此，現(xiàn)今產(chǎn)業(yè)上亟需一種半導(dǎo)體工藝，特別是指形成鰭狀場效晶體管(FinFET)的工藝，其可改善上述外延層的效能。

發(fā)明內(nèi)容
本發(fā)明提出一種半導(dǎo)體工藝，可于柵極結(jié)構(gòu)側(cè)邊的鰭狀結(jié)構(gòu)上蝕刻出至少一凹槽，并在此凹槽中形成一具有六角形剖面結(jié)構(gòu)的外延層，進(jìn)而可形成一鰭狀場效晶體管或三柵極場效晶體管(Tri-gate M0SFET)等的多柵極場效晶體管(Multi-gate M0SFET)的半導(dǎo)體工藝。本發(fā)明提供一種半導(dǎo)體工藝，包含有下述步驟。首先，提供一基底。接著，形成至少一鰭狀結(jié)構(gòu)于基底上。接續(xù)，形成一氧化層于鰭狀結(jié)構(gòu)以外的基底上。之后，形成一柵極覆蓋部分氧化層及部分鰭狀結(jié)構(gòu)。而后，進(jìn)行一蝕刻工藝，蝕刻?hào)艠O側(cè)邊的部分鰭狀結(jié)構(gòu)，而于鰭狀結(jié)構(gòu)中形成至少一凹槽。然后，進(jìn)行一外延工藝，以于凹槽中形成一外延層，其中外延層具有一六角形的剖面結(jié)構(gòu)?；谏鲜觯景l(fā)明提供一種半導(dǎo)體工藝，其在柵極結(jié)構(gòu)側(cè)邊的鰭狀結(jié)構(gòu)中蝕刻出具有特定剖面結(jié)構(gòu)的凹槽。如此，以在凹槽中形成的一具有六角形剖面結(jié)構(gòu)的外延層，因此可改善半導(dǎo)體結(jié)構(gòu)的電性品質(zhì)。例如，本發(fā)明所形成的外延層，可使間隙壁較容易清除；再者，本發(fā)明所形成的外延層更易對柵極結(jié)構(gòu)下方的柵極通道施加應(yīng)力，而能提升柵極通道的載流子遷移率。


圖1-8繪示本發(fā)明一實(shí)施例的半導(dǎo)體工藝的立體示意圖。圖9繪示圖7的半導(dǎo)體工藝沿著AA’方向在平面S以上的剖面示意圖。圖10繪示圖8的半導(dǎo)體工藝沿著AA’方向在平面S以上的剖面示意圖。附圖標(biāo)記說明110、212:基底 120,220 :鰭狀結(jié)構(gòu)122:墊氧化層124:氮化層130 :氧化層140 :柵極142:柵極介電層144 :柵極電極層146:蓋層148:間隙壁150 :外延層210 :硅覆絕緣基底214 :底氧化層216 :硅層El :蝕刻光刻工藝E2、E4:外延工藝E3 :蝕刻工藝R:凹槽S :平面S1、S2:上表面
具體實(shí)施例方式圖1-8繪示本發(fā)明一實(shí)施例的半導(dǎo)體工藝的剖面示意圖。圖9繪示圖7的半導(dǎo)體工藝沿著AA’方向在平面S以上的剖面示意圖。圖10繪示圖8的半導(dǎo)體工藝沿著AA’方向在平面S以上的剖面示意圖。本發(fā)明可包含適用于硅基底或硅覆絕緣的基底中。首先，以硅基底為例，請參閱圖1-3。如圖I所示，提供一基底110。形成一掩模層(未繪示)于基底上，其中掩模層包含一墊氧化層(未繪示)以及一氮化層(未繪示)位于墊氧化層上。進(jìn)行一蝕刻光刻工藝E1，圖案化掩模層，以形成一圖案化的墊氧化層122及一圖案化的氮化層124，并暴露出部分的基底110。接著，如圖2所示，進(jìn)行一外延工藝E2，以在暴露出的基底110上形成一鰭狀結(jié)構(gòu)120，并突出于墊氧化層122及氮化層124的外。此外，亦可以利用圖案化掩模層當(dāng)作蝕刻掩模，直接對基底110進(jìn)行一蝕刻光刻工藝，使得未被蝕刻的部分基底相對突出而形成所需的鰭狀結(jié)構(gòu)。而后，如圖3所示，移除圖案化的墊氧化層122及圖案化的氮化層124。形成一氧化層130于鰭狀結(jié)構(gòu)120以外的基底110上，其中氧化層130可例如以沉積與回蝕刻等工藝形成，用以當(dāng)作淺溝隔離結(jié)構(gòu)而設(shè)置于鰭狀結(jié)構(gòu)120以外的基底110表面。當(dāng)然，在其他實(shí)施例中，氧化層130亦可為一絕緣結(jié)構(gòu)。如此，則可形成一鰭狀結(jié)構(gòu)120于基底110上以及形成一氧化層130于鰭狀結(jié)構(gòu)120以外的基底110上?；蛘?，以硅覆絕緣基底為例，請參閱圖4-5，圖4-5為本實(shí)施例的另一實(shí)施態(tài)樣。首先，如圖4所示，提供一硅覆絕緣基底210，其包含一硅基底212、一底氧化層214位于硅基底212上以及一娃層216位于底氧化層214上。接著,如圖5所不，圖案化娃層216以形成鰭狀結(jié)構(gòu)220，并暴露出部分底氧化層214，于鰭狀結(jié)構(gòu)220以外的硅基底212上。如此一來，亦可形成鰭狀結(jié)構(gòu)220于硅基底212上以及形成一氧化層(如底氧化層214)于鰭狀結(jié)構(gòu)220以外的硅基底212上。惟，如圖3所示，以硅基底110所形成的氧化層130僅位于鰭狀結(jié)構(gòu)120以外的基底110上，而如圖5所示，在硅覆絕緣基底210中，鰭狀結(jié)構(gòu)220則會(huì) 位于底氧化層214之上。然而，此二者的不同之處，并不影響本發(fā)明后續(xù)的半導(dǎo)體工藝。此夕卜，本實(shí)施例僅繪示單一鰭狀結(jié)構(gòu)120或220說明本發(fā)明的半導(dǎo)體工藝，但當(dāng)然本發(fā)明的半導(dǎo)體工藝亦可應(yīng)用于具有多個(gè)鰭狀結(jié)構(gòu)的基底上。如圖6所示，形成一柵極140覆蓋部分氧化層130及鰭狀結(jié)構(gòu)120。形成柵極140的工藝可包含形成一柵極介電層142覆蓋部分氧化層130及部分鰭狀結(jié)構(gòu)120。形成一柵極電極層144覆蓋柵極介電層142。形成一蓋層146覆蓋柵極電極層144。圖案化蓋層146、柵極電極層144、柵極介電層142。以及，形成一間隙壁148于圖案化的柵極介電層142、柵極電極層144及蓋層146的側(cè)邊。在一實(shí)施例中，柵極介電層142可為二氧化硅、氮化硅、氮氧化硅、金屬氧化物等高介電系數(shù)材料。柵極電極層144可為重?fù)诫s多晶硅、金屬硅氧化物，或是包含一以前柵極(Gate-first)工藝所形成的金屬硅氧化物、鈦、鉭、氮化鈦、氮化鉭或鎢等金屬合金的金屬柵極。在一實(shí)施例中，如本發(fā)明的柵極結(jié)構(gòu)140中的柵極電極層144為一多晶娃電極層，則可再進(jìn)行一替換性金屬柵極工藝(replacement metal gate,RMG),例如一后柵極(Gate-last)工藝，以將多晶娃電極層取代為金屬電極層。蓋層146例如為氮化硅等。間隙壁148則例如為氮化硅層，且間隙壁148可包含內(nèi)層側(cè)壁子及外層側(cè)壁子等多層結(jié)構(gòu)(未繪示)。柵極140的詳細(xì)形成方法為本領(lǐng)域所熟知，故不再贅述。如圖7所示，進(jìn)行一蝕刻工藝E3，蝕刻?hào)艠O140兩側(cè)邊的部分鰭狀結(jié)構(gòu)120，而于柵極140兩側(cè)的鰭狀結(jié)構(gòu)120中分別蝕刻出一凹槽R。在本發(fā)明中，蝕刻工藝E3可包含一干蝕刻工藝或一濕蝕刻工藝。在一優(yōu)選實(shí)施態(tài)樣中，蝕刻工藝E3可包含一干蝕刻工藝及一濕蝕刻工藝或者僅進(jìn)行濕蝕刻工藝。在一實(shí)施例中，濕蝕刻工藝包含以含氨氣、過氧化氫及水的蝕刻液蝕刻，其是利用鰭狀結(jié)構(gòu)120內(nèi)各結(jié)晶面不同蝕刻速率的特性，進(jìn)行至少一蝕刻工藝以形成凹槽R。更進(jìn)一步而言，可通過調(diào)整含氨氣、過氧化氫及水的蝕刻液的氨氣、過氧化氫及水的比例，以達(dá)到更精確的所需的凹槽R的形狀。在其他實(shí)施例中，亦可通過選擇蝕刻劑的成分來進(jìn)行一次或者多次的濕蝕刻工藝以蝕刻出凹槽R的形狀，其中蝕刻劑可包括氨水類蝕刻劑、甲基氫氧化銨類蝕刻劑、氫氧化類蝕刻劑或者乙烯二胺鄰苯二酚類蝕刻劑等。如此一來，本發(fā)明可形成具有一六角形的剖面結(jié)構(gòu)的凹槽R。在本實(shí)施例中，蝕刻工藝所形成的凹槽R，會(huì)將鰭狀結(jié)構(gòu)120的短軸X方向吃穿，但不會(huì)吃穿鰭狀結(jié)構(gòu)120的長軸y。如此，以在凹槽R中形成源/漏極區(qū)。圖9繪示圖7的半導(dǎo)體工藝沿著AA’方向在基底110平面S以上的剖面示意圖。由圖9所示，蝕刻工藝E3在柵極140側(cè)邊的部分鰭狀結(jié)構(gòu)120中形成凹槽R，而此凹槽R具有一六角形的剖面結(jié)構(gòu)。在本實(shí)施例中，會(huì)在凹槽R的下方保留部分的鰭狀結(jié)構(gòu)120，以便后續(xù)于凹槽R中進(jìn)行外延工藝以形成外延層。如圖8所示，進(jìn)行一外延工藝E4，以于凹槽R中形成一具有六角形剖面結(jié)構(gòu)的外延層150。視多柵極場效晶體管(Multi-gate M0SFET)的電性而定，外延層150可包含一硅鍺外延層，而適用于一 PMOS晶體管，或者外延層150可包含一硅碳外延層，而適用于一 NMOS晶體管。圖10繪示圖8的半導(dǎo)體工藝沿著AA’方向在平面S以上的剖面示意圖。外延層150形成于凹槽R中，且順應(yīng)著凹槽R的形狀成長，而形成一具有一六角形的剖面結(jié)構(gòu)。在一優(yōu)選的實(shí)施例中，外延層150的上表面SI的水平高度高于原鰭狀結(jié)構(gòu)120的上表面S2的水平高度。
接著再進(jìn)行一離子注入工藝以注入適當(dāng)?shù)膿劫|(zhì)，或者于進(jìn)行外延工藝E4時(shí)，同時(shí)摻雜適當(dāng)?shù)膿劫|(zhì)，如此，外延層150便可用以作為一源/漏極區(qū)。在形成外延層150之后，可再進(jìn)行一金屬硅化物工藝(未繪示)，以在源/漏極中形成金屬硅化物，其中金屬硅化物工藝可包含前清洗工藝、金屬沉積工藝、退火工藝、選擇性蝕刻工藝及測試工藝等。當(dāng)然，在進(jìn)行金屬硅化物工藝之后，可再進(jìn)行其他后續(xù)工藝。綜上所述，本發(fā)明提供一種半導(dǎo)體工藝，其在柵極結(jié)構(gòu)側(cè)邊的鰭狀結(jié)構(gòu)中蝕刻出具有特定剖面結(jié)構(gòu)的凹槽，其蝕刻方法可包含一干蝕刻工藝或一濕蝕刻工藝，優(yōu)選以一含氨氣、過氧化氫及水的蝕刻液的濕蝕刻工藝做蝕刻。在凹槽中形成的外延層具有一六角形剖面結(jié)構(gòu)，可改善半導(dǎo)體結(jié)構(gòu)的電性品質(zhì)。例如，本發(fā)明在形成外延層之后，可使間隙壁較容易清除；再者，本發(fā)明所形成的外延層更易對柵極結(jié)構(gòu)下方的柵極通道施加應(yīng)力，而能提升柵極通道的載流子遷移率。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等同變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種半導(dǎo)體工藝，包含有 提供一基底； 形成至少一鰭狀結(jié)構(gòu)于該基底上； 形成一氧化層于該鰭狀結(jié)構(gòu)以外的該基底上； 形成一柵極覆蓋部分該氧化層及部分該鰭狀結(jié)構(gòu)； 進(jìn)行一蝕刻工藝，蝕刻該柵極側(cè)邊的部分該鰭狀結(jié)構(gòu)，而于該鰭狀結(jié)構(gòu)中形成至少一凹槽；以及 進(jìn)行一外延工藝，以于該凹槽中形成一外延層，其中該外延層具有一六角形的剖面結(jié)構(gòu)。
2.如權(quán)利要求I所述的半導(dǎo)體工藝，其中該基底包含一塊狀硅基底或一硅覆絕緣基。
3.如權(quán)權(quán)要求2所述的半導(dǎo)體工藝，其中形成該鰭狀結(jié)構(gòu)的步驟，包含 形成一掩模層于該塊狀娃基底上； 進(jìn)行一蝕刻光刻工藝，以圖案化該掩模層并暴露出部分該塊狀硅基底；以及 進(jìn)行一外延工藝，以在暴露出的該塊狀硅基底上形成該鰭狀結(jié)構(gòu)。
4.如權(quán)利要求3所述的半導(dǎo)體工藝，其中該掩模層包含一墊氧化層以及一氮化層。
5.如權(quán)利要求2所述的半導(dǎo)體工藝，其中該硅覆絕緣基底，包含 一娃基底; 一底氧化層位于該娃基底上；以及 一娃層位于該底氧化層上。
6.如權(quán)利要求5所述的半導(dǎo)體工藝，其中形成該鰭狀結(jié)構(gòu)于該硅覆絕緣基底上以及形成該氧化層于該鰭狀結(jié)構(gòu)以外的該基底上的步驟，包含 圖案化該硅層以形成該鰭狀結(jié)構(gòu)，并暴露出部分該底氧化層，于該鰭狀結(jié)構(gòu)以外的該基底上。
7.如權(quán)利要求I所述的半導(dǎo)體工藝，其中形成該柵極，包含 形成一柵極介電層覆蓋該氧化層及該鰭狀結(jié)構(gòu)； 形成一柵極電極層覆蓋該柵極介電層； 形成一蓋層覆蓋該柵極電極層； 圖案化該蓋層、該柵極電極層、該柵極介電層；以及 形成一間隙壁于圖案化的該柵極介電層、該柵極電極層及該蓋層側(cè)邊。
8.如權(quán)利要求7所述的半導(dǎo)體工藝，其中該柵極電極層包含一多晶硅電極層。
9.如權(quán)利要求8所述的半導(dǎo)體工藝，還包含 進(jìn)行一替換性金屬柵極工藝，以使該多晶硅電極層由金屬電極層取代。
10.如權(quán)利要求I所述的半導(dǎo)體工藝，其中該蝕刻工藝包含一干蝕刻工藝或一濕蝕刻工藝。
11.如權(quán)利要求10所述的半導(dǎo)體工藝，其中該蝕刻工藝包含一干蝕刻工藝及一濕蝕刻工藝。
12.如權(quán)利要求10所述的半導(dǎo)體工藝，其中該濕蝕刻工藝包含以含氨氣、過氧化氫及水的蝕刻液蝕刻。
13.如權(quán)利要求I所述的半導(dǎo)體工藝，其中該外延工藝包含一娃鍺外延層或一娃碳外延層。
全文摘要
本發(fā)明公開了一種半導(dǎo)體工藝，包含有下述步驟。首先，提供一基底。接著，形成至少一鰭狀結(jié)構(gòu)于基底上。接續(xù)，形成一氧化層于鰭狀結(jié)構(gòu)以外的基底上。之后，形成一柵極覆蓋部分氧化層及部分鰭狀結(jié)構(gòu)。而后，進(jìn)行一蝕刻工藝，蝕刻?hào)艠O側(cè)邊的部分鰭狀結(jié)構(gòu)，而于鰭狀結(jié)構(gòu)中形成至少一凹槽。然后，進(jìn)行一外延工藝，以于凹槽中形成一外延層，其中外延層具有一六角形的剖面結(jié)構(gòu)。
文檔編號(hào)H01L21/28GK102983079SQ20111026130
公開日2013年3月20日 申請日期2011年9月6日 優(yōu)先權(quán)日2011年9月6日
發(fā)明者廖晉毅, 許嘉麟, 李名言, 吳心蕙, 謝詠倫, 陳健豪, 李柏軒 申請人:聯(lián)華電子股份有限公司