專利名稱：堆迭式半導(dǎo)體封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種堆迭式半導(dǎo)體封裝結(jié)構(gòu)及其制造方法，特別涉及一種利用硅穿孔實現(xiàn)的堆迭式半導(dǎo)體封裝結(jié)構(gòu)及其制造方法。
背景技術(shù)：
液晶屏幕(Liquid Crystal Display, LCD)具有外型輕薄、低電源消耗以及低福射等特性，已被廣泛地應(yīng)用在計算機(jī)系統(tǒng)、移動電話、個人數(shù)碼助理(PDA)、數(shù)碼相機(jī)及平板計算機(jī)等資訊產(chǎn)品上。一般而言，液晶屏幕的驅(qū)動芯片(Driving chip) 一般利用玻璃覆晶(Chip on Glass, CoG)封裝技術(shù)將驅(qū)動芯片直接安裝至顯示器的玻璃基板上，以縮小所需電路面積。請參考圖IA及圖1B，圖IA及圖IB分別為現(xiàn)有一半導(dǎo)體封裝結(jié)構(gòu)10的剖面示意圖及俯視示意圖。半導(dǎo)體封裝結(jié)構(gòu)10用來實現(xiàn)一單芯片式驅(qū)動芯片，其將液晶屏幕的驅(qū)動電路(Driving Circuit)和靜態(tài)隨機(jī)存取內(nèi)存(Static Random Access Memory, SRAM)電路以相同半導(dǎo)體制程設(shè)計于一布局區(qū)塊100中，并通過凸塊BMPl BMPn對外交換信號。此設(shè)計造成半導(dǎo)體封裝結(jié)構(gòu)10面積尺寸較大(即圖IB中的一芯片高度Yl過大)，并造成制程過程中一片晶圓(wafer)可切割的芯片(chip)數(shù)目較少，故產(chǎn)品出貨數(shù)量會受限于半導(dǎo)體廠于該半導(dǎo)體制程所能提供的產(chǎn)能，無法滿足客戶訂單須求。此外，單一布局區(qū)塊100同時包括驅(qū)動電路和內(nèi)存電路，因此設(shè)計上電路復(fù)雜度高，也可能造成制程良率較低。再者，布局區(qū)塊100尺寸較大，內(nèi)部金屬布線長度難以有效縮短、電阻值也難以降低，造成傳輸速度較慢、寄生電容及耗電等問題。因此，現(xiàn)有單一布局區(qū)塊的設(shè)計方式不僅占據(jù)相當(dāng)大的面積，對于追求將驅(qū)動芯片的面積、耗電量最小化、并同時提高良率、傳輸速度的業(yè)界來說，實有改進(jìn)的必要。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的即在提供一種堆迭式半導(dǎo)體封裝結(jié)構(gòu)及其制造方法。為達(dá)成上述目的，本發(fā)明公開一種堆迭式半導(dǎo)體封裝結(jié)構(gòu)，用于一堆迭式芯片。該堆迭式半導(dǎo)體封裝結(jié)構(gòu)包括一第一半導(dǎo)體芯片，包括一金屬層；一硅穿孔結(jié)構(gòu)，貫穿該第一半導(dǎo)體芯片的一上表面，并電連接至該金屬層；一重布線路層，形成于該第一半導(dǎo)體芯片的該上表面，并電連接至該硅穿孔結(jié)構(gòu)；以及一第二半導(dǎo)體芯片，設(shè)置于該第一半導(dǎo)體芯片之上，并通過該重布線路層，連接至該第一半導(dǎo)體芯片。為達(dá)成上述目的，本發(fā)明還公開一種形成用于一堆迭式芯片的一堆迭式半導(dǎo)體封裝結(jié)構(gòu)的方法。形成該堆迭式半導(dǎo)體封裝結(jié)構(gòu)的方法，包括有形成包括有一金屬層的一第一半導(dǎo)體芯片；形成一硅穿孔結(jié)構(gòu)，其貫穿該第一半導(dǎo)體芯片的一上表面，并電連接至該金屬層；形成一重布線路層，其位于該第一半導(dǎo)體芯片的該上表面，并電連接至該硅穿孔結(jié)構(gòu)；以及于該第一半導(dǎo)體芯片之上，形成一第二半導(dǎo)體芯片，并通過該重布線路層，連接至該第一半導(dǎo)體芯片。


圖IA為現(xiàn)有一堆迭式芯片的剖面示意圖。圖IB為圖IA中堆迭式芯片的俯視示意圖。圖2A為依據(jù)一實施例的一堆迭式芯片的剖面示意圖。圖2B為圖2A中堆迭式芯片的俯視示意圖。圖3為依據(jù)一實施例一流程的示意圖。其中，附圖標(biāo)記說明如下10、20半導(dǎo)體封裝結(jié)構(gòu) 100布局區(qū)塊200第一半導(dǎo)體芯片202第二半導(dǎo)體芯片BMP1 BMPn、BMPJ1 BMPJni' 凸塊BMPJ1 BMP_Un206金屬層208硅穿孔210重布線路層214封裝材料
具體實施例方式請參考圖2A及圖2B，圖2A及圖2B分別為本發(fā)明實施例的一半導(dǎo)體封裝結(jié)構(gòu)20的剖面示意圖及俯視示意圖。半導(dǎo)體封裝結(jié)構(gòu)20可實現(xiàn)一堆迭式(stacked)芯片，如圖2A所示，其由一第一半導(dǎo)體芯片200、一第二半導(dǎo)體芯片202、一娃穿孔(through-silicon-via)結(jié)構(gòu)208、一重布線路層(redistribution layer) 210及一封裝材料214所組成。第一半導(dǎo)體芯片200包括有一金屬層206,可用以布置驅(qū)動電路。娃穿孔結(jié)構(gòu)208貫穿第一半導(dǎo)體芯片200的一上表面而電連接至金屬層206。此外,第一半導(dǎo)體芯片200的一下表面形成有多個凸塊BMP_Li BMP_Lm，用以連接至一外部裝置(未顯示于圖2A及圖2B)。重布線路層210形成于第一半導(dǎo)體芯片200的該上表面，用來連接第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片202。第二半導(dǎo)體芯片202可布置靜態(tài)隨機(jī)存取內(nèi)存電路，其堆迭于第一半導(dǎo)體芯片200之上，且于一下表面形成有多個凸塊BMP_Ui BMP_Un，用來通過重布線路層210及硅穿孔結(jié)構(gòu)208，電連接至第一半導(dǎo)體芯片200的金屬層206。封裝材料214是包圍第二半導(dǎo)體芯片202，用來提升半導(dǎo)體封裝結(jié)構(gòu)20的整體芯片強(qiáng)度。進(jìn)一步地，如圖2B所示，半導(dǎo)體封裝結(jié)構(gòu)20的一芯片高度為Y2。相較于現(xiàn)有半導(dǎo)體封裝結(jié)構(gòu)10，半導(dǎo)體封裝結(jié)構(gòu)20的電路面積較小(即半導(dǎo)體封裝結(jié)構(gòu)20的芯片高度Y2小于半導(dǎo)體封裝結(jié)構(gòu)10的芯片高度Yl)，并可通過將第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片202分別由不同半導(dǎo)體制程制作而成，進(jìn)而提高芯片制作過程的良率及產(chǎn)能。需注意的是，圖2A及圖2B是用以說明本發(fā)明的概念，本領(lǐng)域技術(shù)人員可據(jù)以做不同修飾，而不限于此。舉例來說，半導(dǎo)體封裝結(jié)構(gòu)20可為一玻璃覆晶(Chip on Glass,CoG)驅(qū)動芯片，且驅(qū)動電路和靜態(tài)隨機(jī)存取內(nèi)存電路可分別設(shè)置于第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片202中。在此情形下，第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片202可分別由不同半導(dǎo)體制程制作而成，例如，用于設(shè)置驅(qū)動電路的第一半導(dǎo)體芯片200可采較低階半導(dǎo)體制程制作而成，而用于設(shè)置內(nèi)存電路的第二半導(dǎo)體芯片202可采較高階半導(dǎo)體制程制作而成。如此一來，相較于半導(dǎo)體封裝結(jié)構(gòu)10,第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片202的電路面積皆可縮小(如半導(dǎo)體封裝結(jié)構(gòu)10的40 50% )，故制程中所使用的一片晶圓(wafer)可切割的芯片(chip)數(shù)目也可增加(如增加70 100% ),進(jìn)而大幅提高產(chǎn)能。再者，由于驅(qū)動芯片的驅(qū)動電路及內(nèi)存電路被分割為兩獨立芯片分開制作，半導(dǎo)體封裝結(jié)構(gòu)20的電路復(fù)雜度也會低于半導(dǎo)體封裝結(jié)構(gòu)10，因此有助于提升制程良率。此外，由于半導(dǎo)體封裝結(jié)構(gòu)20被分割為第一、第二半導(dǎo)體芯片200、202，故可由兩制程生產(chǎn)線平行制作而成，也可提升生產(chǎn)速度。另一方面，硅穿孔結(jié)構(gòu)208及重布線路層210用來連接第一 半導(dǎo)體芯片200及第二半導(dǎo)體芯片202，其較佳地具有低阻值，藉此，半導(dǎo)體封裝結(jié)構(gòu)20可有效通過縮短金屬導(dǎo)線長度及連線電阻，減少芯片面積，增加數(shù)據(jù)傳送速度，并具有小體積、高效率、低耗電量及成本的優(yōu)勢。另外，形成于第一半導(dǎo)體芯片200的下表面的凸塊BMP-L1 BMP-L111其材質(zhì)可選自銅、鎳、金或其合金，而形成于第二半導(dǎo)體芯片202的下表面的凸塊BMPJ1 BMP_Un其材質(zhì)可選自覆晶(Flip-Chip)凸塊、焊錫凸塊(Solder bump)、微凸塊(Microbump)及銅柱凸塊(Copper pillar)等,但本領(lǐng)域技術(shù)人員當(dāng)可據(jù)以進(jìn)行修飾或變化,不限于此。此外，封裝材料214可利用擴(kuò)散型封裝(Fan-out Package)和芯片切割(die saw)等方法形成，以提升半導(dǎo)體封裝結(jié)構(gòu)20的整體芯片強(qiáng)度并完成最終堆迭式芯片成品。關(guān)于半導(dǎo)體封裝結(jié)構(gòu)20的制作方式，可進(jìn)一步參考圖3，圖3為本發(fā)明實施例一半導(dǎo)體封裝流程30的示意圖。半導(dǎo)體封裝流程30包括以下步驟步驟300:開始。步驟302 :形成包括有金屬層206的第一半導(dǎo)體芯片200。步驟304 :形成一硅穿孔結(jié)構(gòu)208，其貫穿第一半導(dǎo)體芯片200的一上表面，并電連接至金屬層206。步驟306 :形成一重布線路層210，其位于第一半導(dǎo)體芯片200的該上表面，并電連接至該娃穿孔結(jié)構(gòu)。步驟308 :于第一半導(dǎo)體芯片200之上，形成一第二半導(dǎo)體芯片202，并通過重布線路層210，連接至第一半導(dǎo)體芯片200。步驟310:結(jié)束。半導(dǎo)體封裝流程30的詳細(xì)說明或變化可參考前述，于此不贅述。需注意的是，本發(fā)明的主要精神在于通過將一芯片分割為上、下半導(dǎo)體芯片，再通過硅穿孔及重布線路層等結(jié)構(gòu)連接上、下半導(dǎo)體芯片以形成堆迭式芯片，凡依此所做的各種變化皆屬本發(fā)明的范疇。舉例而言，半導(dǎo)體封裝結(jié)構(gòu)20分割為第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片202，但也可分割為三個以上的半導(dǎo)體芯片，只要能通過硅穿孔及重布線路層等結(jié)構(gòu)將該多個芯片互相連接，達(dá)到縮小體積、提高傳輸率、降低耗電量等優(yōu)勢即可。另外，上述實施例將半導(dǎo)體封裝結(jié)構(gòu)20依照電路功能分割為驅(qū)動電路及內(nèi)存電路兩部分，但分割的方式也不在此限，只要可達(dá)到有助利用多種不同導(dǎo)體制程分別制作各部分，以達(dá)到提高產(chǎn)能或良率，或降低制程復(fù)雜度即可。半導(dǎo)體封裝結(jié)構(gòu)20的制程也不在此限，本領(lǐng)域技術(shù)人員當(dāng)可據(jù)以進(jìn)行修飾或變化。例如，第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片202可由同一片晶圓切割而成，但也可由不同晶圓切割而成，以達(dá)到更高度的異質(zhì)性整合(heterogeneous integration)。而凸塊 BMPJ^1 BMP_Lm 及凸塊 BMPJJ1 BMP_Un 的材質(zhì)也不在上述所限，只要能達(dá)到降低阻值、有助于堆迭式芯片的整合度并提高傳輸率的目的即可。綜上所述，本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)通過將一驅(qū)動芯片分割為兩不同芯片，分別由不同半導(dǎo)體制程制作而成，再將兩芯片組合為一堆迭式芯片。如此一來，可得到較小電路面積、較高傳輸率與低耗電量，而制程過程中的產(chǎn)能及良率也可大幅提高。 以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種堆迭式半導(dǎo)體封裝結(jié)構(gòu)，用于一堆迭式芯片，其特征在于，該半導(dǎo)體封裝結(jié)構(gòu)包括 一第一半導(dǎo)體芯片，包括一金屬層； 一硅穿孔結(jié)構(gòu)，貫穿該第一半導(dǎo)體芯片的一上表面，并電連接至該金屬層； 一重布線路層，形成于該第一半導(dǎo)體芯片的該上表面，并電連接至該硅穿孔結(jié)構(gòu)；以及一第二半導(dǎo)體芯片，設(shè)置于該第一半導(dǎo)體芯片之上，并通過該重布線路層，連接至該第一半導(dǎo)體芯片。
2.如權(quán)利要求I所述的堆迭式半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該堆迭式芯片為一玻璃覆晶芯片。
3.如權(quán)利要求I所述的堆迭式半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第二半導(dǎo)體芯片是通過多個凸塊電連接至該重布線路層，以連接至該第一半導(dǎo)體芯片。
4.如權(quán)利要求3所述的堆迭式半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該多個凸塊選自覆晶凸塊、焊錫凸塊、微凸塊及銅柱凸塊。
5.如權(quán)利要求I所述的堆迭式半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第一半導(dǎo)體芯片還包括有多個凸塊，形成于該第一半導(dǎo)體芯片的一下表面，用以連接至一外部裝置。
6.如權(quán)利要求5所述的堆迭式半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第一半導(dǎo)體芯片的該多個凸塊的材質(zhì)選自銅、鎳、金或其合金。
7.如權(quán)利要求I所述的堆迭式半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第一半導(dǎo)體芯片及該第二半導(dǎo)體芯片是以不同半導(dǎo)體制程制作而成。
8.如權(quán)利要求I所述的堆迭式半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該堆迭式半導(dǎo)體封裝結(jié)構(gòu)還包括一封裝材料，包圍該第二半導(dǎo)體芯片。
9.一種形成一堆迭式半導(dǎo)體封裝結(jié)構(gòu)的方法，其特征在于，該半導(dǎo)體封裝結(jié)構(gòu)用于一堆迭式芯片，且形成該半導(dǎo)體封裝結(jié)構(gòu)的方法包括有 形成包括有一金屬層的一第一半導(dǎo)體芯片； 形成一硅穿孔結(jié)構(gòu)，其貫穿該第一半導(dǎo)體芯片的一上表面，并電連接至該金屬層； 形成一重布線路層，其位于該第一半導(dǎo)體芯片的該上表面，并電連接至該硅穿孔結(jié)構(gòu)；以及 于該第一半導(dǎo)體芯片之上，形成一第二半導(dǎo)體芯片，并通過該重布線路層，連接至該第一半導(dǎo)體芯片。
10.如權(quán)利要求9所述的方法，其特征在于，該堆迭式芯片為一玻璃覆晶芯片。
11.如權(quán)利要求9所述的方法，其特征在于，形成該第二半導(dǎo)體芯片的步驟，包括形成多個凸塊，使該第二半導(dǎo)體芯片通過該多個凸塊電連接至該重布線路層，以連接至該第一半導(dǎo)體芯片。
12.如權(quán)利要求11所述的方法，其特征在于，該多個凸塊選自覆晶凸塊、焊錫凸塊、微凸塊及銅柱凸塊。
13.如權(quán)利要求9所述的方法，其特征在于，該第一半導(dǎo)體芯片還包括有多個凸塊，形成于該第一半導(dǎo)體芯片的一下表面，用以連接至一外部裝置。
14.如權(quán)利要求13所述的方法，其特征在于，該第一半導(dǎo)體芯片的該多個凸塊的材質(zhì)選自銅、鎳、金或其合金。
15.如權(quán)利要求9所述的方法，其特征在于，該第一半導(dǎo)體芯片及該第二半導(dǎo)體芯片以不同半導(dǎo)體制程制作而成。
16.如權(quán)利要求9所述的方法，其特征在于，該半導(dǎo)體封裝結(jié)構(gòu)還包括一封裝材料，包圍該第二半導(dǎo)體芯片。
全文摘要
本發(fā)明公開了一種堆迭式半導(dǎo)體封裝結(jié)構(gòu)，用于一堆迭式芯片，包括一第一半導(dǎo)體芯片，包括一金屬層；一硅穿孔結(jié)構(gòu)，貫穿該第一半導(dǎo)體芯片的一上表面，并電連接至該金屬層；一重布線路層，形成于該第一半導(dǎo)體芯片的該上表面，并電連接至該硅穿孔結(jié)構(gòu)；以及一第二半導(dǎo)體芯片，設(shè)置于該第一半導(dǎo)體芯片之上，并通過該重布線路層，連接至該第一半導(dǎo)體芯片。
文檔編號H01L23/535GK102983122SQ20111026104
公開日2013年3月20日 申請日期2011年9月5日 優(yōu)先權(quán)日2011年9月5日
發(fā)明者張宏迪, 林泰宏 申請人:聯(lián)詠科技股份有限公司