專利名稱：通過兩步側(cè)墻刻蝕法改善pmos器件性能的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及了一種半導(dǎo)體制造工藝，尤其涉及一種通過兩步側(cè)墻刻蝕法改善PMOS 器件性能的方法。
背景技術(shù)：
目前的邏輯工藝中，因為要考慮對到salicide的形成和ILD填充的影響，側(cè)墻的尺寸不能做得太大，并且NMOS和PMOS在源漏區(qū)離子注入(implant)前擁有相同的側(cè)墻(spacer)尺寸。但是對于PM0S，因為硼原子質(zhì)量小，擴散很快，器件的性能容易受到 spacer尺寸的影響。對于NM0S，由于磷原子的原子質(zhì)量較大，不容易受到spacer尺寸的影響。所以怎樣使PMOS在源漏區(qū)implant前擁有較大的spacer尺寸，而又不影響到匪OS和后續(xù)的工藝是本專利的發(fā)明點。

發(fā)明內(nèi)容
本發(fā)明公開了一種通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法，用以不影響 NMOS和后續(xù)制程的同時改善PMOS的器件性能。本發(fā)明的上述目的是通過以下技術(shù)方案實現(xiàn)的
一種通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法，在一硅基板上形成至少一第一晶體管區(qū)域、至少一第二晶體管區(qū)域，在第一晶體管區(qū)域上形成有第一柵極，在第二晶體管區(qū)域上形成有第二柵極，其中，包括以下工藝步驟
在硅基板上淀積一層側(cè)壁層，使側(cè)壁層將第一晶體管區(qū)域、第二晶體管區(qū)域及第一柵極、第二柵極全部覆蓋；
刻蝕去除部分側(cè)壁層，僅保留覆蓋在第一柵極側(cè)壁及第二柵極側(cè)壁的部分側(cè)壁層作第一柵極側(cè)墻和第二柵極側(cè)墻；
在硅基板上旋涂光刻膠，將第一晶體管區(qū)域、第二晶體管區(qū)域及第一柵極、第二柵極全部覆蓋；
將進行光刻，去除覆蓋在第一晶體管區(qū)域的光刻膠； 對第一晶體管區(qū)域進行第一離子注入，形成第一晶體管；
對第一柵極側(cè)壁的第一柵極側(cè)墻，對第二柵極側(cè)壁的第二柵極側(cè)墻進行刻蝕，以使第一柵極側(cè)墻以及第二柵極側(cè)墻的厚度變薄；
再次旋涂光刻膠，將第一晶體管區(qū)域、第二晶體管區(qū)域及第一柵極、第二柵極全部覆
蓋；
再次進行光刻，去除覆蓋在第二晶體管區(qū)域的光刻膠； 對第二晶體管區(qū)域進行第二離子注入，形成第二晶體管；
如上所述的通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法，其中，第一晶體管為PMOS 管，第二晶體管為NMOS管。如上所述的通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法，其中，第一離子為B離子，第二離子主要為P離子。如上所述的通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法，其中，形成第一晶體管后還包括將第一次旋涂的光刻膠去除。如上所述的通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法，其中，形成第二晶體管后還包括將第二次旋涂的光刻膠去除。綜上所述，本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法通過在PMOS源漏區(qū)implant后加一步spacer蝕刻，使NMOS，PMOS在各自的源漏區(qū)implant前擁有不同的spacer尺寸，PMOS較大的spacer尺寸有助于改善PMOS的器件性能。而且加的一步 spacer蝕刻，使NMOS的spacer尺寸和原工藝一樣，在不影響NMOS和后續(xù)制程的同時改善 PMOS的器件性能。


通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明及其特征、外形和優(yōu)點將會變得更明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未刻意按照比例繪制附圖，重點在于示出本發(fā)明的主旨。圖1是本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法的刻蝕形成柵極側(cè)墻后的示意圖2是本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法進行第一離子注入后的示意圖3是本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法對柵極側(cè)墻進行刻蝕后的示意圖4是本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法進行第二離子注入后的示意圖5是本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法最終完成后的示意圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明的具體實施方式
作進一步的說明
一種通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法，在一硅基板10上形成至少一第一晶體管區(qū)域、至少一第二晶體管區(qū)域，在第一晶體管區(qū)域上形成有第一柵極201，在第二晶體管區(qū)域上形成有第二柵極202，其中，包括以下工藝步驟
在硅基板10上淀積一層側(cè)壁層，使側(cè)壁層將第一晶體管區(qū)域、第二晶體管區(qū)域及第一柵極201、第二柵極202全部覆蓋；
圖1是本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法的刻蝕形成柵極側(cè)墻后的示意圖，請參見圖1，刻蝕去除部分側(cè)壁層，僅保留覆蓋在第一柵極201側(cè)壁及第二柵極 202側(cè)壁的部分側(cè)壁層作第一柵極側(cè)墻301和第一柵極側(cè)墻302 ；
在硅基板10上旋涂光刻膠，將第一晶體管區(qū)域、第二晶體管區(qū)域及第一柵極201、第二柵極202全部覆蓋；
將進行光刻，去除覆蓋在第一晶體管區(qū)域的光刻膠，第二晶體管區(qū)域仍然被覆蓋； 圖2是本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法進行第一離子注入后的示意圖，請參見圖2，對第一晶體管區(qū)域進行第一離子注入，形成第一晶體管101 ； 本發(fā)明中的第一晶體管101可以為PMOS管，則第一離子為B離子。進一步的，形成第一晶體管101后還包括將第一次旋涂的光刻膠去除。圖3是本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法對柵極側(cè)墻進行刻蝕后的示意圖，請參見圖3，對第一柵極201側(cè)壁的第一柵極側(cè)墻301，對第二柵極202側(cè)壁的第一柵極側(cè)墻302進行刻蝕，以使第一柵極側(cè)墻301以及第一柵極側(cè)墻302的厚度變薄，進而使得在后續(xù)的離子注入工藝中，第一晶體管101與第二晶體管102的離子注入寬度不同；
再次旋涂光刻膠，將第一晶體管區(qū)域、第二晶體管區(qū)域及第一柵極201、第二柵極202 全部覆蓋；
再次進行光刻，去除覆蓋在第二晶體管區(qū)域的光刻膠；
圖4是本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法進行第二離子注入后的示意圖，請參見圖4，對第二晶體管區(qū)域進行第二離子注入，形成第二晶體管102 ； 本發(fā)明中的第二晶體管102可以為NMOS管，第二離子主要為P離子。進一步的，圖5是本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法最終完成后的示意圖，請參見圖5，形成第二晶體管102后還包括將第二次旋涂的光刻膠去除。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法通過在PMOS源漏區(qū)implant后加一步spacer蝕刻，使NMOS，PMOS在各自的源漏區(qū)implant前擁有不同的spacer尺寸，PMOS較大的spacer尺寸有助于改善PMOS 的器件性能。而且加的一步spacer蝕刻，使NMOS的spacer尺寸和原工藝一樣，在不影響 NMOS和后續(xù)制程的同時改善PMOS的器件性能。本領(lǐng)域技術(shù)人員應(yīng)該理解，本領(lǐng)域技術(shù)人員結(jié)合現(xiàn)有技術(shù)以及上述實施例可以實現(xiàn)所述變化例，在此不予贅述。這樣的變化例并不影響本發(fā)明的實質(zhì)內(nèi)容，在此不予贅述。以上對本發(fā)明的較佳實施例進行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，其中未盡詳細描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發(fā)明的實質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1.一種通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法，在一硅基板上形成至少一第一晶體管區(qū)域、至少一第二晶體管區(qū)域，在第一晶體管區(qū)域上形成有第一柵極，在第二晶體管區(qū)域上形成有第二柵極，其特征在于，包括以下工藝步驟在硅基板上淀積一層側(cè)壁層，使側(cè)壁層將第一晶體管區(qū)域、第二晶體管區(qū)域及第一柵極、第二柵極全部覆蓋；刻蝕去除部分側(cè)壁層，僅保留覆蓋在第一柵極側(cè)壁及第二柵極側(cè)壁的部分側(cè)壁層作第一柵極側(cè)墻和第二柵極側(cè)墻；在硅基板上旋涂光刻膠，將第一晶體管區(qū)域、第二晶體管區(qū)域及第一柵極、第二柵極全部覆蓋；將進行光刻，去除覆蓋在第一晶體管區(qū)域的光刻膠； 對第一晶體管區(qū)域進行第一離子注入，形成第一晶體管；對第一柵極側(cè)壁的第一柵極側(cè)墻，對第二柵極側(cè)壁的第二柵極側(cè)墻進行刻蝕，以使第一柵極側(cè)墻以及第二柵極側(cè)墻的厚度變薄；再次旋涂光刻膠，將第一晶體管區(qū)域、第二晶體管區(qū)域及第一柵極、第二柵極全部覆蓋；再次進行光刻，去除覆蓋在第二晶體管區(qū)域的光刻膠； 對第二晶體管區(qū)域進行第二離子注入，形成第二晶體管。
2.根據(jù)權(quán)利要求1所述的通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法，其特征在于，第一晶體管為PMOS管，第二晶體管為NMOS管。
3.根據(jù)權(quán)利要求1所述的通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法，其特征在于，第一離子為B離子，第二離子主要為P離子。
4.根據(jù)權(quán)利要求1所述的通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法，其特征在于，形成第一晶體管后還包括將第一次旋涂的光刻膠去除。
5.根據(jù)權(quán)利要求1所述的通過兩步側(cè)墻刻蝕法改善PMOS器件性能的方法，其特征在于，形成第二晶體管后還包括將第二次旋涂的光刻膠去除。
全文摘要
本發(fā)明通過兩步側(cè)墻刻蝕法改善PMOS器件的性能，通過在PMOS源漏區(qū)implant后加一步spacer蝕刻，使NMOS，PMOS在各自的源漏區(qū)implant前擁有不同的spacer尺寸，PMOS較大的spacer尺寸有助于改善PMOS的器件性能。而且加的一步spacer蝕刻，使NMOS的spacer尺寸和原工藝一樣，在不影響NMOS和后續(xù)制程的同時改善PMOS的器件性能。
文檔編號H01L21/8238GK102593056SQ20111023540
公開日2012年7月18日 申請日期2011年8月17日 優(yōu)先權(quán)日2011年8月17日
發(fā)明者劉格致, 毛剛, 陳玉文, 黃曉櫓 申請人:上海華力微電子有限公司