專利名稱：新型階梯柵結(jié)構(gòu)igbt及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，尤其是一種新型階梯柵結(jié)構(gòu)IGBT及其制造方法，屬于IGBT的技術(shù)領(lǐng)域。
背景技術(shù)：
IGBT,中文名字為絕緣柵雙極型晶體管，它是由M0SFET(輸入級(jí))和PNP晶體管 (輸出級(jí))復(fù)合而成的一種器件，既有MOSFET器件驅(qū)動(dòng)功率小和開關(guān)速度快的特點(diǎn)(控制和響應(yīng))，又有雙極型器件飽和壓降低而容量大的特點(diǎn)(功率級(jí)較為耐用)，頻率特性介于 MOSFET與功率晶體管之間，可正常工作于幾十kHz頻率范圍內(nèi)。IGBT憑借其優(yōu)越的性能在諸如高壓輸電、機(jī)車牽引、電機(jī)調(diào)速、電源管理、無功補(bǔ)償、電動(dòng)汽車等各個(gè)領(lǐng)域具有廣泛的應(yīng)用。發(fā)達(dá)國家80%的電能要經(jīng)變換處理后使用。為適應(yīng)變換處理電路向高頻發(fā)展的需要(更高效節(jié)能和節(jié)材)，功率器件由以晶閘管為代表的低頻時(shí)代發(fā)展到今天的以IGBT和功率MOSFET為代表的高頻時(shí)代。同時(shí)，IGBT技術(shù)被視為當(dāng)代功率半導(dǎo)體器件領(lǐng)域的制高點(diǎn)之一，也是電力電子學(xué)發(fā)展的基石之一。國際上除了早期于1980年代初出現(xiàn)PT-IGBT (穿通型IGBT)，到1988年出現(xiàn) NPT-IGBT (非穿通型IGBT) 117J，2000年又出現(xiàn)FS-IGBT (電場中止型IGBT)目前三種技術(shù)并存，各有其優(yōu)缺點(diǎn)。穿通型IGBT基區(qū)寬度小于空間電荷最大展寬寬度，該IGBT的耐壓由設(shè)置一個(gè)N+ 緩沖層的穿通機(jī)制決定。它的基區(qū)比較窄，采用厚外延襯底片。這種器件在70%額定電流以下時(shí)為負(fù)電阻溫度系數(shù)。一般地說，1700V以下的IGBT多采用PT結(jié)構(gòu)。非穿通NPT型 IGBT采用了電阻率高的FZ區(qū)熔單晶替換昂貴的外延片，晶體完整性和均勻性得到充分滿足。在硅片背面用注人和退火的方法形成發(fā)射效率較低的PN結(jié)，此外增加對(duì)承受高阻斷電壓的N漂移區(qū)的厚度，以至在高電壓下不會(huì)產(chǎn)生耗盡層擊穿的現(xiàn)象。NPT結(jié)構(gòu)的采用，使得 IGBT幾乎在全電流的范圍的工作區(qū)內(nèi)部都層現(xiàn)正電阻溫度系數(shù)的單極型器件的特點(diǎn)，而且 NPT的制造成本大幅度降低，約為PT的3/4。電場中止型IGBT是縱向結(jié)構(gòu)的再一次優(yōu)化， 吸收了 PT型和NPT型兩類器件的優(yōu)點(diǎn)，形成硅片厚度比NPT型器件薄約1/3，又保持正電阻溫度系數(shù)單極特征的各項(xiàng)優(yōu)點(diǎn)。由于較薄的漂移層中的過剩載流子減少的緣故FS型IGBT 還能夠降低自身的關(guān)斷損耗。此外它在關(guān)斷時(shí)沒有拖尾電流是其最大的優(yōu)點(diǎn)。但是FS型 IGBT由于是片子很薄，的技術(shù)難度很高。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種新型階梯柵結(jié)構(gòu)的IGBT 及其制造方法，其工藝步驟方便，降低柵極與發(fā)射極間的電容，減小了截止頻率及開關(guān)速度，降低閾值電壓，適應(yīng)范圍廣，安全可靠。按照本發(fā)明提供的技術(shù)方案，所述新型階梯柵結(jié)構(gòu)IGBT，在所述半導(dǎo)體IGBT的截面上，包括具有第一導(dǎo)電類型的半導(dǎo)體基板，所述半導(dǎo)體基板具有相對(duì)應(yīng)的第一主面與第二主面，所述第一主面與第二主面間形成第一導(dǎo)電類型基區(qū)；所述半導(dǎo)體基板的第一主面上設(shè)有第二導(dǎo)電類型基區(qū)，所述第二導(dǎo)電類型基區(qū)在第一導(dǎo)電類型基區(qū)內(nèi)向第二主面方向延伸，第二導(dǎo)電類型基區(qū)內(nèi)的上部設(shè)有第一導(dǎo)電類型集電區(qū)；半導(dǎo)體基板的第二主面上設(shè)有第二導(dǎo)電類型發(fā)射區(qū)，所述第二導(dǎo)電類型發(fā)射區(qū)上設(shè)有集電極； 第一導(dǎo)電類型基區(qū)內(nèi)的第二導(dǎo)電類型基區(qū)通過位于第一主面上的JFET區(qū)柵氧化層及位于所述JFET區(qū)柵氧化層下方的第一導(dǎo)電類型基區(qū)相隔離；所述JFET區(qū)柵氧化層的底部邊緣向外延伸形成溝道區(qū)柵氧化層，所述溝道區(qū)氧化層的厚度小于JFET區(qū)柵氧化層的厚度，溝道區(qū)柵氧化層與JFET區(qū)柵氧化層間形成階梯柵結(jié)構(gòu)；溝道區(qū)柵氧化層與對(duì)應(yīng)的第一導(dǎo)電類型集電區(qū)及第二導(dǎo)電類型基區(qū)相接觸；溝道區(qū)柵氧化層與JFET區(qū)柵氧化層上淀積有導(dǎo)電多晶硅，所述導(dǎo)電多晶硅上淀積有絕緣介質(zhì)層；所述絕緣介質(zhì)層上刻蝕有第一接觸孔及第二接觸孔，所述第一接觸孔內(nèi)填充有發(fā)射極，所述發(fā)射極將第二導(dǎo)電類型基區(qū)及位于所述第二導(dǎo)電類型基區(qū)內(nèi)的第一導(dǎo)電類型集電區(qū)連接成等電位；第二接觸孔內(nèi)填充有柵電極，所述柵電極位于JFET區(qū)柵氧化層的上方，并與第二接觸孔底部的導(dǎo)電多晶硅相接觸。所述第二導(dǎo)電類型基區(qū)的底端設(shè)有第二導(dǎo)電類型深摻雜區(qū)，所述第二導(dǎo)電類型深摻雜區(qū)的濃度大于第二導(dǎo)電類型基區(qū)的濃度。所述絕緣介質(zhì)層為硅玻璃、硼磷硅玻璃或磷硅玻璃。所述集電極與第二導(dǎo)電類型發(fā)射區(qū)歐姆接觸。所述半導(dǎo)體基板的材料包括硅。一種新型階梯柵結(jié)構(gòu)IGBT的制造方法，所述新型階梯柵結(jié)構(gòu)IGBT的制造方法包括如下步驟a、提供具有兩個(gè)主面的第一導(dǎo)電類型半導(dǎo)體基板，兩個(gè)主面包括第一主面與第二主面，半導(dǎo)體基板的第一主面與第二主面間包括第一導(dǎo)電類型基區(qū)；b、在半導(dǎo)體基板的第一主面上生長柵氧化層；C、選擇性地掩蔽和刻蝕柵氧化層，在半導(dǎo)體基板的第一主面上得到JFET區(qū)柵氧化層；d、在上述半導(dǎo)體基板的第一主面上，再生長一層厚度小于JFET區(qū)柵氧化層的柵氧化層，所述柵氧化層覆蓋于半導(dǎo)體基板的第一主面及JFET區(qū)柵氧化層上；e、在上述半導(dǎo)體基板的第一主面上淀積導(dǎo)電多晶硅并刻蝕所述導(dǎo)電多晶硅，得到位于JFET區(qū)柵氧化層及位于所述JFET區(qū)柵氧化層底部邊緣的導(dǎo)電多晶硅；f、在半導(dǎo)體基板的第一主面上進(jìn)行第二導(dǎo)電類型離子注入，熱擴(kuò)散后在半導(dǎo)體基板的第一導(dǎo)電類型基區(qū)內(nèi)形成第二導(dǎo)電類型基區(qū)；g、在上述半導(dǎo)體基板的第一主面上進(jìn)行第一導(dǎo)電類型離子注入，退火后在第二導(dǎo)電類型基區(qū)內(nèi)形成第一導(dǎo)電類型集電區(qū)；h、在上述半導(dǎo)體基板的第一主面上再次注入第二導(dǎo)電類型離子，在第二導(dǎo)電類型基區(qū)的底部形成第二導(dǎo)電類型深摻雜區(qū)；i、刻蝕半導(dǎo)體基板第一主面上的柵氧化層，得到位于半導(dǎo)體基板第一主面上的 JFET區(qū)柵氧化層及位于JFET區(qū)柵氧化層底部邊緣的溝道區(qū)柵氧化層；j、在半導(dǎo)體基板的第一主面上淀積絕緣介質(zhì)層，并在所述絕緣介質(zhì)層上刻蝕出第一接觸孔與第二接觸孔；
k、在半導(dǎo)體基板的第一主面上淀積金屬層，刻蝕所述金屬層，得到位于第一接觸孔與第二接觸孔內(nèi)的金屬；1、減薄半導(dǎo)體基板的第二主面；m、在上述減薄后半導(dǎo)體基板的第二主面上制作第二導(dǎo)電類型發(fā)射區(qū)；η、在第二導(dǎo)電類型發(fā)射區(qū)上制作集電極。所所述步驟(d)中，所述JFET區(qū)柵氧化層的厚度為2000λ，半導(dǎo)體基板第一主面上其余的柵氧化層厚度為1000人。所述第二導(dǎo)電類型基區(qū)通過自對(duì)準(zhǔn)注入B離子及熱擴(kuò)散形成。所述發(fā)射極及柵電極為同一制造層，發(fā)射極及柵電極的材料包括鋁，所述發(fā)射極與柵電極的厚度為4000人。所述第一導(dǎo)電類型集電區(qū)通過注入As離子并退火后形成。所述“第一導(dǎo)電類型”和“第二導(dǎo)電類型”兩者中，對(duì)于N型絕緣柵雙極型晶體管 IGBT，第一導(dǎo)電類型指N型，第二導(dǎo)電類型為P型；對(duì)于P型絕緣柵雙極型晶體管IGBT，第一導(dǎo)電類型與第二導(dǎo)電類型所指的類型與N型絕緣柵雙極型晶體管IGBT正好相反。本發(fā)明的優(yōu)點(diǎn)第一導(dǎo)電類型基區(qū)內(nèi)設(shè)有第二導(dǎo)電類型基區(qū)，第二導(dǎo)電類型基區(qū)的底部設(shè)有第二導(dǎo)電類型深摻雜區(qū)；第二導(dǎo)電類型基區(qū)通過JFET區(qū)柵氧化層及下方的第一導(dǎo)電類型基區(qū)隔離；JFET區(qū)柵氧化層的底部邊緣形成溝道區(qū)柵氧化層，所述溝道區(qū)柵氧化層與對(duì)應(yīng)的第二導(dǎo)電類型基區(qū)及第二導(dǎo)電類型基區(qū)內(nèi)的第一導(dǎo)電類型集電區(qū)相接觸；溝道區(qū)柵氧化層的厚度小于JFET區(qū)柵氧化層的厚度，從而形成階梯狀柵氧化層結(jié)構(gòu)，能夠有效降低柵極與發(fā)射極之間的電容，減小截止頻率和開關(guān)速度，同時(shí)得到較低的閾值電壓，工藝步驟方便，適應(yīng)范圍廣，安全可靠。


圖1為本發(fā)明的結(jié)構(gòu)剖視圖。圖2 圖10為本發(fā)明制造方法的具體工藝實(shí)施剖視圖，其中，圖2為再次生長柵氧化層后的結(jié)構(gòu)剖視圖。圖3為得到導(dǎo)電多晶硅后的結(jié)構(gòu)剖視圖。圖4為得到第二導(dǎo)電類型基區(qū)后的結(jié)構(gòu)剖視圖。圖5為得到第一導(dǎo)電類型集電區(qū)后的結(jié)構(gòu)剖視圖。圖6為得到第二導(dǎo)電類型深摻雜區(qū)后的結(jié)構(gòu)剖視圖。圖7為刻蝕絕緣介質(zhì)層得到第一接觸孔與第二接觸孔后的結(jié)構(gòu)剖視圖。圖8為得到發(fā)射極與柵電極后的結(jié)構(gòu)剖視圖。圖9為得到第二導(dǎo)電類型發(fā)射區(qū)后的結(jié)構(gòu)剖視圖。圖10為得到集電極后的結(jié)構(gòu)剖視圖。
具體實(shí)施例方式下面結(jié)合具體附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。如圖1 圖10所示以N型IGBT器件為例，本發(fā)明包括N型基區(qū)1、P型基區(qū)2、P+深摻雜區(qū)3、P+發(fā)射區(qū)4、N+集電區(qū)5、JFET區(qū)柵氧化層6、溝道區(qū)柵氧化層7、導(dǎo)電多晶硅8、發(fā)射極9、集電極10、柵電極11、絕緣介質(zhì)層12、柵氧化層13、第一接觸孔14及第二接觸孔15。如圖1和圖10所示在所述半導(dǎo)體IGBT器件的截面上，半導(dǎo)體基板包括N型基區(qū) 1，所述N型基區(qū)1具有第一主面及第二主面，所述第一主面與第二主面相對(duì)應(yīng)。N型基區(qū)1 設(shè)有P型基區(qū)2，所述P型基區(qū)2在N型基區(qū)1內(nèi)從第一主面上向第二主面的方向延伸，且 P型基區(qū)2的延伸距離小于N型基區(qū)1的厚度。P型基區(qū)2的底部設(shè)有P+深摻雜區(qū)3，所述 P+深摻雜區(qū)3的濃度大于P型基區(qū)2的濃度。P型基區(qū)2內(nèi)設(shè)有N+集電區(qū)5，所述N+集電區(qū)5位于P型基區(qū)2的上部，且N+集電區(qū)5從第一主面上向第二主面的方向延伸。N型基區(qū)1內(nèi)的P型基區(qū)2通過位于第一主面上的JFET區(qū)柵氧化層6及位于所述JFET區(qū)柵氧化層6下方的N型基區(qū)1相隔離。JFET區(qū)柵氧化層6對(duì)應(yīng)于位于第一主面上的底部邊緣向外延伸有溝道區(qū)柵氧化層7，所述溝道區(qū)柵氧化層7分別與JFET區(qū)柵氧化層6兩側(cè)的P型基區(qū)2相接觸，并與P型基區(qū)2內(nèi)對(duì)應(yīng)相鄰的N+集電區(qū)5相接觸。溝道區(qū)柵氧化層7的厚度小于JFET區(qū)柵氧化層6的厚度，從而在第一主面上形成階梯狀的柵氧化層結(jié)構(gòu)，JFET區(qū)柵氧化層6呈梯形狀，能夠降低柵極和發(fā)射極之間的電容，減小了截止頻率和開關(guān)速度。JFET 區(qū)柵氧化層6與溝道區(qū)柵氧化層7上淀積有導(dǎo)電多晶硅8，所述導(dǎo)電多晶硅8的形狀與階梯狀柵氧化層接結(jié)構(gòu)相一致。半導(dǎo)體基板的第一主面上淀積有絕緣介質(zhì)層12，所述絕緣介質(zhì)層12覆蓋于N型基區(qū)1及導(dǎo)電多晶硅8上。通過選擇性地掩蔽和刻蝕絕緣介質(zhì)層12，能夠在N型基區(qū)1的第一主面上得到第一接觸孔14及第二接觸孔15，所述第一接觸孔14位于相鄰的JFET區(qū)柵氧化層6間，第一接觸孔14從絕緣介質(zhì)層12的表面向下延伸到N型基區(qū)1上，第二接觸孔15位于JFET區(qū)柵氧化層6的正上方，第二接觸孔15的底部與導(dǎo)電多晶硅8相接觸。在第一接觸孔14內(nèi)填充有發(fā)射極9，所述發(fā)射極9將相應(yīng)P型基區(qū)2及位于所述P型基區(qū)2內(nèi)的N+集電區(qū)5連接成等電位。第二接觸孔15內(nèi)填充有柵電極11，所述柵電極11與導(dǎo)電多晶硅8相接觸。圖1和圖10中，只表示出了 IGBT元胞區(qū)的結(jié)構(gòu)，元胞區(qū)內(nèi)的元胞通過導(dǎo)電多晶硅8連接成整體。柵電極11與發(fā)射極9不相接觸。所述發(fā)射極9與柵電極11可以采用鋁、金或銅等金屬制成，半導(dǎo)體基板的材料可以采用硅。半導(dǎo)體基板的第二主面上設(shè)有P+發(fā)射區(qū)4，所述P+發(fā)射區(qū)6上設(shè)有集電極10，所述集電極10為金屬化集電極，集電極10與P+發(fā)射區(qū)6歐姆接觸。如圖2 圖10所示上述結(jié)構(gòu)的IGBT，通過下述工藝步驟實(shí)現(xiàn)a、提供具有兩個(gè)主面的N型半導(dǎo)體基板，兩個(gè)主面包括第一主面與第二主面，半導(dǎo)體基板的第一主面與第二主面間包括N型基區(qū)1 ；b、在半導(dǎo)體基板的第一主面上生長柵氧化層；所述柵氧化層為十分致密的氧化層，所述柵氧化層的厚度為2000人；C、選擇性地掩蔽和刻蝕柵氧化層，在半導(dǎo)體基板的第一主面上得到JFET區(qū)柵氧化層6 ；所述JFET區(qū)柵氧化層6呈梯形狀；d、在上述半導(dǎo)體基板的第一主面上，再生長一層厚度小于JFET區(qū)柵氧化層6的柵氧化層13，所述柵氧化層13覆蓋于半導(dǎo)體基板的第一主面及JFET區(qū)柵氧化層6上；如圖2所示通過柵氧化層13能夠便于在半導(dǎo)體基板的第一主面上進(jìn)行后續(xù)工藝步驟，同時(shí)，當(dāng)刻蝕柵氧化層13后，能夠得到溝道區(qū)柵氧化層7，柵氧化層13的厚度為1000入;e、在上述半導(dǎo)體基板的第一主面上淀積導(dǎo)電多晶硅并刻蝕所述導(dǎo)電多晶硅，得到位于JFET區(qū)柵氧化層6及位于所述JFET區(qū)柵氧化層6底部邊緣的導(dǎo)電多晶硅8 ；如圖3所示通過導(dǎo)電多晶硅8覆蓋JFET區(qū)柵氧化層6底部邊緣的柵氧化層13， 通過后續(xù)刻蝕后能夠得到溝道區(qū)柵氧化層7 ；f、在半導(dǎo)體基板的第一主面上進(jìn)行P型離子注入，熱擴(kuò)散后在半導(dǎo)體基板的N型基區(qū)1內(nèi)形成P型基區(qū)2;如圖4所示所述自對(duì)準(zhǔn)注入時(shí)選擇注入B離子，通過熱擴(kuò)散后在N型基區(qū)1內(nèi)形成P型基區(qū)2，所述P型基區(qū)2從N型基區(qū)1的第一主面上向第二主面方向延伸，且P型基區(qū)延伸的距離小于N型基區(qū)1的厚度，在截面上，P型基區(qū)2形成包圍環(huán)繞JFET區(qū)柵氧化層6及溝道區(qū)柵氧化層7的結(jié)構(gòu)；g、在上述半導(dǎo)體基板的第一主面上進(jìn)行N型離子注入，退火后在P型基區(qū)2內(nèi)形成N+集電區(qū)5 ；如圖5所示所述離子注入選擇注入As離子，離子注入前，需要在半導(dǎo)體基板的第一主面上涂覆光刻膠，然后通過在光刻膠上開出離子注入的窗口，從而能夠在P型基區(qū)2內(nèi)形成N+集電區(qū)5 ；離子注入并退火形成N+集電區(qū)5后，去除半導(dǎo)體基板第一主面上的光刻膠，以便進(jìn)行其他工藝步驟的操作；h、在上述半導(dǎo)體基板的第一主面上再次注入P型離子，在P型基區(qū)2的底部形P+ 深摻雜區(qū)3 ；如圖6所示所述P+深摻雜區(qū)3的濃度大于P型基區(qū)2的濃度，且P+深摻雜區(qū)3 的濃度小于N+集電區(qū)5的濃度，因此在注入P型離子時(shí)，不會(huì)影響P型基區(qū)2內(nèi)N+集電區(qū) 5 ；i、刻蝕半導(dǎo)體基板第一主面上的柵氧化層13，得到位于半導(dǎo)體基板第一主面上的 JFET區(qū)柵氧化層6及位于JFET區(qū)柵氧化層6底部邊緣的溝道區(qū)柵氧化層7 ；通過上述刻蝕工藝后，能夠便于發(fā)射極金屬的淀積；j、在半導(dǎo)體基板的第一主面上淀積絕緣介質(zhì)層12，并在所述絕緣介質(zhì)層12上刻蝕出第一接觸孔14與第二接觸孔15 ；如圖7所示所述絕緣介質(zhì)層12為硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃 (PSG)；第一接觸孔14位于相鄰的JFET區(qū)柵氧化層6間，第二接觸孔15位于JFET區(qū)柵氧化層6的正上方；第一接觸孔14的孔底為N型基區(qū)1的第一主面，第二接觸孔15的孔底為導(dǎo)電多晶硅8 ；k、在半導(dǎo)體基板的第一主面上淀積金屬層，刻蝕所述金屬層，得到位于第一接觸孔14與第二接觸孔15內(nèi)的金屬；如圖8所示所述金屬層可以鋁，厚度為4000人；第一接觸孔14內(nèi)的金屬形成發(fā)射極9，第二接觸孔15內(nèi)的金屬形成柵電極11 ；1、減薄半導(dǎo)體基板的第二主面；所述對(duì)半導(dǎo)體基板第二主面的減薄方法可以為機(jī)械拋光，也可以采用其他的形式；對(duì)半導(dǎo)體基板第二主面減薄的厚度根據(jù)不同耐壓要求來進(jìn)行設(shè)計(jì)，減薄后能夠有利于半導(dǎo)體基板熱量的擴(kuò)散；m、在上述減薄后半導(dǎo)體基板的第二主面上制作P+發(fā)射區(qū)4 ；如圖9所示通過在N+緩沖層3上外延或離子注入形成P+發(fā)射區(qū)4，本發(fā)明中主要采用外延方法形成P+發(fā)射區(qū)4 ；η、在P+發(fā)射區(qū)4上制作集電極10 ；如圖10所示所述集電極10為金屬化集電極，所述集電極10與P+發(fā)射區(qū)4歐姆接觸，從而能夠形成IGBT的集電極、發(fā)射極及柵電極結(jié)構(gòu)。如圖1和圖10所示IGBT整個(gè)器件的元胞可以分為三個(gè)主要的功能區(qū)，由N+集電區(qū)5形成的N+有源區(qū)、P型基區(qū)2、Ν型基區(qū)1和柵電極組成的MOSFET區(qū)，由JFET區(qū)柵氧化層6下方的N型基區(qū)1形成的電子積累層、N型基區(qū)1和P+發(fā)射區(qū)4組成的PN 二極管區(qū)， 由P型基區(qū)2、Ν型基區(qū)1和P+發(fā)射區(qū)4組成的PNP晶體管區(qū)。這三個(gè)功能區(qū)都是IGBT正常工作時(shí)候起作用的區(qū)域，另外還有一個(gè)結(jié)構(gòu)上的寄生PNPN晶閘管區(qū)，是應(yīng)當(dāng)在設(shè)計(jì)過程中盡量避免其起作用的區(qū)域。當(dāng)集電極KKcolIector))相對(duì)于發(fā)射極9(eminer)加正偏壓，P+發(fā)射區(qū)4與N型基區(qū)1間的PN結(jié)處于正偏而N型基區(qū)1與P型基區(qū)2間PN結(jié)處于微弱反偏狀態(tài)，此時(shí)若柵電極lO(gate)加正偏壓且大于域值電壓時(shí)，N型溝道開啟連通N+ 集電區(qū)5和N型基區(qū)1，電子可以順利地經(jīng)溝道流入N型基區(qū)1。電子電流形成PNP管的基區(qū)電流，使晶體管的集電極10即P+發(fā)射區(qū)4開始經(jīng)P+發(fā)射區(qū)4與N型基區(qū)1間的PN結(jié)向N型基區(qū)1注入空穴。于是，這個(gè)高阻層內(nèi)就積累了大量的電子空穴對(duì)，它們的濃度一般比N型基區(qū)1摻雜濃度高出幾個(gè)(通常2 4個(gè))數(shù)量級(jí)，從而產(chǎn)生基區(qū)電導(dǎo)調(diào)制效應(yīng)，大大降低了 IGBT在正向?qū)顟B(tài)下的導(dǎo)通電阻，其通態(tài)損耗比VDMOS要小得多。由于N型基區(qū)1較寬，大量從注入的空穴同溝道注入的電子產(chǎn)生復(fù)合，剩下的空穴擴(kuò)散渡越N型基區(qū)到達(dá)N型基區(qū)1與P型基區(qū)2間PN結(jié)。N型基區(qū)1與P型基區(qū)2間PN結(jié)微小反偏，所以這部分空穴被晶體管的集電極收集，從器件的發(fā)射極流出。IGBT的開關(guān)速度主要由它的本征電容和寄生電容決定，電容的充放電過程是限制其開關(guān)速度的主要因素，尤其是反向傳輸電容，它的密勒效應(yīng)對(duì)器件的開關(guān)特性有重要影響，甚至對(duì)開關(guān)速度起支配作用。因此，在IGBT設(shè)計(jì)中減小反向傳輸電容就顯得格外重要。柵源短路條件下，器件的反向傳輸電容Cres、輸入電容Ciss和輸出電容C。ss為Crss = CgdCiss = Cgs+Cgd(1)Coss = Cds+Cgd式中Cgd、Cgs、Cds分別為器件的柵漏電容、柵源電容和漏源電容。上式表明，Cgd對(duì) Ciss和(_都有直接影響。在交流工作狀態(tài)下Ciss = Cgs+(1+k) Cgd(2)式中k = _dVds/dVgs為電壓放大系數(shù)，Cgd通過密勒效應(yīng)使輸入電容增大，甚至起支配作用。由式⑴、⑵可見，減小反向傳輸電容，即柵漏電容Cgd對(duì)器件的開關(guān)及頻率特性極為重要。根據(jù)器件結(jié)構(gòu)，反向傳輸電容主要由元胞P型基區(qū)2間柵漏覆蓋區(qū)的氧化層電容 Cox和外延層表面的耗盡層電容Cd串聯(lián)構(gòu)成，可表示為
Crss = Cgd = Cox^Cd/(Cox+Cd) (3)在漏源電壓Vds較小時(shí)，P型基區(qū)2與N型基區(qū)1表面耗盡層較薄，Cd較大，Crss主要是c。x起支配作用。隨著Vds的上升，耗盡層擴(kuò)展，Cd逐漸減小，并在c s中逐漸起主導(dǎo)作用。使Cres隨Vds的增大而下降。因此減小反向傳輸電容的主要措施應(yīng)是在器件設(shè)計(jì)中盡量減小氧化層電容和耗盡層電容。在器件體內(nèi)結(jié)構(gòu)參數(shù)確定的情況下，減小氧化層電容和耗盡層電容，就應(yīng)在元胞P 型基區(qū)2之間增加氧化層厚度。由圖1和圖10可見，與常規(guī)IGBT結(jié)構(gòu)相比，本發(fā)明通過 JFET區(qū)柵氧化層6及溝道區(qū)柵氧化層7，減小了氧化層電容，能夠減小截止頻率和開關(guān)速度。本發(fā)明N型基區(qū)1內(nèi)設(shè)有P型基區(qū)2，P型基區(qū)2的底部設(shè)有P+深摻雜區(qū)3 ；P型基區(qū)2通過JFET區(qū)柵氧化層6及下方的N型基區(qū)1隔離；JFET區(qū)柵氧化層6的底部邊緣形成溝道區(qū)柵氧化層7，所述溝道區(qū)柵氧化層7與對(duì)應(yīng)的P型基區(qū)2及P型基區(qū)2內(nèi)的N+ 集電區(qū)5相接觸；溝道區(qū)柵氧化層7的厚度小于JFET區(qū)柵氧化層6的厚度，從而形成階梯狀柵氧化層結(jié)構(gòu)，能夠有效降低柵極與發(fā)射極之間的電容，減小截止頻率和開關(guān)速度，同時(shí)得到較低的閾值電壓，工藝步驟方便，適應(yīng)范圍廣，安全可靠。
權(quán)利要求
1.一種新型階梯柵結(jié)構(gòu)IGBT，在所述半導(dǎo)體IGBT的截面上，包括具有第一導(dǎo)電類型的半導(dǎo)體基板，所述半導(dǎo)體基板具有相對(duì)應(yīng)的第一主面與第二主面，所述第一主面與第二主面間形成第一導(dǎo)電類型基區(qū)；所述半導(dǎo)體基板的第一主面上設(shè)有第二導(dǎo)電類型基區(qū)，所述第二導(dǎo)電類型基區(qū)在第一導(dǎo)電類型基區(qū)內(nèi)向第二主面方向延伸，第二導(dǎo)電類型基區(qū)內(nèi)的上部設(shè)有第一導(dǎo)電類型集電區(qū)；半導(dǎo)體基板的第二主面上設(shè)有第二導(dǎo)電類型發(fā)射區(qū)，所述第二導(dǎo)電類型發(fā)射區(qū)上設(shè)有集電極；其特征是第一導(dǎo)電類型基區(qū)內(nèi)的第二導(dǎo)電類型基區(qū)通過位于第一主面上的JFET區(qū)柵氧化層及位于所述JFET區(qū)柵氧化層下方的第一導(dǎo)電類型基區(qū)相隔離；所述JFET區(qū)柵氧化層的底部邊緣向外延伸形成溝道區(qū)柵氧化層，所述溝道區(qū)氧化層的厚度小于JFET區(qū)柵氧化層的厚度，溝道區(qū)柵氧化層與JFET區(qū)柵氧化層間形成階梯柵結(jié)構(gòu)；溝道區(qū)柵氧化層與對(duì)應(yīng)的第一導(dǎo)電類型集電區(qū)及第二導(dǎo)電類型基區(qū)相接觸；溝道區(qū)柵氧化層與JFET區(qū)柵氧化層上淀積有導(dǎo)電多晶硅，所述導(dǎo)電多晶硅上淀積有絕緣介質(zhì)層；所述絕緣介質(zhì)層上刻蝕有第一接觸孔及第二接觸孔，所述第一接觸孔內(nèi)填充有發(fā)射極，所述發(fā)射極將第二導(dǎo)電類型基區(qū)及位于所述第二導(dǎo)電類型基區(qū)內(nèi)的第一導(dǎo)電類型集電區(qū)連接成等電位；第二接觸孔內(nèi)填充有柵電極，所述柵電極位于JFET區(qū)柵氧化層的上方，并與第二接觸孔底部的導(dǎo)電多晶硅相接觸。
2.根據(jù)權(quán)利要求1所述的新型階梯柵結(jié)構(gòu)IGBT，其特征是所述第二導(dǎo)電類型基區(qū)的底端設(shè)有第二導(dǎo)電類型深摻雜區(qū)，所述第二導(dǎo)電類型深摻雜區(qū)的濃度大于第二導(dǎo)電類型基區(qū)的濃度。
3.根據(jù)權(quán)利要求1所述的新型階梯柵結(jié)構(gòu)IGBT，其特征是所述絕緣介質(zhì)層為硅玻璃、 硼磷硅玻璃或磷硅玻璃。
4.根據(jù)權(quán)利要求1所述的新型階梯柵結(jié)構(gòu)IGBT，其特征是所述集電極與第二導(dǎo)電類型發(fā)射區(qū)歐姆接觸。
5.根據(jù)權(quán)利要求1所述的新型階梯柵結(jié)構(gòu)IGBT，其特征是所述半導(dǎo)體基板的材料包括硅。
6.一種新型階梯柵結(jié)構(gòu)IGBT的制造方法，其特征是，所述新型階梯柵結(jié)構(gòu)IGBT的制造方法包括如下步驟(a)、提供具有兩個(gè)主面的第一導(dǎo)電類型半導(dǎo)體基板，兩個(gè)主面包括第一主面與第二主面，半導(dǎo)體基板的第一主面與第二主面間包括第一導(dǎo)電類型基區(qū)；(b)、在半導(dǎo)體基板的第一主面上生長柵氧化層；(c)、選擇性地掩蔽和刻蝕柵氧化層，在半導(dǎo)體基板的第一主面上得到JFET區(qū)柵氧化層；(d)、在上述半導(dǎo)體基板的第一主面上，再生長一層厚度小于JFET區(qū)柵氧化層的柵氧化層，所述柵氧化層覆蓋于半導(dǎo)體基板的第一主面及JFET區(qū)柵氧化層上；(e)、在上述半導(dǎo)體基板的第一主面上淀積導(dǎo)電多晶硅并刻蝕所述導(dǎo)電多晶硅，得到位于JFET區(qū)柵氧化層及位于所述JFET區(qū)柵氧化層底部邊緣的導(dǎo)電多晶硅；(f)、在半導(dǎo)體基板的第一主面上進(jìn)行第二導(dǎo)電類型離子注入，熱擴(kuò)散后在半導(dǎo)體基板的第一導(dǎo)電類型基區(qū)內(nèi)形成第二導(dǎo)電類型基區(qū)；(g)、在上述半導(dǎo)體基板的第一主面上進(jìn)行第一導(dǎo)電類型離子注入，退火后在第二導(dǎo)電類型基區(qū)內(nèi)形成第一導(dǎo)電類型集電區(qū)；(h)、在上述半導(dǎo)體基板的第一主面上再次注入第二導(dǎo)電類型離子，在第二導(dǎo)電類型基區(qū)的底部形成第二導(dǎo)電類型深摻雜區(qū)；(i)、刻蝕半導(dǎo)體基板第一主面上的柵氧化層，得到位于半導(dǎo)體基板第一主面上的JFET 區(qū)柵氧化層及位于JFET區(qū)柵氧化層底部邊緣的溝道區(qū)柵氧化層；(j)、在半導(dǎo)體基板的第一主面上淀積絕緣介質(zhì)層，并在所述絕緣介質(zhì)層上刻蝕出第一接觸孔與第二接觸孔；(k)、在半導(dǎo)體基板的第一主面上淀積金屬層，刻蝕所述金屬層，得到位于第一接觸孔與第二接觸孔內(nèi)的金屬；(1)、減薄半導(dǎo)體基板的第二主面；(m)、在上述減薄后半導(dǎo)體基板的第二主面上制作第二導(dǎo)電類型發(fā)射區(qū)； (η)、在第二導(dǎo)電類型發(fā)射區(qū)上制作集電極。
7.根據(jù)權(quán)利要求6所述新型階梯柵結(jié)構(gòu)IGBT的制造方法，其特征是所所述步驟(d) 中，所述JFET區(qū)柵氧化層的厚度為2000人，半導(dǎo)體基板第一主面上其余的柵氧化層厚度為1οοοΑ。
8.根據(jù)權(quán)利要求6所述新型階梯柵結(jié)構(gòu)IGBT的制造方法，其特征是所述第二導(dǎo)電類型基區(qū)通過自對(duì)準(zhǔn)注入B離子及熱擴(kuò)散形成。
9.根據(jù)權(quán)利要求6所述新型階梯柵結(jié)構(gòu)IGBT的制造方法，其特征是所述發(fā)射極及柵電極為同一制造層，發(fā)射極及柵電極的材料包括招，所述發(fā)射極與柵電極的厚度為4000人。
10.根據(jù)權(quán)利要求6所述新型階梯柵結(jié)構(gòu)IGBT的制造方法，其特征是所述第一導(dǎo)電類型集電區(qū)通過注入As離子并退火后形成。
全文摘要
本發(fā)明涉及一種新型階梯柵結(jié)構(gòu)IGBT及其制造方法，其包括半導(dǎo)體基板；半導(dǎo)體基板的第一主面上設(shè)有第二導(dǎo)電類型基區(qū)，第二導(dǎo)電類型基區(qū)內(nèi)的上部設(shè)有第一導(dǎo)電類型集電區(qū)；半導(dǎo)體基板的第二主面上設(shè)有第二導(dǎo)電類型發(fā)射區(qū)及集電極；第二導(dǎo)電類型基區(qū)通過位于JFET區(qū)柵氧化層及第一導(dǎo)電類型基區(qū)相隔離；JFET區(qū)柵氧化層的底部邊緣向外延伸形成溝道區(qū)柵氧化層；溝道區(qū)柵氧化層與JFET區(qū)柵氧化層上淀積有導(dǎo)電多晶硅，導(dǎo)電多晶硅上淀積有絕緣介質(zhì)層；絕緣介質(zhì)層上刻蝕有第一接觸孔及第二接觸孔，第一接觸孔內(nèi)填充有發(fā)射極；第二接觸孔內(nèi)填充有柵電極。本發(fā)明工藝步驟方便，降低柵極與發(fā)射極間的電容，減小了截止頻率及開關(guān)速度，降低閾值電壓，適應(yīng)范圍廣，安全可靠。
文檔編號(hào)H01L21/331GK102254942SQ20111021185
公開日2011年11月23日 申請(qǐng)日期2011年7月27日 優(yōu)先權(quán)日2011年7月27日
發(fā)明者盧爍今, 吳振興, 徐承福, 朱陽軍 申請(qǐng)人:江蘇物聯(lián)網(wǎng)研究發(fā)展中心