專利名稱：半導(dǎo)體組件及制造半導(dǎo)體組件的方法
技術(shù)領(lǐng)域：
本發(fā)明一般是有關(guān)于一種半導(dǎo)體組件，且特別是有關(guān)于一種具有接合墊(Pad/ Bond Pad)結(jié)構(gòu)的半導(dǎo)體組件，其中接合墊結(jié)構(gòu)設(shè)有應(yīng)力緩沖(Stress Buffer)層。
背景技術(shù)：
現(xiàn)代集成電路(IC)確實(shí)是由數(shù)百萬個(gè)如晶體管的主動(dòng)組件與電容所組成。這些組件開始時(shí)是彼此分離，但隨后則被內(nèi)連接(Interconnected)在一起以形成功能性電路。 典型的內(nèi)連接結(jié)構(gòu)包含橫向(Lateral)內(nèi)連接[例如金屬線(導(dǎo)線)]以及垂直(Vertical) 內(nèi)連接[例如介層窗(Vias)與接觸窗(Contacts)]。內(nèi)連接正逐漸地決定了現(xiàn)在IC的性能與密度的限制。在內(nèi)連接結(jié)構(gòu)的頂端，接合墊是形成且暴露于個(gè)別芯片的表面。經(jīng)由接合墊的電性連接是用以連接上述的芯片至封裝基材(Package Substrate)或另一晶粒(Die)。 接合墊可使用在導(dǎo)線接合(Wire Bonding)或覆晶(Flip-Chip)接合中。由于成本低，晶片級(jí)芯片尺寸封裝(Wafer Level Chip Scale Packaging ；WLCSP)是目前廣泛使用且相對(duì)簡單的制程。在典型的WLCSP中，內(nèi)連接結(jié)構(gòu)形成在金屬化層(Metallization Layers)上， 接著形成凸塊下金屬(Under-Bump Metallurgy/Under-Bump Metallization ；UBM)并設(shè)置焊球(Solder Balls)。覆晶封裝利用凸塊來建立芯片的輸入/輸出(1/0)接合墊與封裝基材之間，或與封裝導(dǎo)線框(Lead Frame)之間的電性接觸。就結(jié)構(gòu)上來說，凸塊實(shí)際上包含凸塊本身以及位于凸塊與1/0接合墊之間的所謂的UBM。UBM—般包含利用以下所述順序配置在1/0接合墊上的粘合(Adhesion)層、阻障(Barrier)層以及潤濕(Wetting)層。根據(jù)所使用的材料，凸塊本身可區(qū)分為錫凸塊、金凸塊、銅(Copper/Cu)柱(Pillar)凸塊以及混合金屬 (Mixed Metals)凸塊。最近提出有銅內(nèi)連線柱(Interconnect Post)技術(shù)。以銅柱組件取代原來所使用的錫凸塊，來連接電子組件與一基材。上述銅內(nèi)連線柱技術(shù)以最小的凸塊橋接(Bridging)可能性來達(dá)到較細(xì)的節(jié)距(Pitch)，降低電路的電容負(fù)載，并允許電子組件以較高頻率來執(zhí)行。而錫合金仍然是必須的，其是用以覆蓋(Capping)凸塊結(jié)構(gòu)以及接合電子組件。WLCSP以及相關(guān)的覆晶封裝中的物理應(yīng)力是與多項(xiàng)因素(Factors)的結(jié)合有關(guān)， 例如組件尺寸、架構(gòu)(Architecture)、操作狀況、以及實(shí)際的封裝設(shè)計(jì)與建構(gòu)材料。然而，低介電常數(shù)材料的使用產(chǎn)生了封裝時(shí)施加于組件上的應(yīng)力的關(guān)鍵問題。此外，在銅柱的介紹中包含了較錫凸塊更高的應(yīng)力，因此需要應(yīng)力緩沖層或應(yīng)力重新分配(Re-Distribution) 層。聚亞酰胺(Polyimide ;PI)可作為應(yīng)力緩沖以降低金屬凸塊區(qū)底下的低介電系數(shù)層的最大應(yīng)力，但相對(duì)的，其亦沖擊組件的性能。例如，PI層需要高溫與長時(shí)間的固化程序 (Curing Process)，故導(dǎo)致大體積PI的收縮，進(jìn)而對(duì)硅產(chǎn)生了大的殘留(Residual)應(yīng)力。 常見的失效模式為沿著晶粒角落或PI層與底部填充(Underfill)材料間的界面的脫層 (Delamination)或破裂(Cracking)。

發(fā)明內(nèi)容
本發(fā)明的目的在提供一種半導(dǎo)體組件以及制造半導(dǎo)體組件的方法，半導(dǎo)體組件的接合墊結(jié)構(gòu)中設(shè)有環(huán)狀的應(yīng)力緩沖層，通過此小面積的應(yīng)力緩沖層來降低上述沿著晶粒角落或PI層與底部填充材料間的接口產(chǎn)生脫層或破裂的缺陷。根據(jù)本發(fā)明的一方面，提供一種半導(dǎo)體組件。此半導(dǎo)體組件包含位于半導(dǎo)體基材之上的金屬接合墊、位于上述金屬接合墊之上的保護(hù)層、位于上述保護(hù)層及金屬接合墊之上的環(huán)狀層、位于上述環(huán)狀層之上的UBM層以及位于上述UBM層之上的金屬凸塊。上述保護(hù)層暴露出金屬接合墊的第一部分，而環(huán)狀層則暴露出金屬接合墊的第二部分，其中金屬接合墊的第二部分是位于金屬接合墊的第一部分之內(nèi)。至于UBM層則電性連接至上述金屬接合墊的第二部分。根據(jù)本發(fā)明的另一方面，提供一種半導(dǎo)體組件。此半導(dǎo)體組件包含位于半導(dǎo)體基材之上的金屬接合墊、位于上述金屬接合墊之上的保護(hù)層、位于上述保護(hù)層之上的內(nèi)連接線、位于上述內(nèi)連接線之上的阻障層、位于上述阻障層之上的環(huán)狀層、位于上述環(huán)狀層之上的UBM層以及位于上述UBM層之上的金屬凸塊。上述保護(hù)層暴露出金屬接合墊的一部分， 而內(nèi)連接線是電性連接至上述金屬接合墊被暴露出的部分。此外，上述阻障層暴露出內(nèi)連接線的一部分，而環(huán)狀層電性連接至內(nèi)連接線被暴露出的部分，且UBM層亦電性連接至內(nèi)連接線被暴露出的部分。根據(jù)本發(fā)明的再一方面，提供一種制造半導(dǎo)體組件的方法。此方法包含提供具有傳導(dǎo)區(qū)的半導(dǎo)體基材；形成位于上述半導(dǎo)體基材之上的介電層；形成第一開口部于上述介電層中，借以暴露出傳導(dǎo)區(qū)的一部分；形成位于上述介電層之上的環(huán)狀層，其中環(huán)狀層暴露出上述傳導(dǎo)區(qū)被暴露出部分的至少一部分；形成UBM層，其中UBM層是位于上述環(huán)狀層、介電層與傳導(dǎo)區(qū)之上；形成具有第二開口部的遮罩層(mask layer)，其中遮罩層是位于UBM 層之上；形成傳導(dǎo)材料層于上述遮罩層的第二開口部中，且傳導(dǎo)材料層電性連接至UBM層； 以及移除上述的遮罩層。本發(fā)明的優(yōu)點(diǎn)為，通過在半導(dǎo)體組件的接合墊結(jié)構(gòu)中設(shè)置小面積的環(huán)狀應(yīng)力緩沖層，可降低上述脫層或破裂的缺陷。因此，可提升半導(dǎo)體組件的合格率，增加產(chǎn)能，亦可改善半導(dǎo)體組件的可靠度。


為了對(duì)本發(fā)明的實(shí)施例及其優(yōu)點(diǎn)有更完整的理解，現(xiàn)請(qǐng)參照以上的說明并配合相應(yīng)的附圖。相關(guān)附圖內(nèi)容說明如下。圖1是繪示根據(jù)本發(fā)明的各種觀點(diǎn)的制造半導(dǎo)體組件的方法的流程圖；圖2至6是繪示根據(jù)圖1的方法的一實(shí)施例的半導(dǎo)體組件的各個(gè)制造階段的部分剖面示意圖；圖7是繪示根據(jù)圖1中方法的一實(shí)施例的晶片制造過程中的晶片的部分剖面示意圖；圖8與9是繪示根據(jù)圖1中方法的一實(shí)施例的晶片制造過程中各階段的晶片的部分剖面示意圖；圖10是繪示根據(jù)本發(fā)明的各種觀點(diǎn)的制造半導(dǎo)體組件的方法的流程圖，其中半
5導(dǎo)體組件具有PPI結(jié)構(gòu)；
圖11至14是繪示根據(jù)圖10的方法的一實(shí)施例的晶片的各個(gè)制造階段的部分剖面示意圖。
主要組件符號(hào)說明
2 晶片4 晶片
10 半導(dǎo)體基材12 微電子組件
14:內(nèi)連接結(jié)構(gòu)16 第一保護(hù)層
18 金屬接合墊18A 主要部分
18B 部分18E 邊緣部分
19 第一層19a 第一開口部
20 第二保護(hù)層20a 開口部
21 第一層21a 第二開口部
22 接合墊結(jié)構(gòu)22A 接合墊結(jié)構(gòu)
22B 接合墊結(jié)構(gòu)22C 接合墊結(jié)構(gòu)
24 應(yīng)力緩沖層24a 內(nèi)部開口部
24A 應(yīng)力緩沖層24B 應(yīng)力緩沖層
24C 應(yīng)力緩沖層26 =UBM 層
28 遮罩層28a 開口部
30 銅層32 凸塊結(jié)構(gòu)
34 遮蔽層36 焊料層
40 薄銅層44 阻障層
46 焊料層46”回焊焊料層
50:內(nèi)連接線SOA1 第一端
50A2 第二端52 阻障層
52a 開口部54 接合墊結(jié)構(gòu)
56 =UBM 層58 焊球
100 制造半導(dǎo)體組件的方法101 區(qū)塊
102 區(qū)塊103 區(qū)塊
104 區(qū)塊105 區(qū)塊
200 制造半導(dǎo)體組件的方法201 區(qū)塊
202 區(qū)塊203 區(qū)塊
204 區(qū)塊205 區(qū)塊
D 距離I 凸塊
II 凸塊區(qū)
具體實(shí)施例方式
本發(fā)明提供具有接合墊結(jié)構(gòu)的半導(dǎo)體組件及形成此半導(dǎo)體組件的制程，其中接合墊結(jié)構(gòu)設(shè)有應(yīng)力緩沖層。上述半導(dǎo)體組件可具有銅柱、柱保護(hù)(Passivation)內(nèi)連線、焊料凸塊、及/或制造于其中的穿透硅介層窗(Through-Silicon Vias ;TSVs)，其中半導(dǎo)體組件可應(yīng)用于覆晶組裝(Assembly)、WLCSP、三維集成電路(3D-IC)堆疊、及/或任何先進(jìn)封裝技術(shù)領(lǐng)域。以下將參照相應(yīng)附圖中的例示性實(shí)施例做詳細(xì)的說明。只要有可能，使用在附圖與說明中的相同參考號(hào)碼是用以表示相同或類似的部分。在附圖中，為了清楚與方便起見，形狀與厚度可能被夸張化。本發(fā)明將特別地被導(dǎo)引至，形成符合本發(fā)明的裝置的一部分的組件，或與符合本發(fā)明的裝置更直接相關(guān)共同運(yùn)作的組件?？衫斫獾氖牵刺貏e繪示或描述的組件可采用熟悉此技藝者所熟知的各種型式。此外，當(dāng)稱一層是位于另一層之上，或位于一基材之上，其可表示此一層是直接位于另一層或基材之上，或亦可包含有中間層(Intervening Layer)。在整分說明書中，對(duì)應(yīng)于一實(shí)施例的參照是表示，被描述成與此實(shí)施例相關(guān)的特定特征、結(jié)構(gòu)或特性是至少包含在一實(shí)施例中。因此，在整分說明書中多處所使用的“在一實(shí)施例中”的用詞，并不需要全部均指相同的實(shí)施例。再者，特定的特征、結(jié)構(gòu)或特性可用任何適當(dāng)?shù)姆绞浇Y(jié)合至一個(gè)或多個(gè)實(shí)施例中。可以明白的是，相應(yīng)的附圖并未依比例繪示，而其中這些附圖僅是作為說明之用。圖1是繪示根據(jù)本發(fā)明的各種觀點(diǎn)的制造半導(dǎo)體組件的方法100的流程圖。請(qǐng)參照?qǐng)D1，方法100開始于區(qū)塊101，以在半導(dǎo)體基材上形成金屬接合墊。方法100繼續(xù)進(jìn)行至區(qū)塊102，以在半導(dǎo)體基材上形成保護(hù)層。圖案化保護(hù)層以形成開口，借以暴露出上述金屬接合墊的主要部分。方法100繼續(xù)進(jìn)行至區(qū)塊103，以在保護(hù)層上形成應(yīng)力緩沖層。將應(yīng)力緩沖層圖案化成一環(huán)狀(Ring-Shaped)層以具有一內(nèi)部開口部，借以暴露出上述金屬接合墊的主要部分的至少一部分。方法100繼續(xù)進(jìn)行至區(qū)塊104，以在應(yīng)力緩沖層上、保護(hù)層上以及金屬接合墊被暴露出的部分上形成UBM層。方法100繼續(xù)進(jìn)行至區(qū)塊105，在UBM 層上形成金屬凸塊，使得金屬凸塊電性連接至金屬接合墊。圖2至6是繪示根據(jù)圖1的方法100的一個(gè)或多個(gè)實(shí)施例的半導(dǎo)體組件的各個(gè)制造階段的部分剖面示意圖。請(qǐng)參照?qǐng)D2，其是繪示晶片2的剖面示意圖。晶片2包含使用于半導(dǎo)體IC制造中的半導(dǎo)體基材10，且IC可形成在晶片2之中及/或之上。半導(dǎo)體基材10被定義成指包含有半導(dǎo)體材料的任何架構(gòu)，其中半導(dǎo)體材料包含(但并不局限)塊狀硅(Bulk Silicon)、 半導(dǎo)體晶片、絕緣層上覆硅(Silicon-On-Insulator ;S0I)基材、或硅鍺(Germanium)基材。其它半導(dǎo)體材料(包含三族、四族與五族元素)亦可加以使用。半導(dǎo)體基材10還可包含多個(gè)隔離特征(未繪示)，例如淺溝渠隔離(Shallow Trench Isolation ；STI)特征或硅區(qū)域氧化(LOCOS)特征。隔離特征可定義并隔離各種微電子組件12。可形成在半導(dǎo)體基材10中的各種微電子組件12的例子包含晶體管[例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極接面晶體管(BJT)、高壓晶體管、高頻晶體管、P通道及/或η通道場(chǎng)效晶體管(PFETs/NFETs)等]、電阻、二極管 (Diodes)、電容(Capacitors)、電感(Inductors)、保險(xiǎn)絲(Fuses)或其它適當(dāng)?shù)慕M件?？蓤?zhí)行各種制程以形成各種的微電子組件，其中包含沉積(D印osition)、蝕刻(Etching)、植入(Implantation)、微影(Photolithography/Lithography)、退火(Annealing)、或其它適當(dāng)?shù)闹瞥?。?nèi)連接上述的微電子組件12以形成IC組件，例如邏輯組件、內(nèi)存組件[例如靜態(tài)隨機(jī)存取內(nèi)存(SRAM)]、無線射頻(Radio Frequency ； RF)組件、1/0組件、系統(tǒng)整合芯片 (System-On-Chip ；SoC)組件、上述組件的組合、或其它適當(dāng)型態(tài)的組件。在其它實(shí)施例中， 晶片2是中介層(Interpose!·)晶片或封裝基材的晶片，且實(shí)質(zhì)未包含IC組件形成于其中，其中IC組件包含晶體管、電阻、電容、電感及/或類似的組件。在這些實(shí)施例中，半導(dǎo)體基材10可利用半導(dǎo)體材料、介電材料[例如氧化硅(Silicon Oxide)]或玻璃材料來形成。圖2亦繪示形成在半導(dǎo)體基材10之上的內(nèi)連接結(jié)構(gòu)14與第一保護(hù)層16。內(nèi)連接結(jié)構(gòu)14包含形成于其中的金屬線與介層窗(未繪示)，且電性耦合至微電子組件12(亦稱之為半導(dǎo)體組件12)。金屬線與介層窗可用銅或銅合金來形成，且可使用鑲嵌(Damascene) 制程來形成。內(nèi)連接結(jié)構(gòu)14包含內(nèi)層介電(Inter-Layer Dielectric ；ILD)層與內(nèi)金屬介電(Inter-Metal Dielectric ;IMD)層其中至少一者。在特定的實(shí)施例中，上述ILD層或 IMD層包含氧化硅、氮化硅(Silicon Nitride)、氮氧化硅(Silicon Oxynitride)或低介電常數(shù)介電材料。形成在內(nèi)連接結(jié)構(gòu)14之上的第一保護(hù)層16為一介電材料層，其中上述的介電材料層可用低介電常數(shù)介電材料、未摻雜硅玻璃(Un-doped Silicate Glass ；USG)、氮化硅、氮氧化硅、或其它常用材料來形成。低介電常數(shù)介電材料的介電常數(shù)(K值)可小于約3. 9，或小于約2. 8。金屬接合墊材料是沉積在第一保護(hù)層16之上，且接著圖案化以在不同的凸塊區(qū) I及II形成多個(gè)金屬接合墊18。至少一金屬接合墊18可電性連接至下層的內(nèi)連接結(jié)構(gòu) 14。至少一金屬接合墊18可電性耦合至半導(dǎo)體組件12 (例如經(jīng)由內(nèi)連接結(jié)構(gòu)14)。在特定的實(shí)施例中，金屬接合墊18包含鋁(Al)、銅、銀(Silver/Ag)、金(Au)、鎳(Nickel/Ni)、鎢 (Tungsten/ff)、上述元素的合金、及/或上述元素的復(fù)合層。接著第二保護(hù)層20形成在晶片2之上，其中第二保護(hù)層20被圖案化以包含分別暴露出下層的金屬接合墊18的開口部 20a。在凸塊區(qū)I或II中，第二保護(hù)層20暴露出金屬接合墊18的主要部分18A。在特定的實(shí)施例中，第二保護(hù)層20可覆蓋金屬接合墊18的邊緣部分18E。第二保護(hù)層20是用高分子聚合物(Polymer)層[例如環(huán)氧樹脂(Epoxy)、PI、苯環(huán)丁烯(Benzocyclobutene ；BCB), 聚苯惡唑(Polybenzoxazole ；ΡΒ0)或類似的物質(zhì)]來形成，雖然亦可采用其它相對(duì)較軟質(zhì) (經(jīng)常為有機(jī)的)的介電材料。在其它特定的實(shí)施例中，第二保護(hù)層20是用選自于USG、氮化硅、氮氧化硅、氧化硅或上述材料的組合的非有機(jī)材料來形成。接著，緩沖材料沉積在晶片2上，且接著圖案化以在凸塊區(qū)I及II中形成多個(gè)應(yīng)力緩沖層對(duì)。上述多個(gè)應(yīng)力緩沖層M是彼此分離。在凸塊區(qū)I或II中，應(yīng)力緩沖層對(duì)覆蓋部分的第二保護(hù)層20與金屬接合墊18，并暴露出金屬接合墊18的主要部分18A的部分18B。應(yīng)力緩沖層M是具有內(nèi)部開口部Ma的環(huán)狀體。在特定的實(shí)施例中，內(nèi)部開口部 24a是設(shè)置在開口部20a之內(nèi)，且具有小于開口部20a的直徑，因此，暴露出的部分18B小于金屬接合墊18的主要部分ISA0在特定的實(shí)施例中，內(nèi)部開口部2 是沉積在開口部20a 之內(nèi)，且具有大于或等于開口部20a的直徑，因此，暴露出的部分18B是實(shí)質(zhì)等于主要部分 ISA0在一凸塊區(qū)中，金屬接合墊18與應(yīng)力緩沖層M的結(jié)合作為接合墊結(jié)構(gòu)22，借以電性連接外部終端(External Terminal)。在至少某些特定的實(shí)施例中，緩沖材料的選擇是以如材料的介電常數(shù)，或材料的拉伸(Tensile)強(qiáng)度(延長至破斷)或楊氏系數(shù)Woung' s Modulus)為依據(jù)。在特定的實(shí)施例中，應(yīng)力緩沖層M是用介電材料[如具有小于3. 5的介電常數(shù)的低介電常數(shù)介電材料、USG或氟化硅酸鹽玻璃(Fluorinated Silica Glass ；FSG)]來形成。在特定的實(shí)施例中，應(yīng)力緩沖層M是用高分子聚合物材料(例如PI、BCB、PB0或環(huán)氧樹脂)來形成。特定的實(shí)施例中，應(yīng)力緩沖層是用金屬層(例如鋁或銅)來形成。
如圖2所繪示的實(shí)施例的俯視圖是描繪于圖3A至3C中。多個(gè)應(yīng)力緩沖層24可如所見配置在第二保護(hù)層20上。在以上所述的實(shí)施例中，應(yīng)力緩沖層24為環(huán)狀層，其中環(huán)狀層是彼此分離，并分別位于凸塊區(qū)中。應(yīng)力緩沖層24可為任何幾何形狀的環(huán)狀層。在特定的實(shí)施例(如圖3A所示的實(shí)施例)中，接合墊結(jié)構(gòu)22A包含形成圓形環(huán)的應(yīng)力緩沖層24A。 在特定的實(shí)施例(如圖3B所示的實(shí)施例)中，接合墊結(jié)構(gòu)22B包含形成方形環(huán)的應(yīng)力緩沖層24B。在特定的實(shí)施例(如圖3C所示的實(shí)施例)中，接合墊結(jié)構(gòu)22C包含形成八邊形 (Octagonal)環(huán)的應(yīng)力緩沖層24C。其它未描述或繪示于此的實(shí)施例可具有其它形狀，例如橢圓形(Ovals)、其它正多邊形(Regular Polygons)或非正(Irregular)多邊形。在更進(jìn)一步的實(shí)施例中，在相同晶片上組合多種形狀是可能的，例如一晶片上包含圓形(Circular)、 方形以及多邊形的環(huán)狀應(yīng)力緩沖層。環(huán)狀應(yīng)力緩沖層24可從第二保護(hù)層20的邊緣延伸僅幾微米(Microns ； μ m)。在特定的實(shí)施例中，應(yīng)力緩沖層24具有介于約2 μ m至10 μ m的厚度。接著，請(qǐng)參照?qǐng)D4，UBM層26形成在晶片2之上，以覆蓋第二保護(hù)層20、應(yīng)力緩沖層24以及金屬接合墊18被暴露的部分18B。在特定的實(shí)施例中，UBM層26包含擴(kuò)散阻障(Diffusion Barrier)層或粘著(Glue)層，其中擴(kuò)散阻障層與粘著層是通過物理氣相沉積(Physical Vapor Deposition ；PVD)或?yàn)R鍍(Sputtering)沉積鈦(Titanium)、鉭 (Tantalum)、氮化鈦(Titanium Nitride)、氮化鉭(Tantalum Nitride)或類似的材料來形成，且其厚度是介于約500至2000埃(Angstrom ;A )。在特定的實(shí)施例中，UBM層26包含形成于擴(kuò)散阻障層上的晶種層(Seed Layer)，其中晶種層是通過PVD或?yàn)R鍍沉積至介于約500至10000 A的厚度。上述晶種層可用銅或銅合金來形成，其中銅合金包含銀、鉻 (Chromium)、鎳、錫(Tin/Sn)、金或上述元素的組合。接著如圖5所示，形成遮罩層28于UBM層26上。圖案化遮罩層28以形成開口部 28a于其中，以便暴露出位于不同凸塊區(qū)的UBM層26的一部分。遮罩層28可為干膜(Dry Film)或光阻(Photoresist)膜，其中遮罩層28可通過微影及/或蝕刻制程。圖5亦繪示有位于開口部28a中且具有焊料可濕性(Solder Wettability)的傳導(dǎo)(Conductive) 材料的形成。在一實(shí)施例中，多個(gè)銅層30是分別形成于多個(gè)開口部28a中以接觸下層的 UBM層26。在本發(fā)明的所有內(nèi)容中，“銅層”的用詞是欲實(shí)質(zhì)包含具有純?cè)劂~、包含不可避免雜質(zhì)的銅、或包含份量較少的元素的銅合金的層，其中上述份量較少的元素可如鉭、銦 (Indium/In)、錫、鋅(Zinc)、猛(Manganese)、鉻、鎳、鍺、銀(Strontium)、鉬(Platinum)、 鎂(Magnesium)、鋁或鋯(Zirconium)。形成的方法可包含濺鍍、印制(Printing)、電鍍 (Electro Plating)、或化學(xué)氣相沉積法(Chemical Vapor Deposition ；CVD) 例如，執(zhí)行電化學(xué)電鍍(Electro-Chemical Plating ；ECP)以形成銅層30。在一實(shí)施例中，銅層30的厚度是大于25 μ m。在另一實(shí)施例中，銅層30的厚度是大于40 μ m。例如，銅層30約為40 至50 μ m厚，或約40至70 μ m厚，雖然上述的厚度可更大或更小。在此之后，如圖6所示，從UBM層26移除遮罩層28，因此暴露出銅層30的側(cè)壁表面。在以下的說明書中，從UBM層26凸出的銅層30被稱之為銅柱30。處理程序進(jìn)行至使用銅柱30作為遮罩以蝕刻UBM層26暴露出來的部分，因此暴露出銅柱30之外的第二保護(hù)層20及應(yīng)力緩沖層24。上述步驟在晶片2上的不同凸塊區(qū)I及II中完成多個(gè)凸塊結(jié)構(gòu)32。在凸塊區(qū)I或II中，凸塊結(jié)構(gòu)32包含銅柱30、由銅柱30覆蓋的UBM層26、以及位于UBM層沈底下的接合墊結(jié)構(gòu)22。接合墊結(jié)構(gòu)22包含金屬接合墊18與環(huán)狀的應(yīng)力緩沖層對(duì)，且第二保護(hù)層 20是形成于上述二者之間。第二保護(hù)層20覆蓋金屬接合墊18的邊緣部分18E，并暴露出金屬接合墊18的主要部分18A。形成于第二保護(hù)層20上的環(huán)狀應(yīng)力緩沖層M暴露出主要部分18A的部分18B。因此，形成在金屬接合墊18之上的UBM層沈可接觸金屬接合墊18 被暴露出的部分18B。環(huán)狀應(yīng)力緩沖層M WUBM層沈的邊緣延伸一距離D。在特定的實(shí)施例中，距離D是約5 μ m至15 μ m。在其它的實(shí)施例中，從金屬接合墊18的外側(cè)邊緣開始測(cè)量，環(huán)狀應(yīng)力緩沖層對(duì)可延伸約5μπι至15μπι。接著鋸開(Saw)晶片2，并以焊球或銅凸塊將其封裝至一封裝基材或另一晶粒上，其中上述的焊球或銅凸塊是裝設(shè)在上述封裝基材或另一晶粒的接合墊上。本發(fā)明所揭露的接合墊結(jié)構(gòu)22，其中環(huán)狀的應(yīng)力緩沖層M是位于金屬接合墊 18之上。環(huán)狀的應(yīng)力緩沖層M是分別設(shè)置在凸塊區(qū)中，其中環(huán)狀的應(yīng)力緩沖層M是彼此分離。比較使用PI層且在晶片上具有大覆蓋面積的方法，環(huán)狀的應(yīng)力緩沖層M具有較小的尺寸，且從UBM層沈延伸一較小的距離，此方法可透過凸塊降低大的殘留應(yīng)力并緩解(Relieve)外部應(yīng)力負(fù)荷，其中上述殘留應(yīng)力與應(yīng)力負(fù)荷是由熱的不匹配(Thermal Mismatch)或溫度循環(huán)所引起。當(dāng)與錫/鉛(Lead)焊料凸塊相比較時(shí)，雖然銅柱施加 (Place) 了額外的應(yīng)力于硅芯片上，但是借著區(qū)域化環(huán)狀應(yīng)力緩沖層于凸塊區(qū)之上，較厚的應(yīng)力緩沖層可用來避免相對(duì)應(yīng)的壓縮(Compressive)負(fù)載或拉伸負(fù)載非必要性地施加在硅基材上。圖7是繪示根據(jù)圖1所示方法的一實(shí)施例的晶片制造過程中的晶片一部分的剖面示意圖。與圖2至6的描述相同或相似部分的說明將加以省略。在圖7中繪示有形成于銅柱30的頂表面上的遮蔽(Cap)層34以及形成于遮蔽層34上的焊料層36。遮蔽層34與焊料層36是在移除遮罩層觀之前依次地沉積于銅層30之上，并在UBM的蝕刻制程后仍維持在銅柱30之上。遮蔽層34是作為阻障層以避免銅柱30中的銅擴(kuò)散至接合材料(例如焊料合金)中，其中接合材料是用來接合半導(dǎo)體基材10至外部特征。銅擴(kuò)散的避免增加封裝的可靠度以及接合強(qiáng)度。遮蔽層34可包含鎳、錫、錫鉛(Tin-Lead/Srfb)、金、銀、鈀 (Palladium/Pd)、銦、鎳鈀金(NiPdAu)、鎳金(NiAu)、其它類似材料、或以電鍍方式沉積的合金。遮蔽層34具有約Ιμπι至ΙΟμπι的厚度。在特定的實(shí)施例中，遮蔽層34是用鎳、金、 鈀、鎳基(Ni-Based)合金、金基合金、鈀基合金或上述材料的組合來形成。在特定的實(shí)施例中，焊料層36是用錫、錫銀(SnAg)、錫鉛、錫銀銅(SnAgCu)[其中銅的重量百分比(wt%)小于 0. 3% ]、錫銀鋅(SnAgZn)、錫鋅(SnZn)、錫鉍銦(SnBiIn)、錫銦(SnIn)、錫金(SnAu)、錫銅(SnCu)、錫鋅銦(SnZnIn)或錫銀銻(SnAgSb)等，以及電鍍制程來形成。在一實(shí)施例中， 焊料層36為無鉛(Lead-Free)焊料層。在無鉛焊料系統(tǒng)中，焊料層為錫銀，其中銀含量是控制在小于3.0wt%。例如，無鉛焊料層為錫銀，且銀含量控制在約2. 5wt%?？蓤?zhí)行回焊 (Reflowing)制程于焊料層36，借以形成焊球于遮蔽層34之上。在額外的其它實(shí)施例中，環(huán)狀應(yīng)力緩沖層M是使用于焊料凸塊中，而不是使用于銅柱凸塊中。圖8與9是繪示根據(jù)圖1中方法100的一實(shí)施例的半導(dǎo)體組件制造過程中各階段的半導(dǎo)體組件的部分剖面示意圖。與圖2至6的描述相同或相似部分的說明將加以省略。
比較描繪于圖5中的制程，銅柱的形成是由焊料凸塊制程中的薄銅層所取代，且緊接在焊料凸塊制程之后形成阻障層與焊料層。請(qǐng)參照?qǐng)D8，在形成遮罩層28于UBM層26 之上后，薄銅層40沉積在UBM層26之上的開口部28a中。薄銅層40具有相對(duì)于銅柱30 較薄的厚度。在特定的實(shí)施例中，薄銅層40具有小于IOym的厚度。在特定的實(shí)施例中， 薄銅層40具有約為4 μ m至6 μ m的厚度，雖然薄銅層40的厚度可以更厚或更薄。薄銅層 40形成方法可包含濺鍍、印制、電鍍、無電電鍍(Electroless Plating)、與CVD等方法。阻障層44(選擇性的層)接著形成于薄銅層40之上的開口部28a中。阻障層44 是用銅、鎳、錫、錫鉛、金、銀、鈀、銦、鎳鈀金、鎳金、其它類似材料、或合金以及電鍍方法來形成。阻障層44具有小于10 μ m的厚度。在特定的實(shí)施例中，阻障層44有小于5μπι的厚度。 接著，焊料層46形成于阻障層44之上的開口部28a中。在一實(shí)施例中，焊料層46為無鉛焊料層。在特定的實(shí)施例中，焊料層46是用錫、錫銀、錫鉛、錫銀銅[其中銅的重量百分比小于0. 3% ]、錫銀鋅、錫鋅、錫鉍銦、錫銦、錫金、錫銅、錫鋅銦或錫銀銻等，以及電鍍制程來形成。在移除遮罩層28之后(接著執(zhí)行UBM的蝕刻制程)。對(duì)焊料層46執(zhí)行回焊以形成焊球。因此，回焊焊料層46”、阻障層44以及薄銅層40被稱之為焊料凸塊結(jié)構(gòu)。在額外的其它實(shí)施例中，環(huán)狀應(yīng)力緩沖層24是使用于焊料凸塊中，其中焊料凸塊是位于后護(hù)層內(nèi)連接(Post-Passivation Interconnect ；PPI)結(jié)構(gòu)之上。圖10是繪示根據(jù)本發(fā)明的各種觀點(diǎn)的制造半導(dǎo)體組件的方法200的流程圖。請(qǐng)參照?qǐng)D10，方法200開始于區(qū)塊201，借以形成PPI結(jié)構(gòu)于半導(dǎo)體基材之上。方法200繼續(xù)進(jìn)行至區(qū)塊202，以在PPI 結(jié)構(gòu)之上形成阻障層。圖案化阻障層以形成開口，借以暴露出上述PPI結(jié)構(gòu)的一部分。方法200繼續(xù)進(jìn)行至區(qū)塊203，以在阻障層上形成應(yīng)力緩沖層。將應(yīng)力緩沖層圖案化成一環(huán)狀層以具有一內(nèi)部開口部，借以暴露出上述PPI結(jié)構(gòu)被暴露出的部分的至少一部分。方法 200繼續(xù)進(jìn)行至區(qū)塊204，以在應(yīng)力緩沖層上以及PPI結(jié)構(gòu)被暴露出的部分上形成UBM層。 方法200繼續(xù)進(jìn)行至區(qū)塊205，在UBM層上形成金屬凸塊，使得金屬凸塊電性連接至PPI結(jié)構(gòu)。圖11至14是繪示根據(jù)圖10的方法200的一實(shí)施例的半導(dǎo)體組件的各個(gè)制造階段的部分剖面示意圖。與圖2至6的描述相同或相似部分的說明將加以省略。比較描繪于圖2中的制程，提供PPI結(jié)構(gòu)于第二保護(hù)層之上，接著形成環(huán)狀應(yīng)力緩沖層。請(qǐng)參照?qǐng)D11，第二保護(hù)層20是形成在晶片4之上，借此暴露出位于不同凸塊區(qū)I及 II的金屬接合墊18。在特定的實(shí)施例中，第二保護(hù)層20包含第一層19與第二層21。在凸塊區(qū)I或II中，第一層19是形成在第一保護(hù)層16之上，并加以圖案化以形成第一開口部19a，而暴露出金屬接合墊18的主要部分18A(亦可稱之為第一部分18A)。第二層21是形成在第一層19之上，并加以圖案化以形成第二開口部21a，借以暴露出金屬接合墊18的部分18B (亦可稱之為第二部分18B)。第二部分18B是形成在第一部分18A之內(nèi)。在特定的實(shí)施例中，第一層19與第二層21是用非有機(jī)材料來形成，其中非有機(jī)材料是選自于未摻雜硅玻璃、氮化硅、氮氧化硅、氧化硅或上述材料的組合。在特定的實(shí)施例中，第一層19與第二層21是用高分子聚合物層來形成，例如環(huán)氧樹脂、PI、BCB、PB0及類似的物質(zhì)。第一層 19與第二層21可用相同或不同的材料來形成。接著，傳導(dǎo)材料層沉積在晶片4之上，覆蓋住第二保護(hù)層20，并與金屬接合墊18被暴露出的第二部分18B接觸。接著圖案化傳導(dǎo)材料層以形成配置在凸塊區(qū)I與II之中的內(nèi)連接線50。在凸塊區(qū)I或II中，內(nèi)連接線50(亦稱之為PPI線50)包含電性連接至金屬接合墊18的第一端50A1、電性連接至UBM層的第二端50A2、以及形成于后續(xù)制程中的金屬凸塊。PPI線50包含(但未限制)如銅、鋁、銅合金或其它具有可移動(dòng)載子的傳導(dǎo)材料。 在特定的實(shí)施例中，PPI線50還可在含銅層的頂部包含一含鎳層(未繪示)。PPI的形成方法包含電鍍、無電電鍍、濺鍍、CVD方法以及類似的方法。PPI線50在功能上亦可作為電力線(Power Lines)、重新分配線(Re-Distribution Lines ；RDL)、電感、電容、或任何被動(dòng) (Passive)組件。PPI線50可具有小于約30 μ m的厚度，例如介于約2 μ m至約25 μ m。請(qǐng)參照?qǐng)D12，阻障層52接著形成在晶片4之上，借以覆蓋PPI線50以及第二保護(hù)層20被暴露出的部分。使用微影以及蝕刻制程來進(jìn)一步圖案化阻障層52，借此分別形成暴露出PPI線50的第二端50A2的開口部52a。在特定的實(shí)施例中，阻障層52是用選自于USG、氮化硅、氮氧化硅、氧化硅與上述材料的組合的非有機(jī)材料來形成。在特定的實(shí)施例中，阻障層52是用高分子聚合物層(例如環(huán)氧樹脂、PI> BCB, PBO與類似的物質(zhì))來形成， 雖然亦可采用其它相對(duì)較軟質(zhì)(經(jīng)常為有機(jī)的)的介電材料。接著，如圖13所示，多個(gè)環(huán)狀應(yīng)力緩沖層M形成于凸塊區(qū)I與II中的阻障層52 之上。應(yīng)力緩沖層M是彼此分離。在凸塊區(qū)I或II中，應(yīng)力緩沖層M覆蓋阻障層52的一部分，且至少暴露出PPI線50的第二端50A2的一部分。應(yīng)力緩沖層M的內(nèi)部開口部2 可小于、大于或等于阻障層52的開口部52a。在一凸塊區(qū)中，PPI線50的第二端50A2與應(yīng)力緩沖層M的結(jié)合是作為電性連接外部終端的接合墊結(jié)構(gòu)54。應(yīng)力緩沖層M可為任何幾何形狀的環(huán)狀層。在特定的實(shí)施例中，應(yīng)力緩沖層M是形成圓形環(huán)。在特定的實(shí)施例中， 應(yīng)力緩沖層M是形成方形環(huán)。在特定的實(shí)施例中，應(yīng)力緩沖層M是形成八邊形環(huán)。在更進(jìn)一步的實(shí)施例中，在相同晶片上組合多種形狀是可能的，例如一晶片上包含圓形、方形以及多邊形的環(huán)狀應(yīng)力緩沖層。環(huán)狀應(yīng)力緩沖層M可從阻障層52的邊緣延伸幾ym或數(shù)十 μ m0以下，請(qǐng)參照?qǐng)D14，UBM層56與焊球58是形成在凸塊區(qū)中環(huán)狀應(yīng)力緩沖層M以及PPI線50被暴露出的部分之上，其中凸塊區(qū)使用了包含UBM沉積、遮罩制程、薄銅層沉積、焊料層沉積、遮罩剝除(Gripping)制程、UBM蝕刻制程以及焊料回焊制程的凸塊形成方法。在其它的實(shí)施例中，使用在PPI線50之上是銅柱凸塊，而不是焊料凸塊中。接著鋸開晶片4，并以焊球或銅凸塊將其封裝至一封裝基材或另一晶粒上，其中上述的焊球或銅凸塊是裝設(shè)在上述封裝基材或另一晶粒的接合墊上。在前述的詳細(xì)描述中，本發(fā)明是參照特定的例示性實(shí)施例來加以描述。然而，很顯然的，在不脫離本發(fā)明的廣義的精神和范圍內(nèi)，當(dāng)可做各種修改、結(jié)構(gòu)、程序、與改變。因此， 本說明書與附圖是被視為說明之用，而并非用以限制本發(fā)明的范圍。可以理解的是，本發(fā)明的實(shí)施例可使用各種其它的結(jié)合與環(huán)境，且在如以上所述的本發(fā)明的范圍內(nèi)可做改變或修改。
權(quán)利要求
1.一種半導(dǎo)體 組件，其特征在于，包含 一金屬接合墊，位于一半導(dǎo)體基材之上；一保護(hù)層，位于該金屬接合墊之上，且該保護(hù)層暴露出該金屬接合墊的一第一部分； 一環(huán)狀層，位于該保護(hù)層及該金屬接合墊之上，其中該環(huán)狀層暴露出該金屬接合墊的一第二部分，該金屬接合墊的該第二部分是位于該金屬接合墊的該第一部分之內(nèi)；一凸塊下金屬層，位于該環(huán)狀層之上，且該凸塊下金屬層電性連接至該金屬接合墊的該第二部分；以及一金屬凸塊，位于該凸塊下金屬層之上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，該環(huán)狀層包含高分子聚合物層、一介電層、或至少一鋁層與一銅層，其中該介電層具有小于3. 5的介電常數(shù)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，該環(huán)狀層從該凸塊下金屬層的邊緣延伸一距離，其中該距離D約5微米至15微米。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，該金屬凸塊包含一銅柱、位于該銅柱之上的一遮蔽層、以及位于該遮蔽層之上的一焊料層，其中該遮蔽層包含鎳，且該焊料層包含一無鉛焊料層。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，該環(huán)狀層包含至少一圓形環(huán)、一方形環(huán)以及一八邊形環(huán)。
6.一種半導(dǎo)體組件，其特征在于，包含 一金屬接合墊，位于一半導(dǎo)體基材之上；一保護(hù)層，位于該金屬接合墊之上，且該保護(hù)層暴露出該金屬接合墊的一部分； 一內(nèi)連接線，位于該保護(hù)層之上，且該內(nèi)連接線電性連接至該金屬接合墊被暴露出的該部分；一阻障層，位于該內(nèi)連接線之上，且該阻障層暴露出該內(nèi)連接線的一部分； 一環(huán)狀層，位于該阻障層之上，且該環(huán)狀層電性連接至該內(nèi)連接線被暴露出的該部分；一凸塊下金屬層，位于該環(huán)狀層之上，且該凸塊下金屬層電性連接至該內(nèi)連接線被暴露出的該部分；以及一金屬凸塊，位于該凸塊下金屬層之上。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體組件，其特征在于，該環(huán)狀層包含高分子聚合物層、一介電層、或至少一鋁層與一銅層，其中該介電層具有小于3. 5的介電常數(shù)。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體組件，其特征在于，該金屬凸塊包含一銅層以及位于該銅層之上的一焊球。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體組件，其特征在于，該環(huán)狀層包含至少一圓形環(huán)、一方形環(huán)以及一八邊形環(huán)。
10.一種制造半導(dǎo)體組件的方法，其特征在于，包含 提供一半導(dǎo)體基材，其中該半導(dǎo)體基材具有一傳導(dǎo)區(qū)； 形成一介電層，其中該介電層是位于該半導(dǎo)體基材之上； 形成一第一開口部于該介電層中，以暴露出該傳導(dǎo)區(qū)的一部分；形成一環(huán)狀層，其中該環(huán)狀層是位于該介電層之上，且該環(huán)狀層暴露出該傳導(dǎo)區(qū)被暴露出的該部分的至少一部分；形成一凸塊下金屬層，其中該凸塊下金屬層是位于該環(huán)狀層、該介電層與該傳導(dǎo)區(qū)之上；形成一遮罩層，其中該遮罩層具有一第二開口部，且位于該凸塊下金屬層之上； 形成一傳導(dǎo)材料層于該遮罩層的該第二開口部中，且其中該傳導(dǎo)材料層電性連接至該凸塊下金屬層；以及移除該遮罩層。
全文摘要
本發(fā)明提供一種半導(dǎo)體組件及制造半導(dǎo)體組件的方法，半導(dǎo)體組件包含接合墊結(jié)構(gòu)，其中接合墊結(jié)構(gòu)具有介于金屬接合墊與凸塊下金屬(UBM)層的環(huán)狀應(yīng)力緩沖層。應(yīng)力緩沖層是用介電層、高分子聚合物層或鋁層來形成，其中介電層具有小于3.5的介電常數(shù)。上述應(yīng)力緩沖層是圓形環(huán)、方形環(huán)、八邊形(Octagonal)環(huán)或任何幾何形狀的環(huán)。
文檔編號(hào)H01L21/56GK102403290SQ20111020495
公開日2012年4月4日 申請(qǐng)日期2011年7月13日 優(yōu)先權(quán)日2010年9月10日
發(fā)明者侯上勇, 劉醇鴻, 史朝文, 吳偉誠, 邱志威, 鄭心圃 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司