專利名稱：半導體器件結構及其制作方法
技術領域：
本發(fā)明涉及半導體領域，更具體地，涉及一種半導體器件結構及其制作方法，其中接觸部以自對準方式形成，且可以具有高的拉應力或壓應力。
背景技術：
目前，集成電路日益縮小，其特征尺寸越來越小并趨近于曝光系統(tǒng)的理論極限。因此，光刻后晶片表面成像將產生嚴重的畸變，即產生光學鄰近效應(Optical ProximityEffect,ΟΡΕ)。隨著光刻技術面臨更高要求和挑戰(zhàn)，提出了能夠增強光刻分辨率的雙重圖形技術(Double Patterning Technology, DPT)。雙重圖形技術相當于將一套高密度的電路圖案分解成兩套分立的、密度較低的圖案，然后將它們分別印制到目標晶片上。以下，將參照圖I 3來說明常規(guī)半導體器件制造工藝中為制作柵極而利用的線形和切斷(line-and-cut)雙重圖形技術。圖I示出了在晶片上形成的器件布局的一部分。如圖I所示，在晶片上，通過涂覆光刻膠并利用掩模進行曝光然后顯影，印制與將要形成的柵極圖案相對應的線形圖案1001。在此，還示出了晶片上的有源區(qū)1002。圖案1001中各線段是沿同一方向彼此平行印制的，它們具有相同或相近的間距和關鍵尺寸。然后，如圖2所示，通過利用切斷掩模進行再次曝光并顯影，在線形圖案1001上形成切口 1003。從而，使得圖案1001中與各器件相對應的柵極圖案彼此斷開。最后，利用形成有切口 1003的光刻膠圖案1001，進行刻蝕，并最終形成與該圖案相對應的柵極結構。圖3中示出了刻蝕后形成的柵極1005，并示出了繞柵極1005而形成的 柵極側墻1006。在以上過程中，將用于形成柵極圖案的一次曝光分成了兩次來實現(xiàn)一次曝光線形圖案1001 ;另一次曝光切口 1003。從而可以降低對光刻的要求，改進光刻中對線寬的控制。此外，可以消除許多鄰近效應，并因此改進光學鄰近修正(Optical ProximityCorrection, 0PC)。而且，還可以保證良好的溝道質量，確保溝道中載流子的高遷移率。采用上述方法在晶片上通過刻蝕形成柵極1005之后，環(huán)繞柵極形成柵極側墻1006(在圖3中，為簡單起見，最上側的柵極端部和最下側的柵極端部處并沒有示出側墻；但是需要指出的是，如果某一柵極1005終止于這些位置，那么這些位置處同樣形成有側墻1006，S卩，側墻1006是圍繞柵極1005形成的)。由于柵極圖案中存在切口 1003，從而側墻材料也會進入該切口 1003內。在切口 1003兩側相對的柵極圖案各自的側墻材料可能彼此融合，從而在切口 1003處形成空洞等缺陷。在切口 1003處形成的空洞等缺陷，將會導致隨后在其上形成的電介質層(例如，下述電介質層2004)中出現(xiàn)缺陷。這些缺陷最終會對器件性能造成影響。此外，如圖4所示，當采用上述方法在晶片2000上形成柵極2005，并繞柵極形成柵極側墻2006之后，可以在晶片上淀積電介質層2004，使各器件之間保持電隔離。此時，為了形成與柵極以及源/漏極的接觸，可以在電介質層2004中刻蝕與柵極、源/漏極相對應的接觸孔并填充導電材料如金屬，形成接觸部2007a和2007b (圖4中還示出了在柵極區(qū)和源/漏區(qū)形成的金屬硅化物2008，以減小接觸電阻)。在常規(guī)工藝中，所有接觸部，包括源/漏區(qū)上的接觸部2007a和柵極區(qū)上的接觸部2007b，均是通過一次刻蝕接觸孔至底然后以導電材料填充接觸孔來形成的。這對于接觸孔的刻蝕有著嚴格的要求。例如，由于柵上的刻蝕深度與源/漏區(qū)中的刻蝕深度不同，容易造成接觸孔與柵之間的短路。此外，由于源/漏區(qū)中的刻蝕深度較深且開口較小(即，具有較小的寬高比)，可能會引起無法完全刻通、填充金屬中出現(xiàn)空洞等多種工藝缺陷，從而限制了工藝的選擇性，而且導致了寄生電阻的增大。 有鑒于此，需要提供一種新穎的半導體器件結構及其制作方法
發(fā)明內容

本發(fā)明的目的在于提供一種半導體器件結構及其制作方法，以克服上述現(xiàn)有技術中的問題，特別是簡化接觸部的形成。根據本發(fā)明的一個方面，提供了一種制作半導體器件結構的方法，包括在半導體襯底上形成至少一條連續(xù)的柵極線；繞所述柵極線形成柵極側墻；在所述柵極線的兩側，在所述半導體襯底中形成源/漏區(qū)；繞所述柵極側墻的外側形成導電側墻；以及在預定區(qū)域處，實現(xiàn)器件間電隔離，被隔離的柵極線部分形成相應單元器件的柵極，被隔離的導電側墻部分形成相應單元器件的接觸部。根據本發(fā)明的另一方面，提供了一種半導體器件結構，包括半導體襯底；在半導體襯底上形成的多個單元器件，每一單元器件包括在所述半導體襯底上形成的柵極；在所述柵極兩側形成的柵極側墻；以及在所述柵極側墻的外側形成的導電側墻形式的接觸部，其中，沿柵寬方向相鄰的單元器件各自的柵極、柵極側墻和接觸部由同一柵極線、同一柵極側墻層和同一導電側墻層形成，所述柵極線和導電側墻層在所述相鄰的單元器件之間的預定區(qū)域中包括電隔離部。與現(xiàn)有技術中通過刻蝕接觸孔并以導電材料填充接觸孔來形成接觸部不同，根據本發(fā)明的實施例，以側墻的方式來形成接觸部，避免了常規(guī)技術中形成接觸孔的困難。此夕卜，根據本發(fā)明的實施例形成的接觸部，是以側墻的方式形成在柵極側墻外側的，從而自對準于源/漏區(qū)，并因此可以充當半導體器件的源/漏區(qū)與外部之間電連接的接觸部。另外，在本發(fā)明中，通過平坦化處理，可以使得導電側墻(下接觸部)與柵極堆疊具有相同的高度。因此，有利于后續(xù)工藝的進行。此外，在本發(fā)明中，在形成了柵極側墻以及導電側墻之后，再進行各器件之間的電隔離操作例如切斷或氧化。因此，柵極側墻和導電側墻僅在柵極線外側延伸，而沒有延伸進入相鄰的單元器件各自柵極的相對端面之間，從而不會如現(xiàn)有技術中那樣由于切口處存在側墻材料而出現(xiàn)空洞等缺陷。另外，通過帶應力的導電側墻和層間電介質層的應用，可以進一步改善器件的性倉泛。


通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中圖I 4示出了根據現(xiàn)有技術制造半導體器件結構的示意流程；圖5 10示出了根據本發(fā)明第一實施例制造半導體器件結構的過程中的器件結構示意圖；圖11 13示出了根據本發(fā)明第二實施例制造半導體器件結構的過程中的器件結構示意圖。
具體實施例方式以下，通過附圖中示出的具體實施例來描述本發(fā)明。但是應該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結構和技術的 描述，以避免不必要地混淆本發(fā)明的概念。在附圖中示出了根據本發(fā)明實施例的各種結構示意圖。這些圖并非是按比例繪制的，其中為了清楚的目的，放大了某些細節(jié)，并且可能省略了某些細節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制造公差或技術限制而有所偏差，并且本領域技術人員根據實際所需可以另外設計具有不同形狀、大小、相對位置的區(qū)域/層。(第一實施例)以下將參照附圖5 10來描述本發(fā)明的第一實施例。圖5示出了在半導體襯底上形成的器件布局的一部分。其中半導體襯底可以包括任何適合的半導體襯底材料，具體可以是但不限于硅、鍺、鍺化硅、SOI (絕緣體上硅)、碳化硅、砷化鎵或者任何III/V族化合物半導體等。根據現(xiàn)有技術公知的設計要求(例如P型襯底或者η型襯底)，半導體襯底可以包括各種摻雜配置。此外，半導體襯底可選地可以包括外延層，可以施加應力以增強性能。在以下的描述中，以常規(guī)的Si襯底為例進行描述。在半導體襯底上已經形成了 STI (淺溝槽隔離)區(qū)3001以及被STI區(qū)3001圍繞的有源區(qū)3002。為了方便起見，圖5中僅示出了帶狀分布的有源區(qū)3002以及帶狀分布的STI區(qū)3001。STI區(qū)和有源區(qū)的形成可以參照現(xiàn)有常規(guī)技術，本發(fā)明對此不做限定。在形成柵極材料層之前，可以先在半導體襯底上形成柵介質層3003(圖5中未示出，例如可以參照以下圖7)，例如可以是普通的介質材料SiO2，或者是高k柵介質材料，如HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, A1203、La203、ZrO2, LaAlO 中任一種或其組合，或者是其他電介質材料。如圖5所示，在半導體襯底上淀積一層柵極材料層(或者，在柵介質層3003上淀積柵極材料層，在此未示出)，通過涂覆光刻膠并利用掩模進行曝光，然后顯影，印制與將要形成的柵極線圖案相對應的線形圖案3004。在所示的示例中，圖案3004中各線段是沿同一方向彼此平行印制的，它們具有相同或相近的間距和關鍵尺寸。與常規(guī)技術中不同，在形成了上述線形圖案3004之后，并不立即使用切斷掩模來形成切口圖案，而是如圖6所示，直接利用線形圖案3004來刻蝕淀積于晶片上的柵極材料層，以形成平行的柵極線3005。在此，在形成有柵介質層3003的情況下，優(yōu)選地，在刻蝕柵極材料層之后，進一步刻蝕柵介質層，使得柵介質層僅留于柵極材料層之下。在形成了柵極線3005之后，可以按照常規(guī)工藝來進行處理，以形成半導體器件結構如晶體管結構。例如，可以進行離子注入(進行摻雜以便形成源/漏等)、側墻形成、硅化、雙應力襯層集成等，以下將進行詳細說明。具體地，如圖7(a)所示，繞柵極線3005形成柵極側墻3006。例如，可以通過在整個半導體器件結構上淀積一層或多層電介質材料，例如Si02、Si3N4, SiON或其他材料，或者這些材料的組合，再通過反應離子刻蝕(相對于襯底Si選擇刻蝕電介質材料)形成柵極側墻3006。由于柵極線3005中并沒有形成開口，因此除了柵極線3005在圖中豎直方向上的末端處，柵極側墻3006形成于柵極線3005沿圖中水平方向的兩側。如果在以上刻蝕柵材料層的步驟中并沒有刻蝕柵介質層，則在形成側墻3006之后，可沿側墻進行刻蝕，使得位于側墻之外的柵介質層3003被去除。另外，通過離子注入進行摻雜，從而在柵極兩側的襯底3000中形成源/漏區(qū)3007?？蛇x地，在形成柵極側墻之前，還可以通過傾角離子注入形成源/漏延伸區(qū)以及Halo (暈 環(huán))區(qū)(未示出)。可選地，在源/漏區(qū)3007以及柵極線3005上進行硅化處理，以形成金屬硅化物層3008。硅化物形成的方法可以是在整個半導體器件結構上淀積一層金屬，如W、Co、Ni等，接著進行高溫退火，使得半導體材料(在本實施例中是Si)與金屬反應形成硅化物，最后將未反應的金屬去除。圖7(b)示出了沿圖7(a)中A-A'的部分截面圖，為了方便起見，僅示出了其中通過STI區(qū)3001相隔離的兩個柵堆疊結構。在此，需要指出的是，上述這些形成半導體器件的工藝(如離子注入、側墻形成、硅化等)，與本發(fā)明的主旨并無直接關聯(lián)，在此不進行詳細描述。它們可以采用現(xiàn)有技術來實現(xiàn)，也可以采用將來發(fā)展的技術來實現(xiàn)，這并不影響本發(fā)明。接下來，如圖8(a)所示，繞如上所述形成的柵極側墻3006外側，以導電材料來形成導電側墻3009。同樣地，由于柵極線3005中并沒有形成開口，因此除了柵極線3005在圖中豎直方向上的末端處，導電側墻3009形成于柵極側墻3006沿圖中水平方向的外側。例如，導電側墻3009可以通過如下方式來形成。在半導體襯底上保形淀積一層導電材料；然后對所淀積的導電材料層進行選擇性刻蝕，從而去除其與襯底表面平行的部分，僅保留其與襯底表面垂直的部分，并因此得到導電側墻3009。當然，本領域技術人員也可以想到其他方式來形成導電側墻3009以及上述的柵極側墻3006。圖8(b)示出了沿圖8(a)中A-A'的部分截面圖，為了方便起見，僅示出了其中通過STI區(qū)3001相隔離的兩個柵堆疊結構。如圖8(b)所示，以上述方式形成的導電側墻3009自對準于半導體器件的源/漏區(qū)3007上，并因此可以用作源/漏區(qū)與外部電連接的接觸部。優(yōu)選地，導電側墻3009由帶有應力的導電材料制成。例如，對于η型場效應晶體管(NFET)結構，導電側墻3009由帶有拉應力的導電材料制成；而對于P型場效應晶體管(PFET)，導電側墻3009由帶有壓應力的導電材料制成。關于應力對于器件性能的改善，已經有著眾多研究，在此不詳細描述。具體地，例如提供拉應力的導電材料可以包括Al、Cr、Zr等或其組合，提供壓應力的導電材料可以包括Al、Ta、Zr等或其組合。對于這些材料如何提供應力的說明，例如可以參見下述文獻I. C. Cabral，Jr.，L A. Clevenger, &R. G. Schad，Repeated compressive stressincrease with 400°C thermal cycling in tantalum thin films due to increase inthe oxygen content,Journal of Vacuum Science&Technology B!Microelectronics andNanometer Structures, Vol.12，Issue 4，pp. 2818-2821，1994 ;和2. Robert J. Drese, Matthias Wuttig, In situ stress measurements inzirconium and zirconium oxide films prepared by direct current sputtering，JOURNAL OF APPLIED PHYSICS 99,123517(2006)。接下來，可以在得到的結構上形成層間電介質層。這種層間電介質層通常可以包括氮化物如Si3N4。在本發(fā)明中，優(yōu)選地，為了進一步改善器件性能，層間電介質層由帶有應力的電介質材料制成。例如，對于NFET,層間電介質層可以由帶有拉應力的電介質材料制成；對于PFET，層間電介質層可以由帶有壓應力的電介質材料制成。具體地，例如提供拉應力的電介質材料可以包括帶有拉應力的金屬氧化物，如Al、Cr、Zr等的氧化物或其組合，提供壓應力的電介質材料可以包括帶有壓應力的金屬氧化物，如Al、Ta、Zr等的氧化物或其組合。對于這些材料如何提供應力的說明，同樣可以參見上述 文獻I和2。圖8(c)中示出了對于NFET(圖中左側)形成有帶拉應力的層間電介質層3013a、對于PFET (圖中右側)形成有帶壓應力的層間電介質層3013b的結構。隨后，如圖9所示，按照設計將如上所述形成的柵極線3005連同繞其形成的柵極側墻3006以及導電側墻3009，在預定區(qū)域處切斷，以實現(xiàn)各單元器件之間的電隔離(圖9中為清楚起見，沒有示出所形成的層間電介質層3013a、3013b)。通常來說，是在STI 3001的上方進行切斷，切口的寬度(沿圖中豎直方向)一般為l-10nm。這種切斷例如可以利用切斷掩模，通過反應離子刻蝕或激光切割刻蝕等方法來實現(xiàn)。例如，如果使用刻蝕方法，首先在襯底上涂覆光刻膠，并通過切斷掩模來對光刻膠進行構圖，使得與將要形成的切口相對應的預定區(qū)域暴露在外。然后，將暴露在外的這些柵極線3005、繞其形成的柵極側墻3006以及導電側墻3009切斷，形成切口 3010，結果切斷的柵極線3005形成電隔離的柵極3011，切斷的導電側墻3009形成電隔離的接觸部3012。在此，切口 3010形成于STI 3001上。切口 3010隨后可以被另外的層間電介質層(例如，下述的層間電介質層3014)填充。在此需要指出的是，也可以不切斷柵極側墻3006。例如，在通過刻蝕方法來進行切斷的示例中，可以選擇刻蝕劑的類型，使得刻蝕基本上不會影響柵極側墻3006。由于柵極側墻3006本身是絕緣的，因此不會影響器件間的隔離?；蛘撸瑬艠O線3005和導電側墻3009并不真正切斷，而是可以通過向切口位置例如注入氧(原子)，來使得柵極線3005中的半導體材料(例如，Si)以及導電側墻3009中的導電材料(例如^1、&、21"、1&等金屬)氧化，從而形成絕緣的氧化物。結果，通過生成的氧化物，使得切口兩端的柵極線3005彼此電隔離(等效于“切斷”的效果)從而形成電隔離的柵極3011，切口兩端的導電側墻3009彼此電隔離(等效于“切斷”的效果)從而形成電隔離的接觸部3012。當然，注入的氣體不限于氧，本領域技術人員也可以根據所使用的柵極線3005和導電側墻3009的材料，適當選擇注入的氣體或化學物質，使它們發(fā)生反應從而生成電介質材料，并因此實現(xiàn)電隔離。這樣，就基本上完成了根據本發(fā)明的半導體器件結構的制作。需要指出的是，在上述實施例中，先形成層間電介質層3013a和3013b，然后再進行柵極線和導電側墻(以及可選的，柵極側墻)的“切斷”或者說“隔離”。但是，也可以先進行柵極線和導電側墻(以及可選的，柵極側墻)的“切斷”或者說“隔離”，然后再形成層間電介質層3013a和3013b。圖10(a)示出了通過上述方法制作得到的半導體器件結構的截面圖，其中為了方便起見，僅示出了兩個柵堆疊結構。在圖10(a)中，所示的結構已經進行了平坦化處理例如CMP (化學機械拋光)，以露出接觸部3012，從而使得柵堆疊和接觸部3012頂部基本上齊平，這有助于隨后的工藝。這種平坦化處理例如可以在形成層間電介質層3013a和3013b之后立即進行，或者也可以在上述“切斷”或者“隔離”之后再進行。在圖10(a)中，為清楚起見，柵極3011頂部沒有示出金屬硅化物層，但是實際上柵極3011頂部仍然可以留有金屬硅化物層。如圖10(a)所示，該半導體器件結構包括多個單元器件，每一單元器件包括在半導體襯底上形成的柵堆疊，柵堆疊包括柵介質層3003和柵介質層上的柵極3011 ;在柵堆疊兩側形成的柵極側墻3006 ;以及緊鄰柵極側墻3006的外側形成的接觸部3012。該結構中 ，沿柵寬的方向(圖9中的豎直方向，圖10(a)中垂直紙面的方向)，相鄰的單元器件在預定區(qū)域相互電隔離。具體地，沿柵寬方向相鄰的單元器件各自的柵極3011、柵極側墻3006和接觸部3012由同一柵極線3005、同一柵極側墻層3006和同一導電側墻層3009形成，其中柵極線3005和導電側墻層3009在預定區(qū)域處包含隔離部，從而使得相鄰的單元器件電隔離。這種隔離部可以包括通過刻蝕形成的切口，或者由柵極線和導電側墻層的材料轉變而來的絕緣材料(例如，上述通過在切口位置注入氧而形成的氧化物)。切口中可以填充有電介質材料，例如在先切斷再形成層間電介質層3013a和3013b的情況下，切口中可以填充有層間電介質層3013a和3013b的材料，或者在先形成層間電介質層3013a和3013b再進行切斷的過程中，切口中可以填充有隨后形成的層間電介質層(例如，下述層間電介質層3014)的材料。在本發(fā)明中，在所述預定區(qū)域處，相對的柵極端面處并不存在柵極側墻的材料，這與常規(guī)技術中環(huán)繞柵極四周形成柵極側墻的情況不同。在柵極3011的兩側，還形成有源/漏區(qū)3007，以及源/漏區(qū)3007上方可以形成金屬硅化物接觸3008。優(yōu)選地，沿柵寬的方向，相鄰的單元器件相對的柵極端面或者接觸部端面之間的距離為l-10nm。其中，接觸部3012以及層間電介質層3013a和3013b優(yōu)選地提供拉應力U^NFET)和/或壓應力(對PFET)。此外，如圖10(b)所示，可以在得到的結構上進一步形成另一層間電介質層3014，并在柵極3011、源/漏區(qū)3007的下接觸部3012上形成上接觸部3015。在源/漏區(qū)3007的上方，下接觸部3012和上接觸部3015對齊，從而能夠實現(xiàn)電接觸。(第二實施例)本發(fā)明的方法還可以與替代柵工藝相兼容。以下，將參照附圖11 13來描述本發(fā)明的第二實施例，在該實施例中結合了替代柵極工藝，即，首先形成犧牲柵極線，并后繼代之以替代柵極線。以下，將著重描述第二實施例與第一實施例的不同之處，對于相同的處理則不再重復。附圖中相同的標記表示相同的部件。如圖11(a)所示，同第一實施例中一樣，先通過印制平行的柵極線圖案并進行刻蝕，形成犧牲柵極線3005，犧牲柵極線3005 —般是由多晶硅形成。然后按照常規(guī)工藝來進行處理，以形成半導體器件結構，例如在犧牲柵極線3005兩側在半導體襯底中形成源/漏區(qū)3007，繞犧牲柵極線3005形成柵極側墻3006 (由于犧牲柵極線3005中并沒有形成開口，因此除了犧牲柵極線3005在圖中豎直方向上的末端處，柵極側墻3006形成于犧牲柵極線3005沿圖中水平方向的兩側)，還可以在源/漏區(qū)3007上形成金屬硅化物層3008。在此，還示出了半導體襯底上的有源區(qū)圖案3002。圖11(b)示出了沿圖11(a)中A_A'的部分截面圖，為了方便起見，僅示出了其中通過STI區(qū)3001相隔離的兩個柵堆疊結構。如圖11(b)所示，在該實施例中，犧牲柵極線3005為多晶硅構成，因此其上無金屬硅化物層。在此需要指出的是，柵堆疊中在犧牲柵極線3005之下還可以包括犧牲柵介質層(圖中未示出)。
接下來，如圖12(a)和12(b)所示，同樣繞柵極側墻3006外側形成導電側墻3009。該導電側墻3009自對準于半導體器件的源/漏區(qū)上，并因此可以用作源/漏區(qū)與外部電連接的接觸部。優(yōu)選地，導電側墻3009由帶有應力的導電材料制成。例如，對于NFET，導電側墻3009由帶有拉應力的導電材料制成；而對于PFET，導電側墻3009由帶有壓應力的導電材料制成。關于應力對于器件性能的改善，已經有著眾多研究，在此不詳細描述。具體地，例如提供拉應力的導電材料可以包括Al、Cr、Zr等或其組合，提供壓應力的導電材料可以包括Al、Ta、Zr等或其組合。接下來，可以在得到的結構上形成層間電介質層。這種層間電介質層通?？梢园ǖ锶鏢i3N4。在本發(fā)明中，優(yōu)選地，為了進一步改善器件性能，層間電介質層由帶有應力的電介質材料制成。例如，對于NFET,層間電介質層可以由帶有拉應力的電介質材料制成；對于PFET，層間電介質層可以由帶有壓應力的電介質材料制成。具體地，例如提供拉應力的電介質材料可以包括帶有拉應力的金屬氧化物，如Al、Cr、Zr等的氧化物或其組合,提供壓應力的電介質材料可以包括帶有壓應力的金屬氧化物，如Al、Ta、Zr等的氧化物或其組合。圖13(a)中示出了對于NFET (圖中左側)形成有帶拉應力的層間電介質層3013a、對于PFET(圖中右側)形成有帶壓應力的層間電介質層3013b的結構。在此，優(yōu)選地對層間電介質層3013a和3013b進行平坦化處理例如CMP，以露出替代柵極線3005，以便隨后進行替代柵處理。接著，如圖13(b)所示，例如通過刻蝕等方法去除犧牲柵極線3005或(在形成犧牲柵介質的情況下)犧牲柵極線與犧牲柵極線下的犧牲柵介質，從而在柵極側墻3006之間形成開口 3016。然后，如圖13(c)所示，在開口 3016中形成替代柵極線3005'或替代柵堆疊。如果在半導體襯底上沒有柵介質層，也可以在形成替代柵極線之前，在上述開口中先形成柵介質層3003，例如高k柵介質層，然后再形成替代柵極線3005'。本領域技術人員可以設計出多種方法來實現(xiàn)這種柵極線替代過程。優(yōu)選地，在形成替代柵極線3005'之后，可以進行平坦化處理例如CMP，以使得柵極線3005'與導電側墻3009具有相同的高度。這有利于后續(xù)的處理。
接下來，同第一實施例中一樣，利用切斷掩膜在預定區(qū)域實現(xiàn)單元器件之間的電隔離(參見圖9)。具體地，例如可以通過在預定區(qū)域切斷替代柵極線3005'和導電側墻3009，來實現(xiàn)所述電隔離；或者，可以通過在預定區(qū)域進行氧注入，使得柵極線3005中的半導體材料(例如，Si)以及導電側墻3009中的導電材料(例如，Al、Cr、Zr、Ta等金屬)氧化，從而形成絕緣的氧化物，來實現(xiàn)所述電隔離。此外，如圖13(d)所示，為了完成器件前道工藝，可以在所得到的結構上形成另一層間介質層3014，并在其中形成上接觸部3015。在此，層間介質層3014可以填充切口中未填滿的空隙，從而進一步將沿柵寬方向相鄰的單元器件進行電隔離。在這個實施例中，由圖13(d)可以看出，在形成上接觸部3015時，在柵極區(qū)和源/漏區(qū)上刻蝕的上接觸部深度相同，可以簡化刻蝕工藝。這里需要指出的是，盡管在以上描述的實施例中，先進行替代柵處理，然后再進行切斷處理。但是本發(fā)明不限于此。也可以在進行切斷處理之后，再進行替代柵極處理。例如,可以在形成導電側墻3009之后，立即將犧牲柵極線3005和導電側墻3009切斷，形成電 隔離的柵極以及電隔離的接觸部，接著進行替代柵處理，形成柵極。總之，本發(fā)明的各實施例中的各個步驟的順序并不局限于上述實施例所述。在本發(fā)明的第二實施例中，柵極側墻和導電側墻均為“I”型側墻，不同于第一實施例中的“D”型側墻?！癐”型側墻的好處在于，形成的高度與柵堆疊一致。形成I型側墻后，可以不需要平坦化處理，或者也不淀積層間電介質層3013a和3013b，而直接淀積層間電介質層3014，然后在層間電介質層3014中形成上接觸部，則同樣也能夠實現(xiàn)本發(fā)明。本領域普通技術人員知道多種形成I型側墻的方法，在此不詳細描述。同樣，I型側墻也可以適用于第一實施例。如上所述，在根據本發(fā)明的實施例中，在襯底上印制平行柵極線圖案之后，并不是如現(xiàn)有技術中那樣立即利用切斷掩模來實現(xiàn)器件間電隔離，而是首先利用所印制的平行柵極線圖案進行刻蝕，以得到柵極線，并繼續(xù)形成半導體器件結構。之后，繞柵堆疊，具體地，繞柵極側墻，以側墻的形式形成自對準的源/漏接觸部。最后，利用切斷掩模，進行器件間電隔離，例如通過切斷或者氧化等。根據本發(fā)明的實施例，單元器件之間的電隔離(例如，切斷或者氧化)可以在形成導電側墻之后的任何時候進行，最終完成半導體器件結構的前道工藝。即，隔離處理可以在形成導電側墻之后、完成半導體器件結構的金屬互連之前進行。因此，根據本發(fā)明，在最后再切斷或隔離柵極圖案，從而可以使相對柵電極的頂端之間的距離更為緊密。此外，在本發(fā)明中，在形成了柵極側墻以及導電側墻之后，再進行隔離以使各器件之間相互隔離。因此，相鄰單元器件之間的相對端面之間不會存在側墻材料，從而不會如現(xiàn)有技術中那樣出現(xiàn)空洞等缺陷。另外，各器件之間的導電側墻(接觸部)通過切口或隔離部完全斷開，從而實現(xiàn)了各器件之間的良好電絕緣。而且，與現(xiàn)有技術中通過刻蝕接觸孔并以導電材料填充接觸孔來形成接觸部不同，根據本發(fā)明的實施例，以側墻的方式來形成接觸部，避免了常規(guī)技術中形成接觸孔的困難。并且，這種側墻形式的接觸部自對準于源/漏區(qū)，大大簡化了工藝。而根據常規(guī)工藝，則無法以導電側墻的形式來形成這種自對準接觸部。這是因為在常規(guī)工藝中，先形成切口，然后再進行側墻形成工藝。這樣，在形成側墻，特別是在形成導電側墻時，導電材料會進入切口中，從而可能使彼此相對的柵極各自的導電側墻不能完全隔離，并因此使得相應的器件彼此電接觸。此外，本發(fā)明與替代柵工藝相兼容，從而實現(xiàn)多種工藝選擇。另外，在本發(fā)明中，例如可以通過平坦化處理，使得導電側墻(接觸部)與柵極堆疊具有相同的高度。因此，有利于后續(xù)工藝的進行。另外，需要指出的是，在以上描述中，所形成的單元器件為常規(guī)的平面互補金屬氧化物場效應晶體管(CM0SFET)。但是，本領域技術人員應當理解，單元器件也可以形成為非平面的鰭式場效應晶體管(FinFET)，這兩種器件的區(qū)別僅在于有源區(qū)設置的不同以及因此導致的有源區(qū)上柵極設置的不同。盡管以上分別描述了本發(fā)明的不同實施例，但是這并不意味著這些實施例中的有 益措施不能有利地組合使用。在以上的描述中，對于各層的構圖、刻蝕等技術細節(jié)并沒有做出詳細的說明。但是本領域技術人員應當理解，可以通過現(xiàn)有技術中的各種手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結構，本領域技術人員還可以設計出與以上描述的方法并不完全相同的方法。以上參照本發(fā)明的實施例對本發(fā)明予以了說明。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權利要求及其等價物限定。不脫離本發(fā)明的范圍，本領域技術人員可以做出多種替代和修改，這些替代和修改都應落在本發(fā)明的范圍之內。
權利要求
1.一種制作半導體器件結構的方法，包括 在半導體襯底上形成至少一條連續(xù)的柵極線； 繞所述柵極線形成柵極側墻； 在所述柵極線的兩側，在所述半導體襯底中形成源/漏區(qū)； 繞所述柵極側墻的外側形成導電側墻；以及 在預定區(qū)域處，實現(xiàn)器件間電隔離，被隔離的柵極線部分形成相應單元器件的柵極，被隔離的導電側墻部分形成相應單元器件的接觸部。
2.根據權利要求I所述的方法，其中， 通過在預定區(qū)域處切斷所述柵極線和導電側墻，來實現(xiàn)器件間電隔離。
3.根據權利要求I所述的方法，其中，還在預定區(qū)域處切斷柵極側墻。
4.根據權利要求I所述的方法，其中， 通過使所述柵極線和導電側墻在預定區(qū)域處的部分轉變?yōu)榻^緣材料，來實現(xiàn)器件間電隔離。
5.根據權利要求4所述的方法，其中，通過向預定區(qū)域處注入氧，使得所述柵極線和導電側墻在預定區(qū)域處的部分轉變?yōu)檠趸?，來實現(xiàn)器件間電隔離。
6.根據權利要求I所述的方法，其中，利用帶應力的導電材料形成導電側墻。
7.根據權利要求6所述的方法，其中，所述導電側墻包括 提供拉應力的Al、Cr、Zr或其組合；或者 提供壓應力的Al、Ta、Zr或其組合。
8.根據權利要求I所述的方法，其中，在形成導電側墻之后，該方法進一步包括 形成帶應力的層間電介質層。
9.根據權利要求8所述的方法，所述層間電介質層包括 提供拉應力的Al、Cr、Zr的氧化物或其組合；或者 提供壓應力的Al、Ta、Zr的氧化物或其組合。
10.根據權利要求I所述的方法，其中，在形成所述導電側墻之后，以及完成所述半導體器件結構的金屬互連之前，進行器件間電隔離。
11.根據權利要求I所述的方法，其中，在所述導電側墻形成之后且在進行器件間電隔離之前，所述方法進一步包括 將所述柵極線或柵極線與柵極線下的柵介質去除以在所述柵極側墻內側形成開口 ；以及 在所述開口內形成替代柵極線或替代柵極線與柵介質。
12.根據權利要求I所述的方法，其中，形成源/漏區(qū)的步驟進一步包括在源/漏區(qū)進行硅化處理。
13.一種半導體器件結構，包括 半導體襯底； 在半導體襯底上形成的多個單元器件，每一單元器件包括 在所述半導體襯底上形成的柵極； 在所述柵極兩側形成的柵極側墻；以及 在所述柵極側墻的外側形成的導電側墻形式的接觸部，其中，沿柵寬方向相鄰的單元器件各自的柵極、柵極側墻和接觸部由同一柵極線、同一柵極側墻層和同一導電側墻層形成，所述柵極線和導電側墻層在所述相鄰的單元器件之間的預定區(qū)域中包括電隔離部。
14.如權利要求13所述的半導體器件結構，其中， 所述電隔離部包括預定區(qū)域處所述柵極線和導電側墻層中的切口，所述切口中填充有電介質材料。
15.如權利要求14所述的半導體器件結構，其中，所述切口還延伸貫穿所述柵極側墻層。
16.如權利要求13所述的半導體器件結構，其中， 所述電隔離部包括由預定區(qū)域處所述柵極線和導電側墻層的材料轉變而來的絕緣材料。
17.如權利要求16所述的半導體器件結構，其中，所述絕緣材料包括氧化物。
18.如權利要求13所述的半導體器件結構，其中，所述接觸部包括帶應力的導電材料。
19.如權利要求18所述的半導體器件結構，其中，所述帶應力的導電材料括 提供拉應力的Al、Cr、Zr或其組合；或者 提供壓應力的Al、Ta、Zr或其組合。
20.如權利要求13所述的半導體器件結構，還包括 在所述半導體襯底以及單元器件上形成的帶應力的層間電介質層。
21.如權利要求20所述的半導體器件結構，其中，所述層間電介質層包括 提供拉應力的Al、Cr、Zr的氧化物或其組合；或者 提供壓應力的Al、Ta、Zr的氧化物或其組合。
22.根據權利要求13所述的半導體器件結構，其中，所述單元器件包括平面互補金屬氧化物場效應晶體管和/或鰭式場效應晶體管。
全文摘要
本申請公開了一種半導體器件結構及其制作方法。該方法包括在半導體襯底上形成至少一條連續(xù)的柵極線；繞所述柵極線形成柵極側墻；在所述柵極線的兩側，在所述半導體襯底中形成源/漏區(qū)；繞所述柵極側墻的外側形成導電側墻；以及在預定區(qū)域處，實現(xiàn)器件間電隔離，被隔離的柵極線部分形成相應單元器件的柵極，被隔離的導電側墻部分形成相應單元器件的接觸部。本發(fā)明的實施例特別適用于集成電路中接觸部的制造。
文檔編號H01L21/768GK102881634SQ201110198180
公開日2013年1月16日 申請日期2011年7月15日 優(yōu)先權日2011年7月15日
發(fā)明者鐘匯才, 梁擎擎, 尹海洲 申請人:中國科學院微電子研究所