專利名稱：薄膜沉積方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜沉積方法，特別是涉及一種能穩(wěn)定厚度的薄膜沉積方法。
背景技術(shù)：
在超大規(guī)模集成電路器件制造(ULSI)過程中，隨著芯片關(guān)鍵尺寸⑶(CriticalDimension)愈來愈小,尤其當⑶減小至O. 18 μ m或更小時,互連寄生的電阻，電容引起的延遲，串擾和功耗已成為發(fā)展高速、高密度、低功耗和多功能集成電路急需解決的瓶頸問題。這是由于隨著互連層數(shù)及互連線的急劇增加，相對的金屬互連線寬隨之縮小，集成度上升，使得導體互連系統(tǒng)中的電阻及電容所造成的電阻和電容的時間延遲(RC Time Delay)增加，已嚴重的影響了整體電路的操作速度。為了降低互連系統(tǒng)的信號延遲時間，進入O. 18 μ m技術(shù)節(jié)點以后，層間及金屬導線間的電介質(zhì)絕緣層(Inter-Metal-Dielectric ；IMD)已廣泛采用低介電常數(shù)(low-k)的材料(k < 3. O)，來取代傳統(tǒng)的二氧化硅(k = 3. 9) 薄膜，以降低電容方面的延遲。互連金屬線則采用Cu代替Al，采用大馬士革及電鍍等工藝實現(xiàn)銅在溝槽間的填充。用于ULSI的low-k材料不僅要求材料的介電常數(shù)值盡可能低，且同時要求熱穩(wěn)定性好、機械強度大、可靠性高、易于圖形化和刻蝕、同化學機械拋光(CMP)工藝兼容，及適應(yīng)ULSI后段(backend)工藝集成的復雜性。一般地，用于電介質(zhì)的材料，以等離子體增強化學氣相沉積(PECVD)法制備的二氧化硅(SiO2)為主，其介電常數(shù)為3. 9。在進入深亞微米節(jié)點后，需要使用低的介電常數(shù)材料，來配合器件尺寸的縮小，以達到期望的性能。如降低信號延遲、減小功率損耗及相互間的信號干擾。當前，已經(jīng)有許多l(xiāng)ow-k材料被開發(fā)出來，并已經(jīng)廣泛應(yīng)用于半導體集成電路制造領(lǐng)域。美國應(yīng)用材料公司開發(fā)了一種商用化的低介電常數(shù)材料，Black Diamond (SiliconOxycarbide, SiOC,以下簡稱BD)又叫做有機娃酸鹽玻璃,是一種以二氧化娃為基礎(chǔ)的低介電常數(shù)材料，利用在二氧化硅中摻入甲基及氧等低極性分子，采用PECVD沉積而成。等離子體增強化學氣相沉積(PECVD)技術(shù)是在外界射頻電場的激勵下實現(xiàn)電離形成等離子體，使含有薄膜組成的前驅(qū)體發(fā)生化學反應(yīng)，從而實現(xiàn)薄膜材料生長的一種技術(shù)。PECVD方法區(qū)別于其它CVD方法的特點在于等離子體中含有大量高能量的電子，它們可以提供化學氣相沉積過程所需的激活能，因此不像一般的CVD那樣需要提供較高的能量使反應(yīng)進行。電子與氣相分子的碰撞可以促進氣體分子的分解、化合、激發(fā)和電離過程，生成活性很高的各種化學基團，因而顯著降低CVD薄膜沉積的溫度范圍，使得原來需要在高溫下才能進行的CVD過程得以在低溫實現(xiàn)。目前，在12英寸300毫米集成電路制造中，尤其從90納米節(jié)點開始，BD材料已經(jīng)廣泛應(yīng)用在銅互連當中，作為電介質(zhì)隔離層。因此，它在厚度方面的穩(wěn)定性對隨后的雙大馬士革刻蝕工藝，及隨后的銅金屬層填充和最后的銅CMP都有極重要的影響。特別地，維護好晶片間和批次間的厚度及其均勻性，將為接下來其他工藝的進行建立良好基礎(chǔ)。在大規(guī)模制造中，當有一片的厚度由于工藝問題變薄或者變厚，對于下一道的工藝能力都提出了巨大挑戰(zhàn)，往往面臨報廢的局面，以至于造成巨大的成本損失。對BD等的多孔low-k電介質(zhì)薄膜，經(jīng)常出現(xiàn)的問題是每一批產(chǎn)品第一對晶片的厚度變薄效應(yīng)。例如6000 A的厚度在工藝不恰當?shù)那闆r下，會有500 A的偏差，這樣在接下來的雙大馬士革刻蝕中，可能會對下層的阻擋層產(chǎn)生過刻蝕，甚至可能導致VBD(電壓穿通)等可靠性問題。明顯地，PECVD制備的電介質(zhì)薄膜厚度和很多因素相關(guān)，諸如腔體壓力、氣體流量、腔體溫度、沉積時間等是最主要的沉積參數(shù)；另外，腔體空閑過久和不合適的熱機(season)過程也會造成厚度偏離正常數(shù)值。然而，由于腔體沉積參數(shù)相對穩(wěn)定，不會造成厚度有較大變化，因此，可能的原因在于腔體沉積的條件有些微變化。對于PECVD而言，在每批晶片傳送到腔體及沉積薄膜之前，在工藝腔體內(nèi)部會執(zhí)行一個熱機(season)過程，包括清除腔體上面已沉積的薄膜以降低顆粒對下一片的污染風險，及接下來對腔體的鈍化過程，即在腔體上沉積上一層薄膜。它的好處是使腔體可以處在一個與正常沉積相同或接近一樣的環(huán)境，這樣便不會受到由于腔體閑置較久如因為機臺維護或其他故障等，對接下來晶片沉積的厚度或顆粒污染產(chǎn)生不利影響。正常地，像一般的常規(guī)電介質(zhì)薄膜，諸如二氧化硅、氮化硅、氮氧化硅、氟硅酸鹽玻璃等，即使在腔體閑置較久，然而經(jīng)過一個熱機程序后，第一對晶片也會較少受到厚度變薄或變厚效應(yīng)的影響。以兩腔室兩晶片裝載臺(load-port)沉積設(shè)備為例，典型設(shè)備是應(yīng)用材料公司 的PECVD系統(tǒng)。有兩種最常見的導致腔室閑置的原因。因為僅有一個傳送腔體(bufferchamber)，晶片能否傳送進沉積腔體中受到傳送腔室的制約，這會造成沉積腔體在熱機工藝之后有一個相當長的等待時間，這是第一種影響因素；對于兩腔室或多腔室系統(tǒng)，在采取順序(Serial sequence)沉積的模式下，當?shù)谝慌瑑H使用其中一個腔體時，另一腔體此時將處于空閑狀態(tài)。當下一批次晶片需要在兩個腔體中共同沉積時，這兩個腔體都會執(zhí)行熱機程序，進行清洗和鈍化工藝。然而，當熱機程序完成后，如果第一個腔體上一批次晶片此時仍尚未完成，將導致第二腔體處于較長時間的閑置和等待狀態(tài)，這是另外一種典型的影響因素。當腔體處于長時間的空閑時間時，會導致腔體沉積速率大大降低，進而導致制備的薄膜厚度變低。如附圖I是在腔體空閑與無空閑狀態(tài)下low-k BD薄膜沉積速率的對比示意圖，明顯地，當空閑時間愈長，沉積速率愈低，從而沉積厚度迅速下降。這就是為什么第一對晶片厚度隨空閑時間變低的原因所在。因此，消除第一對厚度變薄問題的關(guān)鍵所在即是降低晶片沉積前的等待時間，晶片可以在熱機程序執(zhí)行完后直接進行沉積步驟。解決此問題的常規(guī)方法是在腔體無空閑狀況下持續(xù)進行下一批次晶片的沉積，或者增加熱機頻率，這對跑貨時機有嚴格的要求。進而，造成了人力資本的浪費，亦很難實現(xiàn)設(shè)備自動化，產(chǎn)能大大降低。特別地，對于采用PECVD工藝制備的low-k(Black Diamond,BD)薄膜，在沉積過程中存在第一對晶片厚度變薄問題，這主要是由于沉積速率相比正常晶片有相當程度的降低所致，這會給后續(xù)的電介質(zhì)刻蝕、銅電鍍及CMP帶來致命的影響，導致器件可靠性問題。

發(fā)明內(nèi)容
有鑒于此，針對PECVD方法沉積的low-k薄膜第一對厚度變薄效應(yīng)問題，本發(fā)明提出了一種有效的薄膜厚度穩(wěn)定和控制方法。本發(fā)明提供了一種薄膜沉積方法，包括對第一沉積腔體熱機；對第二沉積腔體熱機；在第一沉積腔體內(nèi)沉積薄膜，對第一沉積腔體清洗；在第二沉積腔體內(nèi)沉積薄膜，對第二沉積腔體清洗；其特征在于，對第二沉積腔體熱機的步驟與對第一沉積腔體熱機的步驟之間具有一定的時間間隔。其中，所述時間間隔為從裝載臺傳送開始算起至第一和第二腔體分別執(zhí)行完沉積及清洗所需總時間的差值。其中，所述時間間隔也可以是依照具體的工藝步驟或晶片執(zhí)行過程選取的其他任何恰當?shù)臅r間間隔，只要確保第二沉積腔體不會出現(xiàn)影響厚度的空閑即可。其中，所述第一和/或第二腔體為PECVD腔體。 其中還包括對第三沉積腔體熱機的步驟，對第三沉積腔熱機的步驟與對第一沉積腔體熱機的步驟之間具有的時間間隔等于或不等于對第二沉積腔體熱機的步驟與對第一沉積腔體熱機的步驟之間具有的時間間隔。本發(fā)明還提供了一種半導體器件制造方法，包括在半導體結(jié)構(gòu)上沉積刻蝕阻擋層；采用前述的薄膜沉積方法，在刻蝕阻擋層上沉積電介質(zhì)絕緣層；在電介質(zhì)絕緣層上沉積覆層。其中，所述刻蝕阻擋層材料為SiN或NDC或N-Blok ( :Nitrogen Doped Carbide)或其他能夠用于阻擋層的電介質(zhì)材料。其中，所述電介質(zhì)絕緣層材料為低介電常數(shù)材料。所述低介電常數(shù)材料包括氟硅玻璃(FSG)、BD或SiOC(Carbon Doped Oxide)或其他摻碳的低介電常數(shù)材料。其中，所述SiOC采用OMCTS或TMCTS或其他碳基前驅(qū)體制備。其中，所述覆層材料為不摻雜的SiO2或摻雜的Si02。其中，所述覆層材料采用TEOS, SiH4或含相應(yīng)摻雜元素的前驅(qū)體制備。其中，所述沉積方式采用PECVD制備。依照本發(fā)明的穩(wěn)定薄膜厚度的方法，既可以針對低k材料也可以應(yīng)用于其他薄膜材料，均能良好解決沉積過程中每批次產(chǎn)品的第一對晶片上薄膜厚度變薄或者變厚的問題。此外，本發(fā)明的薄膜厚度穩(wěn)定和控制方法在不增加熱機晶片的情況下，大大節(jié)省了人力因素的影響，實現(xiàn)了自動化，并且最重要的，受影響的晶片不再需要報廢，提升了產(chǎn)品的良率。本發(fā)明所述目的，以及在此未列出的其他目的，在本申請獨立權(quán)利要求的范圍內(nèi)得以滿足。本發(fā)明的實施例限定在獨立權(quán)利要求中，具體特征限定在其從屬權(quán)利要求中。


以下參照附圖來詳細說明本發(fā)明的技術(shù)方案，其中圖I在腔體空閑與無空閑狀態(tài)下，low-k BD薄膜沉積速率隨時間的變化示意圖；圖2為用于后段銅互連電介質(zhì)薄膜三明治結(jié)構(gòu)；圖3為傳統(tǒng)的PECVD熱機工藝流程示意圖；圖4為本發(fā)明的分時PECVD熱機工藝流程示意圖；以及圖5為本發(fā)明的另一分時PECVD熱機工藝流程示意圖。
具體實施例方式以下參照附圖并結(jié)合示意性的實施例來詳細說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了一種薄膜厚度穩(wěn)定和控制方法。需要指出的是，類似的附圖標記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或工藝步驟。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或工藝步驟的空間、次序或?qū)蛹夑P(guān)系。圖2示出了在已形成后段銅工藝半導體結(jié)構(gòu)上，進行PECVD low_k薄膜沉積的三明治結(jié)構(gòu)。在已經(jīng)形成基本半導體CMOS結(jié)構(gòu)I情況下，進入后段銅工藝，按標準工藝，首先采用PECVD工藝在基本結(jié)構(gòu)I上沉積一層刻蝕阻擋層2，其材質(zhì)例如為氮化硅(SIN)或者摻N的碳化硅(NDC)或N-BLOK等低k電介質(zhì)薄膜，用于隨后大馬士革工藝的刻蝕停止層；接下來在刻蝕阻擋層2上通過PECVD沉積低k介質(zhì)薄膜，用于金屬線間及同層金屬間的電介質(zhì)絕緣層3，其材質(zhì)例如為摻F的SiO2也即氟硅玻璃(FSG)，或是SiOC、Black Diamond等 低k電介質(zhì)材料，其中SiOC可用八甲基環(huán)四硅氧烷(OMCTS)或四甲基環(huán)四硅氧烷(TMCTS)或其他含碳的前驅(qū)體制備。隨后，根據(jù)不同的工藝要求沉積一層覆層4，其材質(zhì)為不摻雜的SiO2或摻雜的Si02。例如可采用TEOS、SiH4或含相應(yīng)摻雜元素的前驅(qū)體制備，用于阻擋水氣、雜質(zhì)及改善厚度均勻性。這三層便是很典型的MD互連三明治結(jié)構(gòu)，如圖2所示。由于應(yīng)用材料PECVD low-k BD電介質(zhì)薄膜已經(jīng)商用化多年，其沉積參數(shù)，制備條件等非常成熟，本發(fā)明對此不再作進一步說明。對于用到的電介質(zhì)薄膜視工藝節(jié)點及生產(chǎn)商的需要而定，本發(fā)明不作限定。本發(fā)明的特點在于提供一種解決第一對薄膜厚度偏離目標值的方法，不依賴于何種PECVD制備的薄膜，因此刻蝕阻擋層2、電介質(zhì)絕緣層3以及覆層4的材質(zhì)和沉積方法并不限于上述具體限定，而是應(yīng)當包括所有合適的電介質(zhì)材料和沉積工藝。在圖2的三明治結(jié)構(gòu)中，以中間層low-k BD電介質(zhì)薄膜制備作為實例來說明本發(fā)明?？紤]最常使用的兩晶片裝載臺(load-port)及兩腔體設(shè)備，記為腔體A和腔體B。當兩腔體都處于空閑狀態(tài)，此時放上一批晶片。由于兩個腔體空閑很久，將會執(zhí)行一個熱機(Season)過程。如果是常規(guī)的熱機程序，如圖3流程圖所示步驟31為腔體A和腔體B熱機，也即腔體A和腔體B —同執(zhí)行熱機過程；步驟32為預處理，具體而言為對腔體抽真空或通入稀有氣體，或者預干燥、預清潔等起穩(wěn)定腔體條件的作用；步驟33，中間處理，例如通入反應(yīng)氣體、打開射頻功率等反應(yīng)前的步驟；步驟34，沉積或清洗，在腔體中沉積薄膜以及沉積之后清洗腔體；步驟35，后處理，例如關(guān)閉射頻功率及反應(yīng)氣體等；步驟36，退出晶片。按照順序，腔體A與B基本上將同時執(zhí)行完步驟31這一熱機程序，執(zhí)行時間主要取決于清洗及鈍化所需時間，取決于具體的工藝。然而，在順序(Serial)沉積過程下，晶片將首先進入第一個腔體，而此時第二個腔體將處于等待接收晶片的狀態(tài)，這是因為傳送腔體一次只能將晶片送入一個沉積腔體。這便導致了第二個腔體相當長時間的空閑，進而使得接下來的沉積速率降低，影響第一對沉積厚度，最終使得第一對的沉積速率變低，進而厚度變薄，偏離目標值。(第一實施例)有鑒于此，本發(fā)明針對此狀況增加了分時步驟，只要計算好傳送腔體所需時間及第二個腔體熱機或者清洗所需時間，即能避免第二個腔體較長時間的等待狀態(tài)，使得晶片的沉積速率不受空閑時間的影響。本發(fā)明做了進一步改進，以避免第一對晶片的薄膜厚度變薄，提高器件的可靠性以及產(chǎn)品良率。本發(fā)明采用的熱機工藝流程圖如圖4所示。具體地，首先是步驟41，腔體A熱機，也即腔體A開始熱機過程，包括清除腔體上面已沉積的薄膜以降低顆粒對下一片的污染風險，及接下來對腔體的鈍化過程，即在腔體上沉積上一層薄膜。其次，步驟42，腔體B熱機，也即腔體B開始熱機過程，其中步驟42在步驟41之后，間隔、延遲一定的時間間隔T，時間差T可以是從裝載臺傳送晶片開始算起，至兩腔體分別執(zhí)行完沉積及清洗所需總時間的差值，也即從裝載臺傳送到第二腔體B、沉積然后加上第二腔體B清洗所需的總時間與從裝載臺傳送到第一腔體A、沉積然后加上第一腔體A清洗所需的總時間的差值。除此之外，時間差T也可以是依照具體的工藝步驟或晶片執(zhí)行過程選取的其他任何恰當?shù)臅r間間隔，只要能確保腔體B不會出現(xiàn)必要的空閑，換言之，只要能確保腔體B內(nèi)的第一對晶片厚度不會減薄。例如，當在下述步驟43至47中還穿插有其他步 驟時，時間間隔T將在此基礎(chǔ)上加上所增加的步驟的耗時。隨后依次進行步驟43的預處理、步驟44的中間處理、步驟45的沉積或清洗、步驟46的后處理、步驟47的退出晶片。步驟43至47是按照各自腔體的當前狀態(tài)而順序執(zhí)行的，參見附圖4，也即各自包括分別在AB腔體內(nèi)進行的各個步驟，其中某步驟A表示在腔體A內(nèi)進行，而某步驟B表示在腔體B內(nèi)進行。換言之，腔體A的預處理步驟不必完全等待腔體B的穩(wěn)定步驟完成之后才開始進行，而是可以同時交錯進行，只要腔體A的穩(wěn)定步驟已完成。測試表明，第一對沉積速率穩(wěn)定在正常情況，如圖I中無空閑時的沉積速率曲線所示。由此，考慮了從裝載臺傳送到腔體及沉積后腔體清洗所需的時間差，計為T(秒)，在腔體A執(zhí)行熱機程序基礎(chǔ)上，使腔體B延遲執(zhí)行T秒，將會避免傳統(tǒng)熱機菜單執(zhí)行上遇到的問題。這樣，腔體B的空閑時間可以降低到最低值。(第二實施例)實施例一所針對的是雙腔沉積系統(tǒng)，除此之外，業(yè)界采用的多腔(例如三腔、四腔或更多腔)沉積系統(tǒng)也能應(yīng)用本發(fā)明的薄膜厚度控制方法。具體地可參見圖5。首先步驟51，第一腔體穩(wěn)定，也即第一腔體開始熱機過程。其次，步驟52，在步驟51之后延遲第一時間間隔Tl秒，第二腔體穩(wěn)定，其中Tl由從裝載臺傳送到腔體及沉積后腔體清洗所需的時間差決定，也即第二腔體與第一腔體的裝送晶片、清洗的時間差。再次，步驟53，在步驟51之后延遲第二時間間隔T2秒，第三腔體穩(wěn)定，T2為第三腔體與第一腔體的裝送晶片、清洗的時間差。T2可以與Tl相同，也可以不同，依照具體的腔體熱機處理需要而確定。隨后依次進行步驟54的預處理、步驟55的中間處理、步驟56的沉積或清洗、步驟57的后處理、步驟58的退出晶片。與實施例I類似地，實施例2以某步驟ABC來表示在三個不同腔體內(nèi)進行的處理步驟。
類似地，還可以在實施例二基礎(chǔ)上進一步推理、修改得出四腔或更多腔體的沉積系統(tǒng)的薄膜厚度控制方法。依照本發(fā)明的穩(wěn)定薄膜厚度的方法，既可以針對低k材料也可以應(yīng)用于其他薄膜材料，均能良好解決沉積過程中每批次產(chǎn)品的第一對晶片上薄膜厚度變薄或者變厚的問題。此外，本發(fā)明的薄膜厚度穩(wěn)定和控制方法在不增加熱機晶片的情況下，大大節(jié)省了人力因素的影響，實現(xiàn)了自動化，并且最重要的，受影響的晶片不再需要報廢，提升了產(chǎn)品的良率。盡管已參照一個或多個示例性實施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需脫離本發(fā)明范圍而對工藝流程做出各種合適的改變和等價方式。此外，由所公開的教導可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實現(xiàn)本發(fā)明的最佳實施方式而公開的特定實施例，而所公開的器件結(jié)構(gòu)
及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實施例。
權(quán)利要求
1.一種薄膜沉積方法，包括 對第一沉積腔體熱機； 對第二沉積腔體熱機； 在第一沉積腔體內(nèi)沉積薄膜，對第一沉積腔體執(zhí)行清洗處理(Clean)； 在第二沉積腔體內(nèi)沉積薄膜，對第二沉積腔體執(zhí)行清洗處理(Clean)； 其特征在于，對第二沉積腔體熱機的步驟與對第一沉積腔體熱機的步驟之間具有一定的時間間隔。
2.如權(quán)利要求I的薄膜沉積方法，其中，所述時間間隔為從裝載臺傳送開始算起至第一和第二腔體分別執(zhí)行完沉積及清洗所需總時間的差值。
3.如權(quán)利要求I的薄膜沉積方法，時間差也可以是依照具體的工藝步驟或晶片執(zhí)行過程選取的其他任何恰當?shù)臅r間間隔，只要確保第二沉積腔體不會出現(xiàn)影響厚度的空閑即可。
4.如權(quán)利要求I的薄膜沉積方法，其中，所述第一和/或第二腔體為PECVD腔體。
5.如權(quán)利要求I的薄膜沉積方法，其中還包括對第三沉積腔體熱機的步驟，對第三沉積腔熱機的步驟與對第一沉積腔體熱機的步驟之間具有的時間間隔等于或不等于對第二沉積腔體熱機的步驟與對第一沉積腔體熱機的步驟之間具有的時間間隔。
6.一種半導體器件制造方法，包括 在半導體結(jié)構(gòu)上沉積刻蝕阻擋層； 采用如權(quán)利要求I所述的薄膜沉積方法，在刻蝕阻擋層上沉積電介質(zhì)絕緣層； 在電介質(zhì)絕緣層上沉積覆層。
7.如權(quán)利要求6的半導體器件制造方法，其中，所述刻蝕阻擋層材料為SiN、NDC或N-Blok( Nitrogen Doped Carbide)或其他能夠用于阻擋層的電介質(zhì)材料。
8.如權(quán)利要求6的半導體器件制造方法，其中，所述電介質(zhì)絕緣層材料為低介電常數(shù)材料。
9.如權(quán)利要求8的半導體器件制造方法，其中，所述低介電材料包括氟硅玻璃(FSG)、BD或SiOC(Carbon Doped Oxide)或其他摻碳的低介電常數(shù)材料。
10.如權(quán)利要求9的半導體器件制造方法，其中，所述SiOC采用OMCTS、TMCTS或其他碳基前驅(qū)體制備。
11.如權(quán)利要求6的半導體器件制造方法，其中，所述覆層材料為不摻雜的SiO2或摻雜的 SiO2。
12.如權(quán)利要求11的半導體器件制造方法，其中，所述覆層材料采用TE0S、SiH4或含相應(yīng)摻雜元素的前驅(qū)體制備。
13.如權(quán)利要求6至12任一項所述的半導體器件制造方法，其中，所述沉積方式為采用PECVD制備。
全文摘要
本發(fā)明提供了一種薄膜沉積方法，包括對第一沉積腔體熱機；對第二沉積腔體熱機；對第一沉積腔體預處理，在第一沉積腔體內(nèi)沉積薄膜，對第一沉積腔體清洗(Clean)、后處理并退出晶片；對第二沉積腔體預處理，在第二沉積腔體內(nèi)沉積薄膜，對第二沉積腔體清洗(Clean)、后處理并退出晶片；其特征在于，對第二沉積腔體熱機的步驟與對第一沉積腔體熱機的步驟之間具有一定的時間間隔。依照本發(fā)明的穩(wěn)定薄膜厚度的方法，能良好解決沉積過程中每批次產(chǎn)品的第一對晶片上薄膜厚度變薄或者變厚的問題。此外，本發(fā)明在不增加熱機晶片的情況下，大大節(jié)省了人力因素的影響，實現(xiàn)了自動化；并且，受影響的晶片不再需要報廢，提升了產(chǎn)品的良率。
文檔編號H01L21/31GK102877041SQ201110197889
公開日2013年1月16日 申請日期2011年7月14日 優(yōu)先權(quán)日2011年7月14日
發(fā)明者孟令款 申請人:中國科學院微電子研究所