專利名稱：散熱型電子封裝結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種散熱型電子封裝結(jié)構(gòu)，特別關(guān)于一種具高散熱能力的散熱型電子封裝結(jié)構(gòu)。
背景技術(shù)：
對半導(dǎo)體產(chǎn)品性能上的不斷要求導(dǎo)致更高的操作頻率及更大的功率消耗。因此， 這些半導(dǎo)體產(chǎn)品需要具有高熱傳導(dǎo)效率，以能有效率地散熱，降低互連接點(diǎn)溫度的電子封裝結(jié)構(gòu)。在該類型半導(dǎo)體中，液晶顯示器(LCD)的驅(qū)動(dòng)半導(dǎo)體裝置即為其中一例。而另一種使用基板作為芯片載具(chip carrier)的高功率封裝結(jié)構(gòu)相同的也需要高熱傳導(dǎo)效率的熱傳導(dǎo)方式。圖1顯示一種被稱為微細(xì)間距球格陣列(fine pitch ball grid array ；FBGA)封裝結(jié)構(gòu)的典型高功率封裝結(jié)構(gòu)。FBGA封裝結(jié)構(gòu)10包含一芯片11和一基板14?；?4可以為硬質(zhì)或軟性印刷電路板。芯片11以黏晶材料15(例如黏著膜)固定在基板14上。金屬線13連接芯片11的主動(dòng)面與基板14。封裝材料12覆蓋芯片11、基板14和金屬線13， 以保護(hù)芯片11與金屬線13免于受到破壞。焊球16設(shè)置于基板14上，作為FBGA封裝結(jié)構(gòu) 10的輸出入端子(input/output terminals)。隨著設(shè)置在芯片11的有限面積上的電路的密集化，將產(chǎn)生更多的熱，使FBGA封裝結(jié)構(gòu)10遭受散熱不良的問題。再者，封裝材料12包括環(huán)氧樹脂(印oxy resin)，其具有不良的熱傳導(dǎo)性，因此容易將熱累積在FBGA封裝結(jié)構(gòu) 10內(nèi)。一般來說，基板14的絕緣層為高分子材料制作而成，而高分子材料也有不良的熱傳導(dǎo)性的問題，于是該結(jié)構(gòu)累積的熱能不容易從絕緣層傳導(dǎo)到FBGA封裝結(jié)構(gòu)10外。另外，新一代的三維集成電路和組件構(gòu)裝為目前封裝的趨勢。此類裝置的構(gòu)裝是關(guān)于一種堆棧二個(gè)或多個(gè)集成電路，以獲得三維芯片堆棧的制造方法，而該制造方法需在各迭層間利用穿透硅通孔(through silicon vias ;TSVs)，來形成垂直電性連接。所謂穿透硅通孔是蝕穿(etch through)硅晶圓和以金屬材料填充其中所形成的垂直連接結(jié)構(gòu)。以 TSVs以作為三維連接的方法可在三維層間大量增加傳導(dǎo)路徑。圖2顯示使用TSVs的三維集成電路封裝結(jié)構(gòu)。三維集成電路封裝結(jié)構(gòu)20包含多個(gè)集成電路芯片(211和212)、TSVs031和232)和一基板M。TSVs 031和232)貫穿集成電路芯片(211和212)。多個(gè)微凸塊(micro bumps)或軟金屬覆蓋物(soft metal caps) 233 個(gè)別地形成在TSVs 031和23 的表面。多個(gè)微凸塊233用于電性連接彼此間的集成電路芯片(211和212)，以及連接基板M和與其相鄰的TSVs 031和232)。黏膠25將集成電路芯片Qll和212)接合一起，并將集成電路芯片Oll和212)固定在基板M上。封裝材料 22覆蓋集成電路芯片Qll和212)和基板24。數(shù)個(gè)被動(dòng)集成電路芯片241嵌在基板對內(nèi)， 多個(gè)輸出端點(diǎn)(terminals)或電極(electrodes) 242設(shè)置在基板M的下表面，以做為對外輸出電性之用。在傳統(tǒng)的三維集成電路封裝結(jié)構(gòu)20中，許多集成電路芯片Oll和212)被放入同一封裝體內(nèi)。各芯片Oll或21 產(chǎn)生的熱能，累積在封裝體內(nèi)，無法有效地經(jīng)由封裝材料22或基板M逸散至外部。為去除傳統(tǒng)封裝結(jié)構(gòu)既有缺點(diǎn)，因此，需要新的材料與方法，來增進(jìn)封裝結(jié)構(gòu)的熱傳導(dǎo)效能。

發(fā)明內(nèi)容
本發(fā)明的一方面提供一散熱型電子封裝結(jié)構(gòu)。特別是指一種混合納米碳球的絕緣樹脂材料使用在電子構(gòu)裝中，以增進(jìn)散熱效能。由于納米碳球會(huì)將熱能轉(zhuǎn)化成以紅外線輻射的方式來傳輸與散逸，混合納米碳球的材料可有效率地進(jìn)行散熱，因此能降低電子封裝結(jié)構(gòu)的操作溫度。鑒于前述，本發(fā)明揭示一種散熱型電子封裝結(jié)構(gòu)，其包含一芯片、一基板、一黏膠和一封膠材。黏膠或/及封膠材混合有多個(gè)納米碳球，該基板包含一絕緣層和一線路層，線路層形成于絕緣層上。芯片通過黏膠設(shè)置于基板上，且芯片電性連接于線路層，而封膠材密封該芯片和基板。本發(fā)明更揭露一種散熱型電子封裝結(jié)構(gòu)，其包含多個(gè)芯片、一基板、一第一黏膠、 多個(gè)第二黏膠和一封膠材。第一黏膠、多個(gè)第二黏膠或封膠材可混合有多個(gè)納米碳球。該基板包含一絕緣層和一線路層，而線路層形成于該絕緣層上。這些芯片中之一通過第一黏膠至基板。其它的芯片則利用第二黏膠垂直堆棧一起。多個(gè)芯片電性連接線路層。而封膠材則覆蓋這些芯片和基板。本發(fā)明另揭露一種晶圓級芯片尺寸封裝結(jié)構(gòu)，其包含一芯片、多個(gè)焊墊、多個(gè)重分布焊墊、一重配線金屬層、一樹脂材料和多個(gè)納米碳球。重配線金屬層用以將多個(gè)焊墊重新分配成重分布焊墊。樹脂材料覆蓋于芯片上，其中，多個(gè)納米碳球可混合于樹脂材料內(nèi)，以達(dá)到紅外線輻射散熱的效果。上文已相當(dāng)廣泛地概述本揭露的技術(shù)特征及優(yōu)點(diǎn)，以使下文的本揭露詳細(xì)描述得以獲得較佳了解。構(gòu)成本揭露的權(quán)利要求標(biāo)的的其它技術(shù)特征及優(yōu)點(diǎn)將描述于下文。本揭露所屬技術(shù)領(lǐng)域中具有通常知識者應(yīng)了解，可相當(dāng)容易地利用下文揭示的概念與特定實(shí)施例可作為修改或設(shè)計(jì)其它結(jié)構(gòu)或制程而實(shí)現(xiàn)與本揭露相同的目的。本揭露所屬技術(shù)領(lǐng)域中具有通常知識者亦應(yīng)了解，這類等效建構(gòu)無法脫離后附的權(quán)利要求所界定的本揭露的精神和范圍。


圖1顯示一傳統(tǒng)FBGA封裝結(jié)構(gòu)的截面圖；圖2顯示使用TSVs的傳統(tǒng)三維集成電路封裝結(jié)構(gòu)；圖3是本發(fā)明一實(shí)施例的FBGA封裝結(jié)構(gòu)的截面示意圖；圖4顯示本發(fā)明一實(shí)施例的基板型封裝結(jié)構(gòu)的截面示意圖；圖5顯示本發(fā)明一實(shí)施例的覆晶球格陣列封裝結(jié)構(gòu)的截面示意圖；圖6顯示本發(fā)明一實(shí)施例的使用薄膜覆蓋焊線膠材的多芯片封裝結(jié)構(gòu)的截面示意圖；圖7顯示本發(fā)明一實(shí)施例的使用穿透硅通孔的三維集成電路封裝結(jié)構(gòu)的截面示意圖；圖8顯示本發(fā)明一實(shí)施例的覆晶球格陣列封裝結(jié)構(gòu)的截面示意圖9至12是截面圖，其是根據(jù)本發(fā)明一實(shí)施例，顯示在晶圓級芯片尺寸封裝制程中，使用混合納米碳球的黏膠的步驟；及圖13顯示本發(fā)明一實(shí)施例的散熱型WXSP電子封裝結(jié)構(gòu)的截面示意圖。
具體實(shí)施例方式本發(fā)明關(guān)于將納米碳球(carbon nanocapsules ；CNC)應(yīng)用在半導(dǎo)體封裝結(jié)構(gòu)中， 以讓半導(dǎo)體封裝結(jié)構(gòu)具有加強(qiáng)散熱特性。特而言之，一絕緣材料或樹脂混合多個(gè)納米碳球， 并使用在電子封裝的應(yīng)用上，藉此達(dá)到改進(jìn)半導(dǎo)體芯片的散熱的目的。此混合材料或樹脂可直接或間接與半導(dǎo)體芯片接觸，藉其改善熱傳導(dǎo)或熱散逸(heat dissipation)的效率。在半導(dǎo)體封裝構(gòu)造中，混合材料可應(yīng)用的部分，例如有覆晶底膠層、無流動(dòng)底部密封 (non-flow underfill)層、芯片封膠體、芯片披覆(chip coating)層、黍占晶膠(die-attach adhesives)、不導(dǎo)電月交 / 月莫(non-conductive paste/film)、導(dǎo)電月交 / 月莫(non-conductive paste/film)或薄膜覆蓋焊線(film over wire ；FOff)膠材等等。在混合材料中的納米碳球具有將熱能轉(zhuǎn)化成以紅外線輻射的方式來傳輸與散逸的特性，而此種特性對電子產(chǎn)品封裝而言，是理想的散熱方式。在一些實(shí)施例中，納米碳球的表面可進(jìn)一步被處理，以確保他們是電性絕緣，避免使用時(shí)產(chǎn)生寄生效應(yīng)(parasitic effect)或電性短路情形。再者，并可使該納米碳球粒子與原料樹脂間的接觸面具有良好的界面黏著力(interfacial adhesion)，因此使用于半導(dǎo)體封裝中將更能進(jìn)一步的提升原有封裝結(jié)構(gòu)的散熱效率。在混合材料中的納米碳球的尺寸可介于1納米至100納米。納米碳球可具有大約 30納米的平均直徑。有兩種的納米碳球中空和填充金屬(metal filled)。在混合材料中的納米碳球包含中空納米碳球、填充金屬納米碳球或兩者。填充金屬納米碳球可填充金屬、 金屬氧化物(metal oxides)、金屬碳化物(metal carbides)或合金。在一些實(shí)施例中，在混合材料中的納米碳球可經(jīng)處理，以使其具電絕緣層。在一些實(shí)施例中，納米碳球的表面可進(jìn)一步被處理，以使其與樹脂間有良好的界面黏著性 (interfacial adhesion)0因此，前述的混合材料適合與在半導(dǎo)體封裝內(nèi)的一具功能的硅晶粒直接接觸。與利用傳統(tǒng)熱傳導(dǎo)與熱對流散熱的半導(dǎo)體封裝結(jié)構(gòu)比較，利用紅外線輻射方式來傳輸與散逸硅芯片的熱能，能更有效率地移除熱能，降低芯片的溫度。此混合材料的應(yīng)用包含封膠體、 覆晶底膠和被覆層(coatings)。前述的混合材料也適合使用在將晶粒黏著在基板(硬質(zhì)或軟性)或使用在晶粒堆棧上等不同晶粒黏著運(yùn)用。這些黏膠包含一般在本領(lǐng)域中熟知者，例如網(wǎng)￡口黍占晶膠(screen-on die attach paste)、黍占晶薄膜(die attachment film ； DAF)、薄膜覆蓋焊線(film over wire ；FOff)膠材和不導(dǎo)電膠(non-conducting paste ； NCP)。圖3是本發(fā)明其一實(shí)施例的一 FBGA封裝結(jié)構(gòu)的截面示意圖。FBGA封裝結(jié)構(gòu)30包含一芯片31和一基板34。基板34可為硬質(zhì)或軟性印刷電路板，并具有一開口 341。芯片31利用黏晶材料35，以其主動(dòng)面311面向基板34的方式，固定在基板；34上，其中該黏晶材料35可為黏著膜(adhesive film)或黏著劑(adhesive paste) 或B-stage黏晶膠材。多條金屬線33穿過開口 341電性連接芯片31與基板34。封膠32包覆芯片31、基板34和金屬線33，藉此保護(hù)芯片31與金屬線33，以避免損壞。焊球36設(shè)置于基板；34的下表面，作為FBGA封裝結(jié)構(gòu)30的輸出入端(input/output terminals)。封膠32和黏晶材料35與多個(gè)納米碳球38混合。因此，芯片31所產(chǎn)生的熱，除傳統(tǒng)常見的熱傳導(dǎo)與熱對流的散熱方式外，更可利用紅外線輻射的方式，散逸至FBGA封裝結(jié)構(gòu)30之外。 即，納米碳球38可幫助移除TOGA封裝結(jié)構(gòu)30內(nèi)的積熱。盡管在本實(shí)施例中納米碳球38 是混合在封膠32和黏晶材料35兩者內(nèi)，但在其它實(shí)施例中，納米碳球38可單獨(dú)混合在封膠32或單獨(dú)混合在黏晶材料35內(nèi)。如圖4所示，以基板型(substrate-based)封裝結(jié)構(gòu)40包含一芯片41和一基板 44。芯片41利用黏晶材料45固定在基板44上，其中該黏晶材料45可為黏著膜(adhesive film)或黏著劑(adhesive paste)或B-stage黏晶膠材。一被覆層49覆蓋在芯片41的主動(dòng)面上。封膠42覆蓋芯片41、基板44和金屬線43，藉以保護(hù)芯片41與金屬線43避免損壞。封膠42和被覆層49與納米碳球48混合。于本實(shí)施例中，該納米碳球48混合在封膠 42、黏晶材料45及/或被覆層49，如此芯片41所產(chǎn)生的熱可透過納米碳球48有效地以紅外線輻射的方式散逸。圖5顯示本發(fā)明一實(shí)施例的覆晶球格陣列(flip chip BGA)封裝結(jié)構(gòu)的截面示意圖。覆晶球格陣列封裝結(jié)構(gòu)50包含一芯片51、一不導(dǎo)電膠(non-conductive paste ； NCP) 55(或底膠(underfill))、和一基板M。該基板M包含一絕緣層541和一線路層 (wiring layer) 或銅箔(copper foil))，其中線路層542形成于絕緣層541上。芯片 51以覆晶接合于基板M上。多個(gè)凸塊(bumps) 57形成在芯片51上，并連接基板M的線路層M2。不導(dǎo)電膠55可完全填充芯片51和基板M之間的間隙，并將芯片51固定在基板討上。封膠52覆蓋芯片51、基板M和凸塊57。封膠52保護(hù)芯片51，以避免其受到損壞。焊球56設(shè)置于基板M的下表面，以作為覆晶球格陣列封裝結(jié)構(gòu)50的輸出入端(input/ output terminals)。其中，納米碳球58混合在不導(dǎo)電膠55及/或封膠52內(nèi)，如此芯片51 所產(chǎn)生的熱可通過納米碳球58有效地以紅外線輻射的方式散逸。圖6顯示本發(fā)明一實(shí)施例的使用薄膜覆蓋焊線膠材(film over wire ；FOff)的多芯片封裝結(jié)構(gòu)(multi-chip package)的截面示意圖。多芯片封裝結(jié)構(gòu)60包含多個(gè)集成電路芯片61、復(fù)數(shù)層FOW膜652和一基板64。黏膠651接合最底層的芯片61和基板64。封膠62覆蓋芯片61和一部分的基板64。端接點(diǎn)(terminals)或電極(electrodes) 642設(shè)置于基板64的下表面。線路層643設(shè)置于基板64的上表面。柱狀凸塊(stud bumps)67形成在線路層643上。金屬線63連接基板64上的柱狀凸塊67和芯片61的主動(dòng)面。其一較佳的做法為該金屬線的第一端先于基板上形成一柱狀凸塊67后使其第二端形成于芯片61 的主動(dòng)面上，就是所謂的逆焊線(Reverse Bonding) 0FOW膜652用于包覆金屬線63連接在芯片61上的部分，其中FOW膜652可對金屬線63提供額外的支撐，以保護(hù)金屬線63避免損壞或造成短路。又，F(xiàn)OW膜652可幫助相同或相似大小的兩鄰近且垂直堆棧的芯片61間的黏合。當(dāng)相同或相似大小的兩芯片61垂直堆棧(即，一芯片在另一芯片的上面)時(shí)，因位在下方芯片上焊墊(bonding pads)無法延伸出被上方芯片所覆蓋的區(qū)域，因此在打線接合制程時(shí)會(huì)產(chǎn)生問題。在下方芯片61的金屬線63為FOW膜652包覆的情形下，當(dāng)上方芯片51進(jìn)行打線接合時(shí)，F(xiàn)OW膜652可提供打線接合所需的支撐。
于本實(shí)施例中，納米碳球68可混合在覆蓋芯片61的封膠62、黏膠651和FOW膜 652內(nèi)，從而使得芯片61產(chǎn)生的熱可輕易地以紅外線輻射的方式散逸至外界環(huán)境中。圖7顯示本發(fā)明一實(shí)施例的使用穿透硅通孔(TSVs)的三維集成電路封裝結(jié)構(gòu)的截面示意圖。三維集成電路封裝結(jié)構(gòu)70包含多個(gè)集成電路芯片(711和712)、穿透硅通孔 (731和732)以及一基板74。穿透硅通孔(731和732)對應(yīng)地貫穿各個(gè)集成電路芯片(711 和712)。多個(gè)微凸塊(micro bumps)或軟金屬覆蓋物(soft metal caps) 733和734分別形成在穿透硅通孔(731和732)上作為連接之用。如圖7所示，堆棧的集成電路芯片(711 和71 和基板74以這些微凸塊或軟金屬覆蓋物(733和734)相互連接。黏膠75用于將集成電路芯片(711和712)接合在一起，并將這些芯片(711和712)固定在基板74上。封膠72覆蓋芯片(711和712)和部分的基板74。多個(gè)被動(dòng)集成電路芯片741嵌入在基板74 內(nèi)。端接點(diǎn)(terminals)或電極(electrodes) 742設(shè)置在基板74的下表面。該封膠72和黏膠75混合有納米碳球78，并予以覆蓋各芯片(711和712)，使得從芯片(711和712)產(chǎn)生的熱可輕易地透過紅外線輻射的方式散逸至外界環(huán)境中。圖8顯示本發(fā)明一實(shí)施例的覆晶球格陣列(flip-chip ball grid array ；BGA) 封裝結(jié)構(gòu)的截面示意圖。覆晶球格陣列封裝結(jié)構(gòu)80包含一芯片81、一底膠層(underfill layer) 85和一基板84。芯片81以覆晶接合方式固定在基板84上。形成在芯片81上的多個(gè)凸塊87用以連接在基板84上的線路層842。并于基板84的下表面形成有多個(gè)焊球86。 底膠層85可完全填充芯片81和基板84間的間隙。且封膠82覆蓋芯片81、底膠層85和部分的基板84。其中，該納米碳球88混合在底膠層85及/或封膠82內(nèi)，使得芯片81所產(chǎn)生的熱可有效地透過紅外線輻射的方式被透過基板84而散逸。圖9至11是根據(jù)本發(fā)明一實(shí)施例的截面圖，主要是揭示在晶圓級芯片尺寸(wafer level chip scale package ;WXSP)封裝制程中，使用混合納米碳球的黏膠的步驟。如圖 9所示，本發(fā)明提供一具有多個(gè)集成電路芯片的晶圓91。在圖10中，混合有納米碳球的樹脂材料93被涂布在晶圓91的表面上，其中該表面與多個(gè)焊球92是相對的。其中，焊球92 形成的時(shí)機(jī)可在涂布樹脂材料93之前或之后。值得注意的是該樹脂材料93涂布在晶圓91 的背面上。在圖11中，涂布樹脂材料93的晶圓91接著被切割成個(gè)別WLCSP電子封裝結(jié)構(gòu) 94，而各個(gè)WXSP電子封裝結(jié)構(gòu)94可以覆晶接合的方式，固定在一基板95上(如圖12所示)，其中WXSP電子封裝結(jié)構(gòu)94和基板95之間可依實(shí)際需求選擇填充或不填充底膠層 96，而基板95可為印刷電路板或其它類似者。在一實(shí)施例中，底膠層96亦可混合有多個(gè)納米碳球。如圖13所示，散熱型WLCSP電子封裝結(jié)構(gòu)(thermally enhanced WLCSP electronic package) 94 bJ^iJM Ih0^ ' ^ (wafer level packaging technology), 其中晶圓級封裝技術(shù)可為重新分配層和凸塊技術(shù)(redistribution layer and bump technology)、密封銅柱技術(shù)(encapsulated copper post technology)、密封打線接合技術(shù)(encapsulated wire bond technology)或其它類似者。制作完成的WLCSP電子封裝結(jié)構(gòu)94所具有的尺寸可與芯片90相當(dāng)。在一實(shí)施例中，WXSP電子封裝結(jié)構(gòu)94包含一芯片90，芯片90包含多個(gè)焊墊1202，多個(gè)重分布焊墊(redistributed bond pad) 1203、一重配線金屬層(redistributed metal layer) 1204、復(fù)數(shù)層絕緣層(1205、1206 和 1207)、樹脂材料93和多個(gè)納米碳球，其中重配線金屬層1204用于將多個(gè)焊墊1202重新分配成重分布焊墊1203 ；復(fù)數(shù)層絕緣層(1205、1206和1207)部分地將重配線金屬層1204與芯片 90分離，和將重配線金屬層1204與多個(gè)重分布焊墊1203分離；樹脂材料93覆蓋芯片90 ； 納米碳球則混合在樹脂材料93內(nèi)。進(jìn)一步而言，樹脂材料93可位于芯片90的背面。多個(gè)重分布焊墊1203可為底層金屬焊墊(under bump metal pads)或銅柱(未繪示)。復(fù)數(shù)層絕緣層(1205、1206和1207)可包含高分子絕緣材料，例如以苯并環(huán)丁烯為基礎(chǔ)的 (benzocyclobutene-based)高分子絕緣材料。在一實(shí)施例中，納米碳球可混合在任何或所有的復(fù)數(shù)層絕緣層(1205、1206和1207)。重配線金屬層1204可包含銅或鋁。焊球92可接合在重分布焊墊1203上。本揭露的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已揭示如上，然而本揭露所屬技術(shù)領(lǐng)域中具有通常知識者應(yīng)了解，在不背離后附權(quán)利要求所界定的本揭露精神和范圍內(nèi)，本揭露的教示及揭示可作種種的替換及修飾。例如，上文揭示的許多制程可以不同的方法實(shí)施或以其它制程予以取代，或者采用上述二種方式的組合。此外，本案的權(quán)利范圍并不局限于上文揭示的特定實(shí)施例的制程裝置、方法或步驟。本揭露所屬技術(shù)領(lǐng)域中具有通常知識者應(yīng)了解，基于本揭露教示及揭示制程、裝置、方法或步驟，無論現(xiàn)在已存在或日后開發(fā)者，其與本案實(shí)施例揭示者以實(shí)質(zhì)相同的方式執(zhí)行實(shí)質(zhì)相同的功能，而達(dá)到實(shí)質(zhì)相同的結(jié)果，亦可使用于本揭露。因此，以下的權(quán)利要求用以涵蓋用以此類制程裝置、方法或步驟。
權(quán)利要求
1.一種散熱型電子封裝結(jié)構(gòu)，包含 一基板，包含一絕緣層；及一線路層，形成于該絕緣層上； 一芯片，電性連接該線路層； 一黏膠，設(shè)置于該芯片與該基板之間； 一封膠，覆蓋該芯片和該基板；以及多個(gè)納米碳球，混合于該黏膠及/或該封膠內(nèi)。
2.根據(jù)權(quán)利要求1所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，其更包含一被覆層，該被覆層覆蓋在該芯片的一主動(dòng)面上，其中該多個(gè)納米碳球均勻地分布在該被覆層。
3.根據(jù)權(quán)利要求1所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，其更包含多根金屬線，該多根金屬線電性連接該芯片和該線路層。
4.根據(jù)權(quán)利要求1所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，其包含多個(gè)凸塊，該多個(gè)凸塊電性連接該芯片和該線路層。
5.根據(jù)權(quán)利要求1所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，該芯片包含一主動(dòng)面，其中該主動(dòng)面面向該基板。
6.根據(jù)權(quán)利要求1所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，其更包含一開口及多根金屬線，該多根金屬線穿過該開口，以電性連接該芯片和該線路層。
7.根據(jù)權(quán)利要求1所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，該黏膠是一黏晶材料、一不導(dǎo)電膠或一底膠層。
8.根據(jù)權(quán)利要求1所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，其更包含多個(gè)焊球，該多個(gè)焊球設(shè)置于該基板上。
9.一種散熱型電子封裝結(jié)構(gòu)，包含 一基板，包含一絕緣層；及一線路層，形成于該絕緣層上； 多個(gè)芯片，垂直堆棧且電性連接該線路層； 一第一黏膠，黏接該多個(gè)芯片中的一者至該基板； 多個(gè)第二黏膠，黏接該多個(gè)芯片； 一封膠，覆蓋該多個(gè)芯片和該基板；以及多個(gè)納米碳球，混合于該第一黏膠、該多個(gè)第二黏膠及/或該封膠內(nèi)。
10.根據(jù)權(quán)利要求9所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，其更包含多根金屬線， 該多個(gè)芯片透過該多根金屬線電性連接該線路層。
11.根據(jù)權(quán)利要求10所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，該多個(gè)第二黏膠為薄膜覆蓋焊線膠材。
12.根據(jù)權(quán)利要求9所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，其更包含多個(gè)穿透硅通孔，其中該多個(gè)芯片透過該多個(gè)穿透硅通孔電性連接該線路層。
13.根據(jù)權(quán)利要求9所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，該多個(gè)穿透硅通孔是形成在該多個(gè)芯片上且填充金屬的通孔。
14.根據(jù)權(quán)利要求9所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，該多個(gè)芯片是依序一個(gè)堆棧在另一個(gè)上。
15.根據(jù)權(quán)利要求12所述的散熱型電子封裝結(jié)構(gòu)，其特征在于，其更包含多個(gè)被動(dòng)集成電路芯片，其中該多個(gè)被動(dòng)集成電路芯片嵌置于該基板內(nèi)。
16.一種散熱型電子封裝結(jié)構(gòu)的制備方法，包含下列步驟提供一晶圓，該晶圓包多個(gè)集成電路芯片；涂布一樹脂材料于該晶圓的一表面，其中該樹脂材料包含多個(gè)納米碳球；以及切割涂布該樹脂材料的該晶圓，以獲得多個(gè)電子封裝結(jié)構(gòu)。
17.根據(jù)權(quán)利要求16所述的制備方法，其特征在于，其更包含將多個(gè)焊球接合在該晶圓上與涂布該樹脂材料的該表面相對的一表面的步驟。
18.根據(jù)權(quán)利要求17所述的制備方法，其特征在于，更包含下列步驟將該電子封裝結(jié)構(gòu)覆晶接合于一基板上；以及形成一底膠層于該電子封裝結(jié)構(gòu)與該基板之間。
19.根據(jù)權(quán)利要求18所述的制備方法，其特征在于，該底膠層混合多個(gè)納米碳球。
20.一種晶圓級芯片尺寸封裝結(jié)構(gòu)，包含一芯片，包含多個(gè)焊墊；多個(gè)重分布焊墊；一重配線金屬層，用以電性連接該多個(gè)焊墊與該多個(gè)重分布焊墊；一樹脂材料，覆蓋該芯片的一表面，其中該表面與該多個(gè)焊墊是相對；以及多個(gè)納米碳球，混合于該樹脂材料內(nèi)。
21.根據(jù)權(quán)利要求20所述的晶圓級芯片尺寸封裝結(jié)構(gòu)，其特征在于，其更包含復(fù)數(shù)絕緣層，設(shè)置于該重配線金屬層與該芯片之間，以及設(shè)置于該重配線金屬層與該多個(gè)重分布焊墊之間。
22.根據(jù)權(quán)利要求21所述的晶圓級芯片尺寸封裝結(jié)構(gòu)，其特征在于，該多個(gè)絕緣層中至少一者包含多個(gè)納米碳球。
全文摘要
一種散熱型電子封裝結(jié)構(gòu)包含一芯片、一基板、一黏膠和一封膠。黏膠或封膠混合有多個(gè)納米碳球，基板包含一絕緣層和一線路層，且線路層形成于絕緣層上。黏膠設(shè)置于芯片與基板之間，芯片電性連接線路層，且封膠覆蓋芯片和基板。
文檔編號H01L23/488GK102290394SQ20111016565
公開日2011年12月21日 申請日期2011年6月9日 優(yōu)先權(quán)日2010年6月15日
發(fā)明者劉安鴻, 王偉 申請人:南茂科技股份有限公司