專利名稱：一種雙扁平無載體無引腳的ic芯片封裝件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路封裝制造技術(shù)領(lǐng)域，涉及一種IC芯片封裝結(jié)構(gòu)，具體涉及一種雙扁平無載體無引腳的IC芯片封裝件。
背景技術(shù)：
DFN系列微小形封裝集成電路是近幾年發(fā)展起來的，為滿足手機(jī)、MP3、MP4等超薄型電子產(chǎn)品的發(fā)展需要應(yīng)用而生的一種新型微小形封裝。具有無引腳、貼裝占有面積小、 安裝高度低等特點(diǎn)，而且引線短小、塑封體尺寸小、封裝體薄，可以使CPU體積縮小30% 50%。所以，該微小型封裝能提供卓越的電性能，同時(shí)，通過外露的引線框架焊盤提供了出色的散熱性能。但現(xiàn)有的普通DFN封裝，只用于一般產(chǎn)品，沒有高可靠性要求，使用的引線框架沒有專門的防分層缺陷設(shè)計(jì)要求，使用的封裝材料也是一般材料。同時(shí)，在制造過程中沒有采取防缺陷(分層)工藝措施，導(dǎo)致普通DFN封裝存在以下不足1)集成電路芯片和載體的結(jié)合力不好，當(dāng)受外界環(huán)境變化的影響時(shí)，會(huì)造成產(chǎn)品內(nèi)部產(chǎn)生分層缺陷，致使性能褪化，甚至失效；2)載體背面和塑封料的結(jié)合力不好，當(dāng)受外界環(huán)境的影響，會(huì)造成產(chǎn)品產(chǎn)生缺陷 (分層)；或外露載體(基島)上有較厚的溢料，給后續(xù)去溢料帶來困難，增加了產(chǎn)生分層缺陷的幾率；3)DFN封裝的第一腳位置不易區(qū)分，對封裝制造過程和客戶使用帶來了不必要的麻煩。

發(fā)明內(nèi)容
為了克服上述現(xiàn)有技術(shù)中存在的缺點(diǎn)，本發(fā)明的目的是提供一種雙扁平無載體無引腳的IC芯片封裝件，能夠使集成電路芯片和引線框架內(nèi)引腳之間結(jié)合牢固，不受外界環(huán)境的影響。為實(shí)現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案是一種雙扁平無載體無引腳的IC芯片封裝件，包括引線框架及其上設(shè)置的內(nèi)引腳 1，內(nèi)引腳1上設(shè)置有第一 IC芯片，第一 IC芯片通過第一鍵合線與內(nèi)引腳1相連接，第一 IC 芯片通過第一 DAF膜與內(nèi)引腳1相粘接。所述的第一 IC芯片上通過第二 DAF膜粘接有第二 IC芯片，第二 IC芯片通過第二鍵合線與內(nèi)引腳1相連接，第二 IC芯片還通過第三條鍵合線與第一 IC芯片相連接。本發(fā)明IC芯片封裝件通過DAF膜將芯片直接粘貼于引線框架引腳上，使得芯片與框架結(jié)合特別好，并且膜厚度均勻，偏差也非常??；鍵合線直接從芯片打到引線框架內(nèi)引腳上，或者從芯片打到芯片上，從而大大縮短了鍵合線長度，節(jié)省材料，且此框架可以采用倒裝IC芯片封裝。


圖1為本發(fā)明單芯片封裝俯視圖。圖2為本發(fā)明沖壓框架下單芯片封裝剖面圖。圖3為本發(fā)明蝕刻框架下單芯片封裝剖面圖。圖4為本發(fā)明多芯片堆疊式封裝俯視圖。圖5為本發(fā)明沖壓框架下多芯片堆疊式封裝剖面圖。圖6為本發(fā)明蝕刻框架下多芯片堆疊式封裝剖面圖。圖7為本發(fā)明單芯片倒裝封裝俯視圖。圖8為本發(fā)明沖壓框架下單芯片倒裝封裝剖視圖。圖9為本發(fā)明蝕刻框架下單芯片倒裝封裝剖視圖。圖10為本發(fā)明多芯片堆疊式一種倒裝封裝俯視圖。圖11為本發(fā)明多芯片堆疊式另一種倒裝封裝俯視圖。圖12為本發(fā)明蝕刻框架下多芯片堆疊式一種倒裝封裝剖視圖。圖13為本發(fā)明蝕刻框架下多芯片堆疊式另一種倒裝封裝剖視圖。圖14為本發(fā)明沖壓框架下多芯片堆疊式一種倒裝封裝剖視圖。圖15為本發(fā)明沖壓框架下多芯片堆疊式另一種倒裝封裝剖視圖。
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明進(jìn)行詳細(xì)說明。本發(fā)明封裝件包括單芯片封裝、單芯片倒裝封裝、多芯片堆疊式封裝和多芯片堆疊式倒裝封裝。如圖1、圖2和圖3所示，本發(fā)明IC芯片封裝件單芯片封裝的結(jié)構(gòu)，包括引線框架及其上設(shè)置的內(nèi)引腳1，內(nèi)引腳1通過第一 DAF膜2粘接有第一 IC芯片3，第一 IC芯片3 通過第一鍵合線4與內(nèi)引腳1相連接，內(nèi)引腳1的表面固封有塑封體5 ；第一 DAF膜2、第一 IC芯片3和第一鍵合線4均封裝于塑封體5內(nèi)。單芯片封裝中的內(nèi)引腳1、第一DAF膜2、第一 IC芯片3、第一鍵合線4構(gòu)成了電路整體；塑封體5對第一 IC芯片3和第一鍵合線4起到了支撐和保護(hù)的作用；第一 IC芯片 3、第一鍵合線4與內(nèi)引腳1構(gòu)成了電路的電源和信號通道。本發(fā)明封裝件多芯片堆疊式封裝的結(jié)構(gòu)，如圖4、圖5和圖6所示，包括引線框架及其上設(shè)置的內(nèi)引腳1，內(nèi)引腳1表面通過第一 DAF膜2粘接有第一 IC芯片3，第一 IC芯片3上通過第二 DAF膜7粘接有第二 IC芯片6 ；第一 IC芯片3通過第一鍵合線4與內(nèi)引腳1相連接，第一 IC芯片3通過第二鍵合線9與第二 IC芯片6相連接，第二 IC芯片6通過第三鍵合線8與內(nèi)引腳1相連接；內(nèi)引腳1上固封有塑封體5。第一 DAF膜2、第一 IC芯片3、第二 DAF膜7、第二 IC芯片6、第一鍵合線4、第二鍵合線9和第三鍵合線8均封裝于塑封體5內(nèi)。多芯片堆疊式封裝中塑封體5包圍的第二 IC芯片6、第一 IC芯片3、第三鍵合線 8、第二鍵合線9、第一鍵合線4、第一 DAF膜2、第二 DAF膜7及內(nèi)引腳1構(gòu)成了電路整體，并且塑封體5對第一 IC芯片3、第二 IC芯片6、第一鍵合線4及第二鍵合線9起到了支撐和保護(hù)的作用。第一 IC芯片3、第二 IC芯片6、第一鍵合線4、第二鍵合線9及內(nèi)引腳1構(gòu)成了電路的電源和保護(hù)通道。多芯片堆疊式封裝形式，可以將多個(gè)芯片集成于一個(gè)塑封體內(nèi)，集成度高、產(chǎn)品尺寸非常小，能夠滿足集成電路封裝高性能、小載體、薄外形的要求。第一鍵合線4、第二鍵合線9和第三鍵合線8采用金線或銅線。本發(fā)明封裝件包括框架內(nèi)引腳、芯片、DAF膜、鍵合線、塑封體，引線框架通過DAF 膜與芯片相連接。傳統(tǒng)集成電路封裝的上芯過程，采用粘片膠粘片，溢膠量很難控制，而且容易產(chǎn)生分層和粘片厚度不均勻等缺陷，本發(fā)明采用DAF膜粘片，將芯片用DAF直接粘貼于框架上，芯片與框架100%結(jié)合，且膠膜的厚度均勻，偏差在士25μπι，上芯的良率極高。本封裝件具有無載體無引腳的特點(diǎn)，采用DAF膜將芯片直接粘貼于框架表面，打線時(shí)直接將鍵合線從芯片打到管腳上，十分方便；其管腳排列非常密集，整個(gè)塑封體的寬度能夠控制在在1. 2mm 2. 2mm之間，可極大地減小產(chǎn)品尺寸，還可以在具備足夠引腳間隙的情況下進(jìn)行倒裝封裝，單芯片倒裝封裝參照圖7、圖8和圖9，多芯片倒裝封裝參照圖10、圖 11、圖12、圖13、圖14和圖15。無載體封裝中IC芯片的尺寸可以盡可能減小，IC芯片可以直接貼在引線框架上， 鍵合線可以從IC芯片打到引線框架內(nèi)引腳上，也可以從芯片直接打到另一個(gè)芯片上，從而大大縮短鍵合線的長度，節(jié)省材料，并且可以減小封裝尺寸。一種雙扁平無載體無引腳的IC芯片封裝件的封裝方法，生產(chǎn)工藝流程如下1)單芯片封裝晶圓減薄一劃片一上芯(粘片)一壓焊一塑封一后固化一電鍍一打印一產(chǎn)品分離 —外觀檢驗(yàn)一測試編帶包裝一入庫。2)多芯片堆疊式封裝晶圓減薄一劃片一上芯(粘片)一壓焊一塑封一后固化一電鍍一打印一產(chǎn)品分離 —外觀檢驗(yàn)一測試編帶包裝一入庫。晶圓減薄工序中采用防止芯片翹曲工藝。劃片時(shí)，8時(shí)及8時(shí)以下的晶圓采用DISC 3350劃片機(jī)或雙劃片機(jī)進(jìn)行劃片，8時(shí)到12時(shí)晶圓采用PG300RM/TCN劃片機(jī)劃片，并應(yīng)用防碎片、防裂紋劃片工藝軟件控制技術(shù)。選用低吸濕(吸濕率彡0.25%)、低應(yīng)力(膨脹系數(shù)α 1 < 1)的環(huán)保型塑封。采用超薄型封裝防翹曲工藝，解決封裝過程中沖絲、翹曲和離層的難題。電鍍工序前，先去溢料，采用熱煮軟化和高壓水沖擊相結(jié)合的去溢料工藝，先將后固化后的塑封件放入配有S700系列等化學(xué)材料的軟化液槽中浸泡25min 40min，然后將該塑封件送到高壓水去溢料機(jī)上，通過高壓水的壓力和沖刷力，將塑封件上泡軟的溢料打掉，達(dá)到去溢料效果；再在全自動(dòng)電鍍線電鍍，電鍍后烘烤2小時(shí)。采用雙刀切割機(jī)，將單元產(chǎn)品從框架上分離，在切割分離過程中考慮防膠體技術(shù)。多芯片堆疊封裝使用具備膠膜片和粘片膠膜粘片的上芯機(jī)，采用膠膜片(DAF 膜)，注意控制溢出量和膠膜片尺寸(最好略小于芯片)。膠膜片上芯兩次都要烘烤，采用防分層烘烤工藝。多芯片堆疊封裝由于芯片與芯片、芯片與引腳、同一芯片焊盤上既有芯片與芯片、又有芯片與內(nèi)引腳打線，并且芯片與芯片間焊線短，而芯片到內(nèi)引腳間的焊線較長。采用疊層打線和反向打線工藝，使用精度較高的多功能鍵合機(jī)，滿足高低弧、短線打線和反向打線功能。多芯片堆疊封裝考慮到上層芯片與下層芯片間焊線較短，塑封有開路的潛在隱患，上層芯片焊點(diǎn)與內(nèi)引腳間的焊線較長，沖彎率大或存在短路隱患，需采用多段注塑防沖絲、防離層工藝技術(shù)，滿足工藝質(zhì)量要求。
權(quán)利要求
1.一種雙扁平無載體無引腳的IC芯片封裝件，包括引線框架及其上設(shè)置的內(nèi)引腳 (1)，內(nèi)引腳(1)上設(shè)置有第一 IC芯片，第一 IC芯片通過第一鍵合線與內(nèi)引腳(1)相連接， 其特征在于，第一 IC芯片通過第一 DAF膜與內(nèi)引腳(1)相粘接。
2.根據(jù)權(quán)利要求1所述的一種雙扁平無載體無引腳的IC芯片封裝件，其特征在于，所述的第一 IC芯片上通過第二 DAF膜粘接有第二 IC芯片，第二 IC芯片通過第二鍵合線與內(nèi)引腳(1)相連接，第二 IC芯片還通過第三條鍵合線與第一 IC芯片相連接。
全文摘要
一種雙扁平無載體無引腳的IC芯片封裝件，封裝件包括引線框架及其上設(shè)置的內(nèi)引腳，內(nèi)引腳上設(shè)置有第一IC芯片，第一IC芯片通過鍵合線與內(nèi)引腳相連接，第一IC芯片通過DAF膜與內(nèi)引腳相粘接，本發(fā)明封裝件將芯片直接粘貼于引線框架引腳上，使得芯片與框架結(jié)合特別好，并且膜厚度均勻，偏差也非常?。绘I合線直接從芯片打到引線框架內(nèi)引腳上，或者從芯片打到芯片上，從而大大縮短了鍵合線長度，節(jié)省材料，且此框架可以采用倒裝IC芯片封裝。
文檔編號H01L23/495GK102263077SQ20111015779
公開日2011年11月30日 申請日期2011年6月13日 優(yōu)先權(quán)日2011年6月13日
發(fā)明者劉建軍, 郭小偉, 陳欣 申請人:西安天勝電子有限公司