專利名稱：：一種ic芯片的引腳擴(kuò)展電路的制作方法
技術(shù)領(lǐng)域：
：本實(shí)用新型涉及一種模擬電路，特別的涉及一種對芯片的弓I腳進(jìn)行擴(kuò)展的電路。
背景技術(shù)：
：目前，隨著芯片工藝的不斷進(jìn)步，各種以CPU為內(nèi)核，結(jié)合各種功能模塊的soc(片上系統(tǒng))芯片，在電子設(shè)備中得到了廣泛的使用，由于系統(tǒng)功能的繁多，需要各種輸入輸出接口，而芯片的引腳數(shù)量又受芯片制作封裝成本及系統(tǒng)應(yīng)用時的電路布版的限制，不能隨意增加，造成在設(shè)計時引腳數(shù)不能滿足需要。若芯片需要的引腳個數(shù)較多，而每個引腳并不是簡單的一根引線，而是包括相應(yīng)的靜電保護(hù)等附屬電路和連接引腳的金屬接觸窗，增加一個引腳，其附屬電路會占用一定的芯片面積，而芯片成本與芯片面積成正比。同時在一顆芯片上引腳越多，需要采用更密集的引腳封裝規(guī)格，封裝成本也隨之上升。為了節(jié)省引腳數(shù)，目前的數(shù)據(jù)傳輸線多從并行往串行轉(zhuǎn)換，通過分時傳輸?shù)姆椒?，將多路并行?shù)據(jù)轉(zhuǎn)換成一路串行數(shù)據(jù)進(jìn)行傳輸，這種方式需要芯片內(nèi)有串行數(shù)據(jù)轉(zhuǎn)并行數(shù)據(jù)的電路，芯片外部有并行數(shù)據(jù)轉(zhuǎn)化串行的電路，如果沒有時鐘信號線還需要時鐘恢復(fù)電路提供串并轉(zhuǎn)換所需的時鐘信號，整體電路比較復(fù)雜。另外，考慮到對于soc芯片，其包括高速數(shù)字輸入輸出接口用以與外界交換處理的數(shù)據(jù)，模擬輸入輸出引腳連接內(nèi)部模數(shù)，數(shù)模轉(zhuǎn)換電路，也包括很多用于測試控制信號和功能調(diào)整及寄存器設(shè)置等的接口，這些引腳通常是傳輸?shù)退倏刂菩盘?。對這些低速的數(shù)字控制端口進(jìn)行壓縮可避免時鐘信號的復(fù)雜度，目前常用的壓縮方法是通過i2c端口配置芯片內(nèi)部寄存器存儲的值，寄存器的輸出即為控制信號。而這種方法需要芯片內(nèi)部建有i2c接收電路及寄存器組，外部通過i2c讀寫設(shè)備來傳輸控制信號，一般由單片機(jī)系統(tǒng)實(shí)現(xiàn)，由于寄存器掉電后存儲的信號消失，每次上電都需要重新配置一次。因此所述方法對外圍設(shè)備要求較高，給用戶的使用帶來不便。
發(fā)明內(nèi)容本實(shí)用新型所要解決的技術(shù)問題是提出一種對低速數(shù)字輸入信號進(jìn)行壓縮的電路，減少輸入引腳個數(shù)，節(jié)省芯片面積。為解決上述技術(shù)問題，本實(shí)用新型提出了一種ic芯片的引腳擴(kuò)展電路，該電路包括信號轉(zhuǎn)換單元、電壓比較單元和編碼器單元，其中，n路數(shù)字輸入信號輸入至所述信號轉(zhuǎn)換單元后，得到一路模擬信號，經(jīng)一個輸入引腳輸入至電壓比較單元后，得到的數(shù)字信號再輸入至編碼器單元的第2至2"個輸入端口，該編碼器的第1個輸入端口接地，輸出端得到為與n路數(shù)字輸入信號相同的n路數(shù)字輸出信號，其中，n為自然數(shù)。所述編碼器單元為2n線-n線優(yōu)先編碼器。所述電壓比較單元包括2n-l個比較器COMP1至COMP2n-l，其中比較器的正向輸入端均輸入所述一路模擬信號，反向輸入端分別接相應(yīng)的參考電壓V1至V2"-1，輸出端依次接所述編碼器單元的a2n至a2。所述信號轉(zhuǎn)換單元通過電阻及開關(guān)電路實(shí)現(xiàn)將n路數(shù)字輸入信號形成的2n個數(shù)值轉(zhuǎn)換為包含2"個對應(yīng)電壓的一路模擬信號。所述開關(guān)電路通過反向器實(shí)現(xiàn)。所述開關(guān)電路通過NMOS管實(shí)現(xiàn)。本實(shí)用新型所述IC芯片的引腳擴(kuò)展電路的有益效果在于，對于低速的數(shù)字輸入引腳，利用其單向傳輸和低速特性，可以通過添加簡單的處理電路來壓縮數(shù)據(jù)信號，合并減少輸入引腳數(shù)，節(jié)省芯片管腳，并且處理電路所帶來的對信號的延時也不影響對傳輸性能的要求。采用所述方案解決了系統(tǒng)芯片引腳不夠用的問題，而且相對于增加的引腳數(shù)量，在很大程度上降低了成本，具有可操作性強(qiáng)的優(yōu)點(diǎn)。圖1是本實(shí)用新型具體實(shí)施方式芯片引腳擴(kuò)展電路的結(jié)構(gòu)框圖；圖2是本實(shí)用新型具體實(shí)施方式中對三路數(shù)字輸入信號進(jìn)行轉(zhuǎn)換時的具體電路實(shí)施圖3是本實(shí)用新型具體實(shí)施方式中對三路數(shù)字輸入信號進(jìn)行轉(zhuǎn)換時所述信號電壓轉(zhuǎn)換電路的另一種實(shí)施電路。具體實(shí)施方式以下根據(jù)附圖對本實(shí)用新型的具體實(shí)施方式進(jìn)行詳細(xì)說明。如圖1所示為本實(shí)用新型具體實(shí)施方式芯片引腳擴(kuò)展電路的結(jié)構(gòu)框圖，該結(jié)構(gòu)包括信號轉(zhuǎn)換單元、電壓比較單元和編碼器單元，其中n路數(shù)字輸入信號輸入至信號轉(zhuǎn)換單元后，得到一路模擬信號，經(jīng)一個輸入引腳(PAD)輸入至電壓比較單元，經(jīng)該電壓比較單元后輸出2n個數(shù)字信號，再輸入至編碼器單元后得到n路數(shù)字信號輸出，且滿足該n路數(shù)字輸出信號與該引腳擴(kuò)展電路結(jié)構(gòu)的n路數(shù)字輸入信號相同。其中，所述信號轉(zhuǎn)換單元通過電阻及開關(guān)電路實(shí)現(xiàn)將n路數(shù)字輸入信號轉(zhuǎn)換成對應(yīng)的電壓，即形成一路模擬信號，且該模擬信號中包括2n個電壓值，分別與n路數(shù)字輸入信號形成的2n個數(shù)值一一對應(yīng)。所述電壓比較單元包括2n-l個比較器C0MP1至COMP2n-l，其中該2n-l個比較器COMP1至COMP2n-l的正向輸入端均為所述一個輸入引腳(PAD)輸入的模擬信號，反向輸入端均為相應(yīng)的參考電壓，依次用VI至V2n-l表示，其中該2n-l個電壓均位于電壓區(qū)間[O，Vdd]中，且Vl至V2n-1按照升序排列，其中VDD為電源電壓。當(dāng)比較器的正向輸入端的電壓高于反相輸入端的電壓時，比較器輸出高電平，反之則輸出低電平。所述編碼器單元為二進(jìn)制轉(zhuǎn)十六進(jìn)制的2"線-n線優(yōu)先編碼器，其輸入信號為所述電壓比較單元的2n個比較輸出，輸出為n路數(shù)字輸出信號，其中比較器COMP1的輸出連接至該2"線-n線優(yōu)先編碼器的最高位輸入端a2n，比較器COMP2的輸出連接至該2n線-n線優(yōu)先編碼器的第二高位輸入端a2"-l，依次，比較器COMP2n-l的輸出連接至該2n線-n線優(yōu)先編碼器的第二低位輸入端a2，該2n線-n線優(yōu)先編碼器的最低位輸入端al固定接至地。圖2為以11=3為例時，本實(shí)用新型按照簡化結(jié)構(gòu)實(shí)施的具體電路。其中，所述信號轉(zhuǎn)換單元通過三個反相器和六個電阻實(shí)現(xiàn)，使輸入的三個數(shù)字信號Djn1、Dw2、DrN3和輸出的一路模擬信號VrN滿足如表l所示的真值表。Djn1DIN2Din3VjnVIN(000)0000.875*VDDVIN(001)0010.75*VDDVIN(010)0100.625*VDD5<table>tableseeoriginaldocumentpage6</column></row><table>表l瑜入DjnI、Din2、DjN3與V!n對應(yīng)關(guān)系其中，所述信號轉(zhuǎn)換單元的電路也不局限于如圖2所示的電路，其它只要滿足如表1所示對應(yīng)關(guān)系的電路均屬于本實(shí)用新型保護(hù)的范圍，如圖3所示，由開關(guān)管Nl、N2、N3和電阻Rl、R2、R3和R4組成的電路也可實(shí)現(xiàn)相同的功能。所述電壓比較單元包括7個比較器COMPl至COMP7，其中，比較器的參考電壓VI至V7由電源電壓經(jīng)電阻分壓得到，當(dāng)比較器的正向輸入端的電壓高于反相輸入端的電壓時，比較器輸出高電平，反之則輸出低電平。選取合適的電阻值滿足以下的關(guān)系式<table>tableseeoriginaldocumentpage6</column></row><table>則對應(yīng)于V^的八個取值V^(000)至V^(111)，比較器輸出電壓U2至a8節(jié)點(diǎn))具有對應(yīng)的不重復(fù)的結(jié)果。結(jié)合表l，可以得到Dwl，DIN2，DIN3與比較器輸出值(a2至a8節(jié)點(diǎn))的對應(yīng)關(guān)系，如表2所示<table>tableseeoriginaldocumentpage6</column></row><table>(110)1100.125*VDD0000001(111)11100000000表2比較器輸出電壓與輸入數(shù)字信號對應(yīng)關(guān)系七個比較器的輸出端分別接到一個標(biāo)準(zhǔn)的8線-3線優(yōu)先編碼器的a2至a7輸入端，輸入端al接地，對于所述標(biāo)準(zhǔn)的8線-3線優(yōu)先編碼器，有如表3所示真值表。輸入輸出ala233a4a5汪6a8blb2b30111111100000111111001000111110100000111101100000111100000000111010000000111000000000111表38線-3線優(yōu)先編碼器真值表結(jié)合表2和表3可以得到Dwl二bl，DIN2=b2，DIN3=b3，即三路數(shù)字輸入信號通過編碼電路變成一路模擬信號輸入至芯片內(nèi)，通過電壓比較單元和編碼器單元輸出與輸入信號一致的信號。從而實(shí)現(xiàn)擴(kuò)展芯片輸入端口的目的。其中，值得注意的是，本具體實(shí)施方式中輸入數(shù)字信號Dn4、DIN2、Dw3與V^的對應(yīng)關(guān)系并不局限于如表1所述的對應(yīng)關(guān)系，只需滿足如式(l)所示的關(guān)系式0《VIN(111)<V1<VIN(110)<V2<VIN(101)<V3<VIN(100)<V4<VIN(011)<V5<V1N(010)<V6<V1N(001)<V7<VTN(000)《VDI)(1)將V^用十進(jìn)制表示時，式(1)則為式(2):0《VIN(7)<V1<VIN(6)<V2<VIN(5)<V3<VIN(4)<V4<VIN(3)<V5<VN(2)<V6<VIN(1)<V7<VIN(0)《VDI)(2)當(dāng)輸入信號由三路數(shù)字輸入信號擴(kuò)展至如圖1所示的n路時，則式(l)相應(yīng)擴(kuò)展為式(3):0《VIN(2n-l)<Vl<VIN(2n-2)<V2<VIN(2n-3)<V3<VIN(2n-4)<V4<……<V2n-2<VIN(l)<V2n-1<VIN(0)《VDD(3)以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對本實(shí)用新型所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本實(shí)用新型的具體實(shí)施只局限于這些說明。對于本實(shí)用新型所屬
技術(shù)領(lǐng)域：
的普通技術(shù)人員來說，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本實(shí)用新型的保護(hù)范圍。權(quán)利要求1、一種IC芯片的引腳擴(kuò)展電路，其特征在于，該電路包括信號轉(zhuǎn)換單元、電壓比較單元和編碼器單元，其中，n路數(shù)字輸入信號輸入至所述信號轉(zhuǎn)換單元后，再經(jīng)一個輸入引腳輸入至電壓比較單元，該電壓比較單元的輸出信號再輸入至編碼器單元的第2至2n個輸入端口，該編碼器單元的第1個輸入端口接地、n個輸出端作為所述引腳擴(kuò)展電路的輸出端，其中，n為自然數(shù)。2、根據(jù)權(quán)利要求1所述的引腳擴(kuò)展電路，其特征在于，所述編碼器單元為2n線-n線優(yōu)先編碼器。3、根據(jù)權(quán)利要求1所述的引腳擴(kuò)展電路，其特征在于，所述電壓比較單元包括2n-l個比較器COMPl至COMP2n-l，其中比較器的正向輸入端均輸入所述一路模擬信號，及向輸入端分別接相應(yīng)的參考電壓VI至V2n-1，輸出端依次接所述編碼器單元的a2"至a2。4、根據(jù)權(quán)利要求1所述的引腳擴(kuò)展電路，其特征在于，所述信號轉(zhuǎn)換單元通過電阻及開關(guān)電路實(shí)現(xiàn)將n路數(shù)字輸入信號形成的2n個數(shù)德轉(zhuǎn)換為包含2n個對應(yīng)電壓的一路模擬信號。5、根據(jù)權(quán)利要求4所述的引腳擴(kuò)展電路，其特征在于，所述開關(guān)電路通過反向器實(shí)現(xiàn)。6、根據(jù)權(quán)利要求4所述的引腳擴(kuò)展電路，其特征在于，所述開關(guān)電路通過NMOS管實(shí)現(xiàn)。專利摘要本實(shí)用新型公開了一種IC芯片的引腳擴(kuò)展電路，該電路包括信號轉(zhuǎn)換單元、電壓比較單元和編碼器單元，其中，n路數(shù)字輸入信號輸入至所述信號轉(zhuǎn)換單元后，得到一路模擬信號，經(jīng)一個輸入引腳輸入至電壓比較單元后，得到的數(shù)字信號再輸入至編碼器單元的第2至2ⁿ個輸入端口，該編碼器的第1個輸入端口接地，輸出端得到為與n路數(shù)字輸入信號相同的n路數(shù)字輸出信號。該電路結(jié)構(gòu)擴(kuò)展了系統(tǒng)芯片引腳，而且相對于增加的引腳數(shù)量，在很大程度上降低了成本，具有可操作性強(qiáng)的優(yōu)點(diǎn)。文檔編號G06F15/76GK201402460SQ200920130168公開日2010年2月10日申請日期2009年2月13日優(yōu)先權(quán)日2009年2月13日發(fā)明者劉俊秀,劉敬波,方尚俠,嶺石,胡江鳴申請人:深圳艾科創(chuàng)新微電子有限公司