專利名稱：半導體器件局部氧化終止環(huán)的制備方法
技術領域：
本發(fā)明涉及一種半導體器件局部氧化終止環(huán)(LOCOS Termination)的制備方法， 尤其涉及一種用于高壓半導體器件的深層(Buried)局部氧化終止環(huán)的制備方法。
背景技術：
在現(xiàn)代半導體器件制造工藝中，半導體器件的耐擊穿(Breakdown)性能越來越被人們所期待。為了提高半導體器件的擊穿電壓(Breakdown Voltage，BV)，半導體器件具有終止環(huán)(Termination)結構，包圍在半導體器件活躍區(qū)(active area)的周圍，來避免半導體器件的邊緣部分被早期擊穿。現(xiàn)有技術的終止環(huán)通常采用局部氧化的方法形成，然而，采用現(xiàn)有技術的局部氧化方法制備形成的場氧化層(Field Oxide, FOX)的厚度不足，從而影響半導體高壓器件的擊穿性能。

發(fā)明內容
本發(fā)明的目的在于提供一種用于高壓半導體器件的深層(Buried)局部氧化終止環(huán)的制備方法。一種局部硅氧化隔離結構的制備方法，包括如下步驟在硅襯底上半導體器件的邊緣區(qū)域形成墊氧化層和氮化硅層；刻蝕所述墊氧化層、所述氮化硅層和所述硅襯底，形成多個溝槽；將所述溝槽內的硅進行局部氧化，形成場氧化層；去除所述墊氧化層和所述氮
化硅層。上述方法優(yōu)選的一種技術方案，所述溝槽的寬度與相鄰兩個溝槽之間的溝槽壁的寬度的比例范圍為1 3到3 1。上述方法優(yōu)選的一種技術方案，所述溝槽的寬度與相鄰兩個溝槽之間的溝槽壁的寬度的比例為3 1。上述方法優(yōu)選的一種技術方案，所述溝槽的寬度為lum，相鄰兩個溝槽之間的溝槽壁的寬度為0. 5um。上述方法優(yōu)選的一種技術方案，所述溝槽的寬度為lum，相鄰兩個溝槽之間的溝槽壁的寬度為3um。上述方法優(yōu)選的一種技術方案，所述溝槽的寬度為2um，相鄰兩個溝槽之間的溝槽壁的寬度為2um。上述方法優(yōu)選的一種技術方案，所述溝槽的寬度為3um，相鄰兩個溝槽之間的溝槽壁的寬度為lum。上述方法優(yōu)選的一種技術方案，所述場氧化層的厚度為6. 5um。上述方法優(yōu)選的一種技術方案，所述半導體器件為高壓半導體器件。與現(xiàn)有技術相比，本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法在半導體器件邊緣的硅襯底上刻蝕形成多個溝槽，然后將所述溝槽內的硅進行局部氧化，形成場氧化層。 采用本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法，能夠很好的提高半導體器件的擊穿性能。


圖1是本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法的流程圖。圖2、圖3是本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法的第一實施例的示意圖。圖4、圖5是本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法的第二實施例的示意圖。圖6、圖7是本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法的第三實施例的示意圖。圖8、圖9是本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法的第四實施例的示意圖。圖10是采用本發(fā)明的方法制備的半導體器件局部氧化終止環(huán)的測試性能曲線圖。
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面結合附圖對本發(fā)明作進一步的詳細描述。請參閱圖1，圖1是本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法流程圖。優(yōu)選的，本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法為深層半導體器件局部氧化終止環(huán)的制備方法，用于高壓半導體器件中。本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法包括如下步驟在硅襯底上的半導體器件的邊緣區(qū)域形成墊氧化層和氮化硅層。所述墊氧化層用于保護所述襯底的表面不受后續(xù)工藝中的機械壓力。干法刻蝕所述墊氧化層和所述氮化硅層，并進一步刻蝕所述硅襯底，在所述硅襯底上形成多個溝槽。優(yōu)選的，所述溝槽的寬度與相鄰兩個溝槽之間的溝槽壁的寬度的比例范圍為1 3 3 1。將形成多個溝槽的硅片送入熱爐管內，使所述溝槽內的硅進行局部氧化，形成場
氧化層。濕法刻蝕去除所述硅襯底表面的所述墊氧化層和所述氮化硅層，形成半導體器件局部氧化終止環(huán)。形成所述局部氧化終止環(huán)后，還可以在所述終止環(huán)的表面形成場板(Field Plate)。圖2、圖3是本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法的第一實施例的示意圖。圖2中僅示出了墊氧化層13。在本實施例中，在硅襯底11上刻蝕形成的溝槽17的寬度為lum，相鄰兩個溝槽17之間的溝槽壁19的寬度為0. 5um，如圖2所示。將圖2所示的硅片送入熱爐管內，使所述溝槽17內的硅進行局部氧化，形成場氧化層12。采用本實施例的方法制備的場氧化層12可以達到6. 5um以上，因此，采用本實施例的方法制備的局部氧化終止環(huán)具有較高的擊穿電壓。然而，當所述溝槽17的寬度小于3um時，采用本實施例的方法形成的場氧化層12內會形成空隙(Void) 14，如圖3所示，不利于提高半導體器件的擊穿性能。圖4、圖5是本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法的第二實施例的示意圖。圖4中僅示出了墊氧化層。在本實施例中，在硅襯底上刻蝕形成的溝槽27的寬度為 Ium,相鄰兩個溝槽27之間的溝槽壁四的寬度為3um，如圖4所示。將圖4所示的硅片送入熱爐管內，使所述溝槽27內的硅進行局部氧化，形成場氧化層22。采用本實施例的方法制備的場氧化層22可以達到6. 5um以上，因此，采用本實施例的方法制備的局部氧化終止環(huán)具有較高的擊穿電壓。然而，當所述溝槽壁四的寬度大于Ium時，所述溝槽壁四對應位置處的一部分硅M不能被充分氧化，如圖5所示，不利于提高半導體器件的擊穿性能。圖6、圖7是本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法的第三實施例的示意圖。圖6中僅示出了墊氧化層。在本實施例中，在硅襯底上刻蝕形成的溝槽37的寬度為 2um，相鄰兩個溝槽37之間的溝槽壁39的寬度為2um，如圖6所示。將圖6所示的硅片送入熱爐管內，使所述溝槽37內的硅進行局部氧化，形成場氧化層32。采用本實施例的方法制備的場氧化層32可以達到6. 5um以上，因此，采用本實施例的方法制備的局部氧化終止環(huán)具有較高的擊穿電壓。然而，當所述溝槽壁39的寬度大于Ium時，所述溝槽壁四對應位置處的一部分硅34不能被充分氧化，如圖7所示，但稍好于第二實施例，也不利于提高半導體器件的擊穿性能。圖8、圖9是本發(fā)明的半導體器件局部氧化終止環(huán)的制備方法的第四實施例的示意圖。圖8中僅示出了墊氧化層。在本實施例中，在硅襯底上刻蝕形成的溝槽47的寬度為 3um，相鄰兩個溝槽47之間的溝槽壁49的寬度為lum，如圖8所示。將圖8所示的硅片送入熱爐管內，使所述溝槽47內的硅進行局部氧化，形成場氧化層42。采用本實施例的方法制備的場氧化層42可以達到6. 5um以上，且所述溝槽壁四對應位置處的硅被充分氧化，如圖9所示，因此，采用本實施例的方法制備的半導體器件局部氧化終止環(huán)具有較高的擊穿電壓，有利于提高半導體器件的擊穿性能。采用本發(fā)明的方法制備的半導體器件局部氧化終止環(huán)具有較高的擊穿電壓，能夠很好的提高半導體器件的擊穿性能。圖10為采用本發(fā)明的方法制備的半導體器件局部氧化終止環(huán)的測試性能曲線圖，所述被測試的局部氧化終止環(huán)上設置有場板，所述局部氧化終止環(huán)的場氧化層的厚度為6. 5um，本發(fā)明的局部氧化終止環(huán)的擊穿電壓BDVSS能夠達到 1133V。圖 10 中，曲線 51 表示電場(Electronic Field)沿結底(junction bottom)的分布曲線，曲線52表示電子勢能(Electronic Potential)沿結底的分布曲線，由圖可進一步反應出，采用本發(fā)明的方法制備的半導體器件局部氧化終止環(huán)具有較高的擊穿電壓，能夠很好的提高半導體器件的擊穿性能。在不偏離本發(fā)明的精神和范圍的情況下還可以構成許多有很大差別的實施例。應當理解，除了如所附的權利要求所限定的，本發(fā)明并不限于在說明書中所述的具體實施例。
權利要求
1.一種半導體器件局部氧化終止環(huán)的制備方法，其特征在于，包括如下步驟在硅襯底上的半導體器件的邊緣區(qū)域形成墊氧化層和氮化硅層；刻蝕所述墊氧化層、所述氮化硅層和所述硅襯底，形成多個溝槽；將所述溝槽內的硅進行局部氧化，形成場氧化層；去除所述墊氧化層和所述氮化硅層。
2.如權利要求1所述的半導體器件局部氧化終止環(huán)的制備方法，其特征在于，所述溝槽的寬度與相鄰兩個溝槽之間的溝槽壁的寬度的比例范圍為1 3 3 1。
3.如權利要求1所述的半導體器件局部氧化終止環(huán)的制備方法，其特征在于，所述溝槽的寬度與相鄰兩個溝槽之間的溝槽壁的寬度的比例為3 1。
4.如權利要求1所述的半導體器件局部氧化終止環(huán)的制備方法，其特征在于，所述溝槽的寬度為lum，相鄰兩個溝槽之間的溝槽壁的寬度為0. 5um。
5.如權利要求1所述的半導體器件局部氧化終止環(huán)的制備方法，其特征在于，所述溝槽的寬度為lum，相鄰兩個溝槽之間的溝槽壁的寬度為3um。
6.如權利要求1所述的半導體器件局部氧化終止環(huán)的制備方法，其特征在于，所述溝槽的寬度為2um，相鄰兩個溝槽之間的溝槽壁的寬度為2um。
7.如權利要求1所述的半導體器件局部氧化終止環(huán)的制備方法，其特征在于，所述溝槽的寬度為3um，相鄰兩個溝槽之間的溝槽壁的寬度為lum。
8.如權利要求1所述的半導體器件局部氧化終止環(huán)的制備方法，其特征在于，所述場氧化層的厚度為6. 5um。
9.如權利要求1所述的半導體器件局部氧化終止環(huán)的制備方法，其特征在于，所述半導體器件為高壓半導體器件。
全文摘要
本發(fā)明涉及一種半導體器件局部氧化終止環(huán)的制備方法，包括如下步驟在硅襯底上的半導體器件的邊緣區(qū)域形成墊氧化層和氮化硅層；刻蝕所述墊氧化層、所述氮化硅層和所述硅襯底，形成多個溝槽；將所述溝槽內的硅進行局部氧化，形成場氧化層；去除所述墊氧化層和所述氮化硅層。采用本發(fā)明的方法制備的半導體器件局部氧化終止環(huán)具有較高的擊穿電壓，能夠很好的提高半導體器件的擊穿性能。
文檔編號H01L21/316GK102208334SQ20111014201
公開日2011年10月5日 申請日期2011年5月27日 優(yōu)先權日2011年5月27日
發(fā)明者王顥 申請人:上海宏力半導體制造有限公司