專利名稱：場(chǎng)效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造，尤其涉及一種具有接觸蝕刻停止層(contact etch stop layers) ^j^MXMmW^ (field effect transistor)。
背景技術(shù)：
隨著技術(shù)節(jié)點(diǎn)(technology nodes)的縮減，于部分的集成電路設(shè)計(jì)中，便需要使用金屬柵電極以取代傳統(tǒng)多晶硅柵電極，以改善具縮減特征尺寸的的元件表現(xiàn)。形成金屬柵極結(jié)構(gòu)的的一工藝為所謂的“后柵極(gate last)”工藝，于該工藝中的柵極結(jié)構(gòu)于最后制作形成，以利包括了高溫工藝的需于柵極形成后施行之后續(xù)工藝數(shù)量的減少。此外，隨著晶體管尺寸的縮減，需降低柵極氧化物的厚度以維持縮減的柵極長(zhǎng)度的表現(xiàn)。為了降低柵極漏電流，亦使用了高介電常數(shù)(high-k)柵介電層以于維持相同于較大技術(shù)節(jié)點(diǎn)中所應(yīng)用的較薄膜層?xùn)叛趸锼哂械挠行Ш穸葧r(shí)具有較大的物理厚度。然而，目前于互補(bǔ)型金屬氧化物半導(dǎo)體元件(CMOS device)的制作中對(duì)于如此特征與工藝的應(yīng)用仍存在有眾多挑戰(zhàn)。隨著柵極長(zhǎng)度與介于元件間的空間的減少，便更惡化了此些問題。舉例來說，于接觸物蝕刻(contact etching)時(shí)，基于金屬柵極結(jié)構(gòu)與接觸蝕刻停止層之間的低蝕刻選擇比，于金屬柵極結(jié)構(gòu)內(nèi)便產(chǎn)生了凹陷(recess)。因此，便需要一種較佳的元件及金屬柵極結(jié)構(gòu)的保護(hù)方法。

發(fā)明內(nèi)容
為了解決上述問題，于一實(shí)施例中，本發(fā)明提供了一種場(chǎng)效應(yīng)晶體管，包括一基板，包括一表面；一柵極結(jié)構(gòu)，包括多個(gè)側(cè)壁與一頂面，該柵極結(jié)構(gòu)設(shè)置于該基板之上；一間隔物，鄰近該柵極結(jié)構(gòu)的所述多個(gè)側(cè)壁；一第一接觸蝕刻停止層，位于該間隔物之上且沿著該基板的表面延伸；一層間介電層，鄰近該第一蝕刻停止層，其中該層間介電層的一頂面系與該柵極結(jié)構(gòu)的該頂面共平面；以及一第二接觸蝕刻停止層，位于至少該柵極結(jié)構(gòu)的該頂面的一部分之上。于另一實(shí)施例中，本發(fā)明提供了一種場(chǎng)效應(yīng)晶體管的制造方法，包括提供包括多個(gè)側(cè)壁與一頂面的一柵極結(jié)構(gòu)于一基板上；形成一間隔物，鄰近該柵極結(jié)構(gòu)的所述多個(gè)側(cè)壁；形成多個(gè)硅化物區(qū)于該基板內(nèi)，位于柵極結(jié)構(gòu)的所述多個(gè)側(cè)邊； 沉積一第一接觸蝕刻停止層于該間隔物與該柵極結(jié)構(gòu)的該頂面之上；沉積一第一層間介電層于該第一接觸蝕刻停止層之上；于該第一層間介電層與該第一接觸蝕刻停止層上施行一化學(xué)機(jī)械研磨，露出該柵極結(jié)構(gòu)；沉積一第二接觸蝕刻停止層于該第一層間介電層與該柵極結(jié)構(gòu)的該頂面之上；以及圖案化該第二接觸蝕刻停止層，移除該第二接觸蝕刻停止層位于所述多個(gè)硅化物區(qū)上的一部分，使得該第二接觸蝕刻停止層殘留于該柵極結(jié)構(gòu)之上但并不延伸至該硅化物區(qū)之上。因此，本發(fā)明基于導(dǎo)入第二接觸蝕刻停止層的于金屬柵極結(jié)構(gòu)220之上可降低于接觸蝕刻中對(duì)于金屬柵極結(jié)構(gòu)的不期望蝕刻情形。如此，制造場(chǎng)效應(yīng)晶體管的接觸蝕刻停
3止層的前述方法可制造出不具有因接觸蝕刻而形成的凹陷(recess)情形的金屬柵極結(jié)構(gòu)，進(jìn)而改善了元件表現(xiàn)。為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下。


圖1為一流程圖，示出了依據(jù)本發(fā)明的多個(gè)觀點(diǎn)的一場(chǎng)效應(yīng)晶體管的制造方法； 以及圖2A-圖2H顯示了依據(jù)本發(fā)明的多個(gè)觀點(diǎn)的一場(chǎng)效應(yīng)晶體管的接觸蝕刻停止層于制作的多個(gè)階段內(nèi)的示意剖面情形。上述附圖中的附圖標(biāo)記說明如下100 方法；102、104、106、108、110、112、114、116 步驟；200 場(chǎng)效應(yīng)晶體管；202 基板；20 表面；204 有源區(qū)；206 隔離區(qū)；208 輕度摻雜源極與漏極區(qū)；210 重度摻雜源極與漏極區(qū)；212 柵介電層；214 假柵電極層；216 金屬柵電極層；220 柵極結(jié)構(gòu)；220t 頂面；220s 側(cè)壁；222 間隔物；224 第一接觸蝕刻停止層；224t 第一接觸蝕刻停止層的頂面；2 第一層間介電層；226t 第一層間介電層的頂面；230 硅化物區(qū)；234 第二接觸蝕刻停止層；236 第二層間介電層；238 接觸孔；250 光致抗蝕劑層；、 第一接觸蝕刻停止層的厚度；t2 第二接觸蝕刻停止層的厚度；W1 光致抗蝕劑層的寬度；
W2 柵極結(jié)構(gòu)的寬度；W3 第二接觸蝕刻停止層的寬度。
具體實(shí)施例方式可以理解的是，于下文中提供了用于施行本發(fā)明的不同特征的多個(gè)不同實(shí)施例， 或范例?；诤?jiǎn)化本發(fā)明的目的，以下描述了構(gòu)件與設(shè)置情形的特定范例。然而，此些構(gòu)件與設(shè)置情形僅作為范例的用而非用于限制本發(fā)明。舉例來說，于描述中關(guān)于于一第二元件之上或上的第一元件的形成可包括了第一元件與第二元件系為直接接觸的實(shí)施情形，且亦包括了于第一元件與第二元件之間包括了額外元件的實(shí)施情形，因而使得第一元件與第二元件之間并未直接接觸。基于簡(jiǎn)化與清楚的目的，多個(gè)元件可隨意地示出為不同尺寸。此外，本文中亦提供了關(guān)于一“后柵極”金屬柵極結(jié)構(gòu)的范例，然而熟悉此技藝者應(yīng)能理解其亦適用于其他結(jié)構(gòu)及/或使用其他材料。圖1為一流程圖，示出了依據(jù)本發(fā)明的多個(gè)觀點(diǎn)的制造包括接觸蝕刻停止層224、 234(顯示于圖2C-圖2H中)的一場(chǎng)效應(yīng)晶體管200的一方法100。圖2A-圖2H顯示了依據(jù)本發(fā)明的多個(gè)觀點(diǎn)的一場(chǎng)效應(yīng)晶體管的接觸蝕刻停止層224、234于制作的多個(gè)階段內(nèi)的示意剖面情形?？筛褂肅MOS技術(shù)工藝以處理如圖1的場(chǎng)效應(yīng)晶體管。因此，可以理解的是，此些額外工藝可于早于、于其中或晚于圖1所示的方法100而施行，且于下文中僅簡(jiǎn)述了部分的其他工藝。同樣地，圖1-圖2H為經(jīng)過簡(jiǎn)化以較佳地了解本發(fā)明的發(fā)明概念。舉例來說，雖然此些圖式中示出了一場(chǎng)效應(yīng)晶體管200的接觸蝕刻停止層223、234，可以理解的是，在此場(chǎng)效應(yīng)晶體管可為還包括了如電阻、電容、電感、熔絲等數(shù)個(gè)其他元件的一集成電路的一部分。請(qǐng)參照?qǐng)D1與圖2A，方法100起使于步驟102，其中提供了于一基板202上的包括數(shù)個(gè)側(cè)壁220s及一頂面220t的一柵極結(jié)構(gòu)220。于至少一實(shí)施例中，基板202可包括一硅基板。于部分的其他實(shí)施例中，基板202可包括一硅鍺、砷化鎵或其他的適當(dāng)半導(dǎo)體材料?；?02可還包括其他元件，例如不同的摻雜區(qū)、一埋入層及/或一外延層。再者，基板202可為如絕緣層上覆硅(silicon on insulator, SOI)或藍(lán)寶石上覆硅(silicon on sapphire)的一絕緣層上覆半導(dǎo)體(semiconductor on insulator)結(jié)構(gòu)。于其他實(shí)施例中，基板202可包括一經(jīng)摻雜的外延層，一梯度半導(dǎo)體(gradient semiconductor)層及/ 或可還包括一半導(dǎo)體層位于具有不同形態(tài)的另一半導(dǎo)體層的情形，例如一硅層位于一硅鍺層上。于其他實(shí)施例中，一化合物半導(dǎo)體基板202可包括一多重半導(dǎo)體結(jié)構(gòu)或具有一多重化合物半導(dǎo)體結(jié)構(gòu)的一硅基板。基板202包括了一表面20k。于部分實(shí)施例中，基板202可還包括數(shù)個(gè)有源區(qū)204與隔離區(qū)206。依據(jù)設(shè)計(jì)需求，此些有源區(qū)204可包括多種摻雜形態(tài)。于部分實(shí)施例中，有源區(qū)204可摻雜有P型或N 型摻質(zhì)。舉例來說，此些有源區(qū)204可摻雜有如硼或BF2的P型摻質(zhì)、如磷或砷的N型摻質(zhì)，及/或上述的組合。此些有源區(qū)204可用于形成一 N型金屬氧化物半導(dǎo)體晶體管(下稱NM0S)或一 P型金屬氧化物半導(dǎo)體晶體管(下稱PM0S)。于部分實(shí)施例中，于基板202上可形成隔離區(qū)206以隔離此些有源區(qū)204。此隔離區(qū)206可利用如局部硅氧化(L0C0S)法或淺溝槽隔離(STI)等隔離技術(shù)而形成，以定義且電性隔離不同的有源區(qū)204。于本實(shí)施例中，隔離區(qū)206包括一淺溝槽隔離物。隔離區(qū)206可包括氧化硅、氮化硅、氮氧化硅、氟摻雜硅玻璃(FSG)、低介電常數(shù)介電材料、其他適當(dāng)材料及/或上述材料的組合。隔離區(qū)206及于本實(shí)施例中的淺溝槽隔離物可使用采用任何的適當(dāng)工藝形成。于至少一范例中，淺溝槽隔離物的形成可包括通過一光刻工藝以圖案化半導(dǎo)體基板202、蝕刻(例如通過使用一干蝕刻、一濕蝕刻及/或等離子體蝕刻工藝)一溝槽于基板202內(nèi)以及使用一介電材料填入于此溝槽(例如通過化學(xué)氣相沉積工藝)。于部分實(shí)施例中，所填入的溝槽可具有一多重膜層結(jié)構(gòu)，例如為填入有氮化硅或氧化硅的熱氧化物襯層。接著形成一柵介電層212于基板202上。于部分實(shí)施例中，柵介電層212可包括氧化硅、高介電常數(shù)介電材料或其組合。高介電常數(shù)介電材料為具有介電常數(shù)大于氧化硅的介電常數(shù)的一介電材料。高介電常數(shù)介電材料包括金屬氧化物。金屬氧化物擇自由包括 Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu 的氧化物或其混合物所組成族群。柵介電層212可通過一熱氧化工藝、一化學(xué)氣相沉積(CVD) 工藝、一原子層沉積(ALD)工藝而成長(zhǎng)，且具有少于2nm的一厚度。于部分實(shí)施例中，柵介電層212可還包括一中間層(未顯示)以最小化柵介電層 212與基板202間的應(yīng)力。中間層可為通過一熱氧化工藝所成長(zhǎng)的氧化硅或氮氧化硅。于至少一實(shí)施例中，此中間層通過一快速熱氧化工藝或通過包括氧的一公知回火工藝所成長(zhǎng)得到。接著，可形成一假柵電極(dummy gate electrode)層214于柵介電層212之上。于部分實(shí)施例中，假柵電極層214可包括單一膜層或多重膜層。于本實(shí)施例中，假柵電極層可包括多晶硅。此外，假柵電極層214可為經(jīng)均勻地或梯度地?fù)诫s的摻雜多晶硅 (doped-polysilicon)。假柵電極層214可具有一適當(dāng)膜厚。于本實(shí)施例中，假柵電極層214 具有介于約30-60nm的一厚度。假柵電極層214可使用一低壓化學(xué)氣相沉積(LPCVD)工藝而形成。于至少一實(shí)施例中，此LPCVD工藝可于一標(biāo)準(zhǔn)LPCVD爐管內(nèi)及于介于約580_650°C 一溫度與約為200mTorr至ITorr的一壓力下施行，采用硅甲烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、二氯硅甲烷(SiH2Cl2)等作為硅的氣體源(source gas)。且接著，于部分實(shí)施例中，可形成一硬掩模層(未顯示)于假柵電極層214上以保護(hù)假柵電極層214。于部分實(shí)施例中，可于假柵電極層214之上形成硬掩模層(未顯示)以保護(hù)假柵電極層214。硬掩模層可包括氮化硅。氮化硅層可通過如化學(xué)氣相沉積或低溫化學(xué)氣相沉積而沉積。硬掩模層可具有約介于100-400埃的一厚度。于硬掩模層沉積之后， 可使用一光敏感層(未顯示)以圖案化此硬掩模層。接著使用一反應(yīng)性離子蝕刻或一高密度等離子體蝕刻以圖案化并通過硬掩模層而形成數(shù)個(gè)柵極結(jié)構(gòu)220，露出了基板202的一部分，因此柵極結(jié)構(gòu)220包括了數(shù)個(gè)側(cè)壁220s與一頂面220t。亦如圖2A所示，于部分實(shí)施例中，于形成數(shù)個(gè)柵極結(jié)構(gòu)220之后，可于有源區(qū)204 形成數(shù)個(gè)輕度摻雜源極與漏極區(qū)208。其于介于5-lOOKeV的一能量以及介于約1E11-1E14 原子/平方公分的劑量下通過離子注入硼或磷而形成。請(qǐng)參照?qǐng)D1與圖2B，方法100繼續(xù)步驟104，以形成鄰近于柵極結(jié)構(gòu)220的數(shù)個(gè)側(cè)壁220s的一間隔物222。間隔物222可由氧化硅、氮化硅、氮氧化硅、碳化硅、摻氟硅玻璃、 低介電常數(shù)介電材料及或其組合所形成。間隔物222可具有如包括一或多個(gè)襯層的一多膜層結(jié)構(gòu)。此襯層可包括如氧化硅、氮化硅及或其他適當(dāng)材料的一介電材料。間隔物222可通過包括沉積適當(dāng)介電材料與非等向性地蝕刻上述材料的方法以形成此間隔物222。間隔物222的寬度可介于6-36nm。于圖2B內(nèi)亦顯示了位于有源區(qū)204內(nèi)用于低電阻接觸用的數(shù)個(gè)重度摻雜源極與漏極區(qū)210的形成。其可通過于約介于5-150KeV的一能量程度以及于介于約1E15-1E16 原子/平方公分的一摻雜量的硼或磷的離子注入所達(dá)成。仍請(qǐng)參照?qǐng)D1與圖2B，方法100繼續(xù)步驟106，于柵極結(jié)構(gòu)220的側(cè)邊的基板202內(nèi)形成數(shù)個(gè)硅化物區(qū)230。于部分實(shí)施例中，硅化物區(qū)230可通過自對(duì)準(zhǔn)硅化物 (self-aligned silicide, salicide)工藝而形成于源極與漏極區(qū)210之上。舉例來說，此自對(duì)準(zhǔn)硅化物工藝可包括兩個(gè)步驟。首先，可通過于介于500-90(TC —溫度下濺鍍沉積一金屬材料至基板表面上，以于下方硅與金屬材料之間形成一反應(yīng)，以形成此些硅化物區(qū)230。 且接著，蝕刻移除未反應(yīng)的金屬材料。此些硅化物區(qū)230可包括擇自由硅化鈦、硅化鈷、硅化鎳、硅化鉬、硅化鉺或硅化鈀的一金屬材料。于部分實(shí)施例中，此些硅化物區(qū)230的最大厚度T介于約30-50nm。如圖1所示的方法100繼續(xù)步驟108，通過沉積一第一接觸蝕刻停止層2M于間隔物222與柵極結(jié)構(gòu)220的頂面220t之上并延伸至基板202的表面20 處而制作出如圖2C 所示的結(jié)構(gòu)。第一接觸蝕刻停止層2 包括了氮化硅或摻碳氮化硅(carbon-doped silicon nitride)，但并不限于上述材料。第一接觸蝕刻停止層2M可包括一適當(dāng)厚度。于部分實(shí)施例中，第一接觸蝕刻停止層2M具有介于約180-220nm的一厚度、。于部分實(shí)施例中，第一接觸蝕刻停止層2 可使用如化學(xué)氣相沉積工藝(CVD)、高密度等離子體化學(xué)氣相沉積(HDP CVD)工藝、次大氣壓化學(xué)氣相沉積(SACVD)工藝、分子層沉積(MLD)、濺鍍、或其他適當(dāng)方法而沉積。舉例來說，于部分實(shí)施例中，此MLD工藝通常于低于IOmTorr的一壓力以及介于350_500°C的一溫度下施行，例如約450°C。于至少一實(shí)施例中，通過反應(yīng)一娃源化合物(silicon source compound)與一氮源(nitrogen source) 而沉積氮化硅于間隔物222與柵極結(jié)構(gòu)220的頂面220t之上。硅源化合物提供了用于沉積氮化硅的硅且可為硅甲烷或四乙基硅氧烷(TEOS)。氮源則提供了沉積氮化硅的氮且可包括氨氣或氮?dú)狻Ｓ谄渌麑?shí)施例中，則反應(yīng)一碳源化合物、一硅源化合物與一氮源以沉積摻碳氮化硅于間隔物222與柵極結(jié)構(gòu)220的頂面220t之上。碳源化合物可為如碳?xì)浠衔锏囊挥袡C(jī)化合物，例如乙烯。如圖1所示的方法100接著繼續(xù)步驟110，沉積一第一層間介電層2 于第一接觸蝕刻層2M之上以制造出如圖2C所示的結(jié)構(gòu)。此第一層間介電層2 可包括一介電材料。此介電材料可包括氧化硅、氮化硅、氮氧化硅、磷硅玻璃、硼磷硅玻璃、旋涂玻璃、摻氟硅玻璃、摻碳氧化硅(例如SiCOH)、黑鉆石材料(BLACK DIAMOND )、干凝膠 (Xerogel)、氣凝膠(Aerogel)、摻氟的非晶娃碳膜(amorphous fluorinated carbon)、聚對(duì)
二甲苯(Parylene)、苯并環(huán)丁烯(BCB)、芳香族碳?xì)浠衔?SiLK )、摻氟的聚對(duì)二甲苯醚 (FLARE)、聚亞酰胺，及或上述材料的組合?？梢岳斫獾氖堑谝粚娱g介電層2 可還包括一或多個(gè)介電材料及/或一或多個(gè)介電層。于部分實(shí)施例中，第一層間介電層2 可通過化學(xué)氣相沉積、高密度等離子體化學(xué)氣相沉積、次大氣壓化學(xué)氣相沉積、旋轉(zhuǎn)涂布、濺鍍或其他適當(dāng)方式而沉積于第一接觸蝕刻停止層2M上至一適當(dāng)厚度。于本實(shí)施例中，此第一層間介電層2 包括介于3000-4500埃的一厚度。
如圖1所示的方法100接著繼續(xù)步驟112，通過于第一層間介電層2 與第一接觸蝕刻停止層2M上施行一化學(xué)機(jī)械研磨而露出柵極結(jié)構(gòu)220的頂面220t，以制造出如圖 2D所示結(jié)構(gòu)。于一后柵極工藝中，可移除假柵電極層214以使得可形成最終的一金屬柵電極層216，藉以取代假柵電極層214。如此，可使用化學(xué)機(jī)械研磨工藝以平坦化第一層間介電層2 直至露出或抵達(dá)假柵電極層214的頂面220t。此化學(xué)機(jī)械研磨工藝于假柵電極層 214、間隔物222、第一接觸蝕刻停止層224與第一層間介電層2 之間具有一高選擇比，以形成大體平坦的表面。因此，第一層間介電層2 的頂面226t與柵極結(jié)構(gòu)220的頂面220t 共平面?；瘜W(xué)機(jī)械研磨工藝亦可具有低碟化(dishing)及/或腐蝕(erosion)效應(yīng)。于部分的其他實(shí)施例中，可施行化學(xué)機(jī)械研磨工藝以露出硬掩模層，并接著應(yīng)用如一濕蝕刻法的一蝕刻工藝以移除硬掩模層，進(jìn)而露出假柵電極層214的頂面220t。于化學(xué)機(jī)械研磨工藝后，可施行一柵極取代(gate replace)工藝?？梢瞥秊榘ㄩg隔物222、第一接觸蝕刻停止層2M及第一層間介電層226的介電物所環(huán)繞的柵極結(jié)構(gòu) 220內(nèi)的假柵電極層214?？赏ㄟ^包括了下述工藝的任一適當(dāng)工藝而移除假柵電極層214， 以于柵極結(jié)構(gòu)220內(nèi)形成一溝槽。于部分實(shí)施例中，可使用一濕蝕刻工藝及/或一干蝕刻工藝以移除假柵電極層214。于至少一實(shí)施例中，用于假多晶硅柵電極層214的此濕蝕刻工藝包括將之暴露于含氫氧化物溶液(例如氫氧化銨)、去離子水及/或其他適當(dāng)?shù)奈g刻溶液中。接著，于移除假柵電極層214后，便形成了一溝槽(未顯示)?？尚纬梢唤饘賹右蕴钊氪藴喜蹆?nèi)。此金屬層可包括適用于形成此些金屬柵電極層216或其一部分的金屬材料，包括了阻擋物、功函數(shù)層、襯層、界面層、晶種層、粘著層、阻擋層等。于部分實(shí)施例中，此金屬層可包括如TiN、WN、TaN或Ru的適用于PMOS元件的適當(dāng)金屬。于部分其他實(shí)施例中， 此金屬層可包括如 Ti、Ag、Al、TiAUTiAlN, TaC, TaCN、TaSiCN、Mn 或 Zr 的適用于 NMOS 元件的適當(dāng)金屬?？捎诮饘賹由鲜┬辛硪换瘜W(xué)機(jī)械研磨，以形成半導(dǎo)體元件200的數(shù)個(gè)金屬柵電極層216?；谇宄c簡(jiǎn)化的目的，于下文中金屬柵電極層216與柵介電層212稱之為一柵極結(jié)構(gòu)220。于部分實(shí)施例中，較佳地需保護(hù)柵極結(jié)構(gòu)220免于接觸蝕刻(contact etching) 中受到毀損。如圖1所示的方法100繼續(xù)步驟114，通過沉積一第二接觸蝕刻停止層234 于第一層間介電層2 及柵極結(jié)構(gòu)220的頂面220t上而制成如圖2E所示的結(jié)構(gòu)。第二接觸蝕刻停止層234可于接觸蝕刻中保護(hù)柵極結(jié)構(gòu)。第二接觸蝕刻停止層234可包括氮化硅或摻碳氮化硅，但并不其為限。第二接觸蝕刻停止層234可具有一適當(dāng)厚度。于本實(shí)施例中，第二接觸蝕刻停止層234具有介于約190-250埃的一厚度t2。于至少一實(shí)施例中，第一接觸蝕刻停止層224的厚度、少于第二接觸蝕刻停止層234的厚度t2。于部分實(shí)施例中，第二接觸蝕刻停止層234的厚度t2與第一接觸蝕刻停止層224的厚度、間的比率約介于1. 05-1. 15。于部分其他實(shí)施例中，于部分的金屬柵電極層216的損失為可接受時(shí)，第一接觸蝕刻停止層224的厚度^可大于第二接觸蝕刻停止層234的厚度t2以降低電容值 (capacitance)0于部分實(shí)施例中，第二接觸蝕刻停止層234可使用如化學(xué)氣相沉積工藝(CVD)、高密度等離子體化學(xué)氣相沉積(HDP CVD)工藝、次大氣壓化學(xué)氣相沉積(SACVD)工藝、分子層沉積(MLD)、濺鍍、或其他適當(dāng)方法而沉積。舉例來說，于部分實(shí)施例中，此MLD工藝通常于低于IOmTorr的一壓力以及介于350_500°C的一溫度下施行。于部分實(shí)施例中，通過反應(yīng)一娃源化合物(silicon source compound)與一氮源(nitrogen source)而沉禾只氮化娃于層間介電層2 與柵極結(jié)構(gòu)220的頂面220t之上。硅源化合物提供了用于沉積氮化硅的硅且可為硅甲烷或四乙基硅氧烷(TE0Q。氮源則提供了沉積氮化硅的氮且可包括氨氣或氮?dú)狻Ｓ诓糠值钠渌麑?shí)施例中，則反應(yīng)一碳源化合物、一硅源化合物與一氮源以沉積摻碳氮化硅于第一層間介電層2 與柵極結(jié)構(gòu)220的頂面220t之上。碳源化合物可為如碳?xì)浠衔锏囊挥袡C(jī)化合物，例如乙烯。于本實(shí)施例中，第一接觸蝕刻停止層224與第二接觸蝕刻停止層234包括相同材料。于部分其他實(shí)施例中，第一接觸蝕刻停止層224與第二接觸蝕刻停止層234包括了不同材料。舉例來說，于部分實(shí)施例中，第一接觸蝕刻停止層2M為氮化硅，而第二接觸蝕刻停止層234為摻碳氮化硅，反之亦然。接著，形成一圖案化的光致抗蝕劑層250于第二接觸蝕刻停止層234上。舉例來說，圖案化光致抗蝕劑層250可使用如旋轉(zhuǎn)涂布、光刻工藝包括曝光、硬化與顯影工藝、蝕刻(包括灰化或去除工藝)及/或其他工藝的制造工藝而形成。圖案化的光致抗蝕劑層 250對(duì)于如KrF、ArF、EUV或電子束光線的特定曝光光束為敏感的。于至少一實(shí)施例中，圖案化的光致抗蝕劑層包括聚合物、捕捉劑(quencher)、發(fā)色團(tuán)(chromophore)、溶劑及/或化學(xué)增幅劑(chemical amplifier)。于本實(shí)施例中，圖案化的阻劑層250露出了用于源極漏極區(qū)210內(nèi)的接觸物形成的硅化區(qū)230的一部分。光致抗蝕劑層250的寬度W1大于柵極結(jié)構(gòu)220的寬度W2。如圖1所示的方法接著進(jìn)行步驟116，通過圖案化第二接觸蝕刻停止層234，移除位于硅化物區(qū)230上的第二接觸蝕刻停止層234的一部分，使得第二接觸蝕刻停止層234 殘留于柵極結(jié)構(gòu)220之上但并不會(huì)延伸至硅化物區(qū)230之上，以制得如圖2F所示結(jié)構(gòu)。于部分實(shí)施例中，第二接觸蝕刻停止層234的圖案化使用穿過阻劑層250的一干蝕刻工藝， 以露出層間介電層沈0的一部分，使得第二接觸蝕刻停止層234的一寬度W3大于柵極結(jié)構(gòu)220的寬度W2。此干蝕刻工藝可具有一高選擇比，使得干蝕刻工藝可停止于層間介電層 2 處。舉例來說，干蝕刻工藝可于約為150-220瓦的能源功率(source power)及約介于 10-45mTorr的一壓力施行，其使用CH2F2與Ar作為蝕刻氣體。于本實(shí)施例中，第二接觸蝕刻停止層234包括延伸至柵極結(jié)構(gòu)220的頂面220t上的一部分。于本實(shí)施例中，第二接觸蝕刻停止層234還包括延伸至第一接觸蝕刻停止層224 的頂面224t上的一部分。于本實(shí)施例中，第二接觸蝕刻停止層234還包括延伸至第一層間介電層226的頂面226t上的一部分可針對(duì)如圖2F所示的半導(dǎo)體元件220施行包括形成穿透第一接觸蝕刻停止層224 與第二接觸蝕刻停止層234的接觸孔(contact holes)，以形成與柵極結(jié)構(gòu)220及/或源極與漏極區(qū)210的電性接觸之后續(xù)CMOS工藝步驟。請(qǐng)參照?qǐng)D2G，接觸孔238可形成通過任何適當(dāng)工藝。于一范例中，接觸孔238的形成可包括沉積一第二層間介電層236于第一層間介電層2 與第二接觸蝕刻停止層234之上、通過一光刻工藝以圖案化第二層間介電層236、蝕刻(例如通過一干蝕刻、濕蝕刻及或等離子體蝕刻工藝)露出的第二層間介電層 236以移除位于硅化物區(qū)230的一部分上與柵極結(jié)構(gòu)220的一部分上的部分第二層間介電層，露出第一接觸蝕刻停止層224與第二接觸蝕刻停止層234的一部分。
于本實(shí)施例中，第二層間介電層236可包括一介電材料。此介電材料可包括氧化硅、氮化硅、氮氧化硅、磷硅玻璃、硼磷硅玻璃、旋涂玻璃、摻氟硅玻璃、摻碳氧化硅(例如 SiCOH)、黑鉆石材料(BLACK DIAMOND )、干凝膠(Xerogel)、氣凝膠(Aerogel)、摻氟的非晶娃碳膜(amorphous fluorinated carbon)、聚對(duì)二甲苯(Parylene)、苯并環(huán)丁烯 (BCB)、芳香族碳?xì)浠衔?SiLK )、摻氟的聚對(duì)二甲苯醚(FLARE)、聚酰亞胺，及或上述材料的組合?？梢岳斫獾氖堑诙娱g介電層236可還包括一或多個(gè)介電材料及/或一或多個(gè)介電層。于部分實(shí)施例中，第二層間介電層236可通過化學(xué)氣相沉積、高密度等離子體化學(xué)氣相沉積、次大氣壓化學(xué)氣相沉積、旋轉(zhuǎn)涂布、濺鍍或其他適當(dāng)方式而沉積于第一層間介電層226與第二接觸蝕刻停止層234上至一適當(dāng)厚度。于本實(shí)施例中，此第二層間介電層236 包括介于3000-4500埃的一厚度。請(qǐng)參照?qǐng)D2H，可移除第一接觸蝕刻停止層2M與第二接觸蝕刻停止層234的露出部分，以露出柵極結(jié)構(gòu)220與硅化物區(qū)230。于本實(shí)施例中，第一接觸蝕刻停止層2M與第二接觸蝕刻停止層234采用一干蝕刻工藝而同時(shí)移除。此干蝕刻工藝可具有一高選擇比， 使得干蝕刻工藝可停止于柵極結(jié)構(gòu)220與硅化物區(qū)230處。舉例來說，干蝕刻工藝可于約為 150-220瓦的能源功率(source power)及約介于10_45mTorr的一壓力施行，其使用CH2F2 與Ar作為蝕刻氣體。如此，基于導(dǎo)入第二接觸蝕刻停止層234的于金屬柵極結(jié)構(gòu)220之上可降低于接觸蝕刻中對(duì)于金屬柵極結(jié)構(gòu)220的不期望蝕刻情形。如此，制造場(chǎng)效應(yīng)晶體管 200的接觸蝕刻停止層的前述方法可制造出不具有因接觸蝕刻而形成的凹陷(recess)情形的金屬柵極結(jié)構(gòu)220，進(jìn)而改善了元件表現(xiàn)。接著，于部分實(shí)施例中，于形成場(chǎng)效應(yīng)晶體管之后可施行包括了內(nèi)連工藝之后續(xù)工藝，以完成集成電路的制作。雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種場(chǎng)效應(yīng)晶體管，包括 一基板，包括一表面；一柵極結(jié)構(gòu)，包括多個(gè)側(cè)壁與一頂面，該柵極結(jié)構(gòu)設(shè)置于該基板之上； 一間隔物，鄰近該柵極結(jié)構(gòu)的所述多個(gè)側(cè)壁；一第一接觸蝕刻停止層，位于該間隔物之上且沿著該基板的表面延伸； 一層間介電層，鄰近該第一蝕刻停止層，其中該層間介電層的一頂面與該柵極結(jié)構(gòu)的該頂面共平面；以及一第二接觸蝕刻停止層，位于至少該柵極結(jié)構(gòu)的該頂面的一部分之上。
2.如權(quán)利要求1所述的場(chǎng)效應(yīng)晶體管，其中該第二接觸蝕刻停止層的一寬度大于該柵極結(jié)構(gòu)的一寬度。
3.如權(quán)利要求1所述的場(chǎng)效應(yīng)晶體管，其中該第二接觸蝕刻停止層還包括延伸至該第一蝕刻停止層的一頂面上的一部分。
4.如權(quán)利要求1所述的場(chǎng)效應(yīng)晶體管，其中該第二接觸蝕刻停止層還包括延伸至該層間介電層的該頂面的一部分。
5.如權(quán)利要求1所述的場(chǎng)效應(yīng)晶體管，其中該第二接觸蝕刻停止層包括氧化硅或氮氧化硅。
6.如權(quán)利要求1所述的場(chǎng)效應(yīng)晶體管，其中該柵極結(jié)構(gòu)包括一金屬柵電極層。
7.一種場(chǎng)效應(yīng)晶體管的制造方法，包括提供包括多個(gè)側(cè)壁與一頂面的一柵極結(jié)構(gòu)于一基板上； 形成一間隔物，鄰近該柵極結(jié)構(gòu)的所述多個(gè)側(cè)壁； 形成多個(gè)硅化物區(qū)于該基板內(nèi)，位于柵極結(jié)構(gòu)的所述多個(gè)側(cè)邊； 沉積一第一接觸蝕刻停止層于該間隔物與該柵極結(jié)構(gòu)的該頂面之上； 沉積一第一層間介電層于該第一接觸蝕刻停止層之上；于該第一層間介電層與該第一接觸蝕刻停止層上施行一化學(xué)機(jī)械研磨，露出該柵極結(jié)構(gòu)；沉積一第二接觸蝕刻停止層于該第一層間介電層與該柵極結(jié)構(gòu)的該頂面之上；以及圖案化該第二接觸蝕刻停止層，移除該第二接觸蝕刻停止層位于所述多個(gè)硅化物區(qū)上的一部分，使得該第二接觸蝕刻停止層殘留于該柵極結(jié)構(gòu)之上但并不延伸至該硅化物區(qū)之上。
8.如權(quán)利要求7所述的場(chǎng)效應(yīng)晶體管的制造方法，還包括沉積一第二層間介電層于該第一層間介電層與該第二接觸蝕刻停止層之上；以及圖案化該第二層間介電層，移除于該硅化物區(qū)的一部分以及該柵極結(jié)構(gòu)的一部分之上的該第二層間介電層，露出部分的該第一接觸蝕刻停止層與該第二接觸蝕刻停止層。
9.如權(quán)利要求8所述的場(chǎng)效應(yīng)晶體管的制造方法，還包括移除該第一接觸蝕刻停止層與該第二接觸蝕刻停止層的所述多個(gè)露出部分，以露出該柵極結(jié)構(gòu)與該硅化物區(qū)。
10.如權(quán)利要求9所述的場(chǎng)效應(yīng)晶體管的制造方法，其中移除該第一接觸蝕刻停止層與該第二接觸蝕刻停止層的所述多個(gè)露出部分以及露出該柵極結(jié)構(gòu)與該硅化物區(qū)同時(shí)施行。
全文摘要
本發(fā)明提供了一種場(chǎng)效應(yīng)晶體管及其制造方法，其中該場(chǎng)效應(yīng)晶體管包括一基板，包括一表面；一柵極結(jié)構(gòu)，包括多個(gè)側(cè)壁與一頂面，該柵極結(jié)構(gòu)設(shè)置于該基板之上；一間隔物，鄰近該柵極結(jié)構(gòu)的所述多個(gè)側(cè)壁；一第一接觸蝕刻停止層，位于該間隔物之上且沿著該基板的表面延伸；一層間介電層，鄰近該第一蝕刻停止層，其中該層間介電層的一頂面與該柵極結(jié)構(gòu)的該頂面共平面；以及一第二接觸蝕刻停止層，位于至少該柵極結(jié)構(gòu)的該頂面的一部分之上。本發(fā)明可制造出不具有因接觸蝕刻而形成的凹陷情形的金屬柵極結(jié)構(gòu)，進(jìn)而改善了元件表現(xiàn)。
文檔編號(hào)H01L29/78GK102347361SQ20111003816
公開日2012年2月8日 申請(qǐng)日期2011年2月11日 優(yōu)先權(quán)日2010年8月3日
發(fā)明者莊學(xué)理, 張立偉, 朱鳴, 楊寶如 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司