專(zhuān)利名稱(chēng)：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本文中所公開(kāi)的發(fā)明涉及包含不同半導(dǎo)體材料的半導(dǎo)體器件、以及用于制造半導(dǎo)體器件的方法。
背景技術(shù)：
存在各種各樣的金屬氧化物，并且這些金屬氧化物用于各種應(yīng)用。氧化銦是公知的材料，并且被用作液晶顯示設(shè)備等所需的透明電極的材料。ー些金屬氧化物具有半導(dǎo)體特性。具有半導(dǎo)體特性的這些金屬氧化物的示例包括氧化鎢、氧化錫、氧化銦、氧化鋅等。已知其中使用這種金屬氧化物形成溝道形成區(qū)的薄膜 晶體管(參見(jiàn)例如專(zhuān)利文獻(xiàn)I至4、非專(zhuān)利文獻(xiàn)I等)。金屬氧化物的示例不僅包括單組分氧化物，而且包括多組分氧化物。例如，具有同源時(shí)相的InGaO3(ZnO)m Cm 自然數(shù))被稱(chēng)為包含In、Ga和Zn的多組分氧化物半導(dǎo)體(參見(jiàn)例如非專(zhuān)利文獻(xiàn)2至4等)。此外，確認(rèn)也可向薄膜晶體管的溝道形成區(qū)施加包括這種In-Ga-Zn-O基氧化物的氧化物半導(dǎo)體(參見(jiàn)例如專(zhuān)利文獻(xiàn)5、非專(zhuān)利文獻(xiàn)5和6等)。[參考文獻(xiàn)][專(zhuān)利文獻(xiàn)][專(zhuān)利文獻(xiàn)I]日本公開(kāi)專(zhuān)利申請(qǐng)No.S60-198861[專(zhuān)利文獻(xiàn)2]日本公開(kāi)專(zhuān)利申請(qǐng)NO.H8-264794[專(zhuān)利文獻(xiàn)3]PCT申請(qǐng)的日語(yǔ)譯文No.H11-505377[專(zhuān)利文獻(xiàn)4]日本公開(kāi)專(zhuān)利申請(qǐng)No.2000-150900[專(zhuān)利文獻(xiàn)5]日本公開(kāi)專(zhuān)利申請(qǐng)No.2004-103957[非專(zhuān)利文獻(xiàn)][非專(zhuān)利文獻(xiàn) 1]M. ff. Prins、K. O. Grosse-Holz、G. Muller > J. F. M. Cillessen、J. B. Giesbers、R. P. Weening 和 R. M. Wolf, “鐵電透明薄膜晶體管(A ferroelectrictransparent thin-f ilm transistor)”,應(yīng)用物理學(xué)快報(bào)，1996 年 6 月 17 日，第68 卷，第3650-3652 頁(yè)[非專(zhuān)利文獻(xiàn)2] M. Nakamura, N. Kimizuka 和 T. Mohri, “ 1350 °C 下In2O3-Ga2ZnO4-ZnO 系中的相位關(guān)系(The Phase Relations in the In2O3-Ga2ZnO4-ZnOSystem at 1350。C)”，固體化學(xué)雜志，1991年，第93卷，第298-315頁(yè)[非專(zhuān)利文獻(xiàn) 3] N. Kimizuka, M. Isobe 和 M. Nakamura, “ In2O3-ZnGa2O4-ZnO 系中的同系化合物、In2O3(ZnO)m (m=3、4 和 5)、InGaO3(ZnO)3、以及 Ga2O3(ZnO)m (m=7、8、9 和 16)的合成和單晶數(shù)據(jù)(Syntheses and Single-Crystal Data of HomologousCompounds, In2O3 (ZnO) m (m=3, 4, and 5), InGaO3 (ZnO) 3, and Ga2O3 (ZnO) m (m=7, 8, 9, and 16) inthe In2O3-ZnGa2O4-ZnO System)”，固體化學(xué)雜志，1995 年，第 116 卷，第 170-178 頁(yè)[非專(zhuān)利文獻(xiàn)4]M. Nakamura、N. Kimizuka、T. Mohri 和 Μ. Isobe, “新的同系化合物、銦鋅鐵氧化物(IIiFeO3(ZnO)m) (m :自然數(shù))、以及相關(guān)化合物的合成和晶體結(jié)構(gòu)(Syntheses and crystal structures of new homologous compounds, indium iron zincoxides (InFeO3(ZnO)m) (m:natural number) and related compounds)，，，KOTAIBUTSURI (固體物理學(xué))，1993年，第28卷，第5期，第317-327頁(yè)[非專(zhuān)利文獻(xiàn) 5]K. Nomura> H. Ohta、K. Ueda、T. Kamiya、M. Hirano 和 H. Hosono，“在單晶透明氧化物半導(dǎo)體中制造的薄膜晶體管(Thin-film transistor fabricated insingle-crystalline transparent oxide semiconductor)，，,科學(xué)，2003 年，第 300 卷，第1269-1272 頁(yè)[非專(zhuān)利文獻(xiàn) 6]K. Nomura> H. Ohta、K. Ueda、T. Kamiya、M. Hirano 和 H. Hosono，“使用非晶氧化物半導(dǎo)體進(jìn)行的透明柔性薄膜晶體管的室溫制造(Room-temperatureiaorication of transparent flexible tnin—iiim transistors using amorphous oxidesemiconductors)”，自然，2004 年，第 432 卷，第 488-492 頁(yè)

發(fā)明內(nèi)容
包含如上所述的氧化物半導(dǎo)體的這種晶體管的特性與包含常規(guī)的硅的晶體管的特性極大地不同。因此，有可能通過(guò)利用這些晶體管之間的特性差異來(lái)提出新穎的半導(dǎo)體器件。在此情況下，由于包含氧化物半導(dǎo)體的晶體管、以及包含硅的晶體管組合使用，因此包含氧化物半導(dǎo)體的晶體管的電極、以及包含硅的晶體管的電極具有預(yù)定連接關(guān)系。一般而言，采用諸如小型化晶體管或増加半導(dǎo)體器件的集成度之類(lèi)的方法來(lái)實(shí)現(xiàn)半導(dǎo)體器件的操作速度的増加、半導(dǎo)體器件的功耗的降低、半導(dǎo)體器件的價(jià)格的降低等。與只使用包含相同材料的晶體管相比，使用包含不同材料的晶體管的組合在増加集成度方面是不利的，因?yàn)槠溥B接關(guān)系趨于復(fù)雜。由此，所公開(kāi)發(fā)明的一個(gè)實(shí)施例的目的在于，提供具有包括具有不同特性的半導(dǎo)體元件的組合且能夠?qū)崿F(xiàn)更高集成度的新穎結(jié)構(gòu)的半導(dǎo)體器件。根據(jù)所公開(kāi)發(fā)明的半導(dǎo)體器件具有其中包含第一半導(dǎo)體材料(例如，除氧化物半導(dǎo)體材料以外的材料(諸如硅))的晶體管的柵電極與包含第二半導(dǎo)體材料(例如，氧化物半導(dǎo)體材料等)的晶體管的源電極或漏電極組合的結(jié)構(gòu)。更具體結(jié)構(gòu)的示例如下。所公開(kāi)發(fā)明的一個(gè)實(shí)施例是半導(dǎo)體器件，該半導(dǎo)體器件包括第一晶體管，該第一晶體管包括包含第一半導(dǎo)體材料的第一溝道形成區(qū)、其間夾有第一溝道形成區(qū)的雜質(zhì)區(qū)、第一溝道形成區(qū)上的第一柵絕緣層、第一柵絕緣層上的第一柵電極、以及電連接到雜質(zhì)區(qū)的第一源電極和第一漏電極；以及第二晶體管，該第二晶體管包括第二源電極和第二漏電極中與第一柵電極組合的ー個(gè)、第二源電極和第二漏電極中與第一柵電極分開(kāi)的另ー個(gè)、包含第二半導(dǎo)體材料且電連接到第二源電極和第二漏電極的第二溝道形成區(qū)、第二溝道形成區(qū)上的第二柵絕緣層、以及第ニ柵絕緣層上的第二柵電扱。所公開(kāi)發(fā)明的一個(gè)實(shí)施例是半導(dǎo)體器件，該半導(dǎo)體器件包括第一晶體管，該第一晶體管包括包含第一半導(dǎo)體材料的第一溝道形成區(qū)、其間夾有第一溝道形成區(qū)的雜質(zhì)區(qū)、第一溝道形成區(qū)上的第一柵絕緣層、第一柵絕緣層上的第一柵電極、以及電連接到雜質(zhì)區(qū)的第一源電極和第一漏電極；第二晶體管，該第二晶體管包括第二源電極和第二漏電極中與第一柵電極組合的ー個(gè)、第二源電極和第二漏電極中與第一柵電極分開(kāi)的另ー個(gè)、包含第二半導(dǎo)體材料且電連接到第二源電極和第二漏電極的第二溝道形成區(qū)、第二溝道形成區(qū)上的第二柵絕緣層、以及第二柵絕緣層上的第二柵電極；以及電容器，該電容器包括第二源電極和第二漏電極之一、第二柵絕緣層、以及第ニ柵絕緣層上的電容器電極。所公開(kāi)發(fā)明的一個(gè)實(shí)施例是半導(dǎo)體器件，該半導(dǎo)體器件包括第一晶體管，該第一晶體管包括包含第一半導(dǎo)體材料的第一溝道形成區(qū)、其間夾有第一溝道形成區(qū)的雜質(zhì)區(qū)、第一溝道形成區(qū)上的第一柵絕緣層、第一柵絕緣層上的第一柵電極、以及電連接到雜質(zhì)區(qū)的第一源電極和第一漏電極；第二晶體管，該第二晶體管包括第二源電極和第二漏電極中與第一柵電極組合的ー個(gè)、第二源電極和第二漏電極中與第一柵電極分開(kāi)的另ー個(gè)、包含第二半導(dǎo)體材料且電連接到第二源電極和第二漏電極的第二溝道形成區(qū)、第二溝道形成區(qū)上的第二柵絕緣層、以及第二柵絕緣層上的第二柵電極；以及電容器，該電容器包括第二源電極和第二漏電極之一、部分地包括第二溝道形成區(qū)的氧化物半導(dǎo)體層、第二柵絕緣層、以及第ニ柵絕緣層上的電容器電極。在以上實(shí)施例中，第一半導(dǎo)體材料可以是與第二半導(dǎo)體材料不同的半導(dǎo)體材料。 另外，第二半導(dǎo)體材料可以是氧化物半導(dǎo)體材料。注意，雖然在以上實(shí)施例中晶體管的溝道形成區(qū)可使用氧化物半導(dǎo)體材料來(lái)形成，但是所公開(kāi)的發(fā)明不限于此?？刹捎媚軌?qū)崿F(xiàn)截止?fàn)顟B(tài)電流特性與氧化物半導(dǎo)體材料相當(dāng)?shù)牟牧希e例而言諸如碳化硅等寬能隙材料(具體地舉例而言能隙Eg大于3eV的半導(dǎo)體材料)。另外，在以上實(shí)施例中，第一晶體管的開(kāi)關(guān)速度可高于第二晶體管的開(kāi)關(guān)速度。此夕卜，第二晶體管的截止?fàn)顟B(tài)電流可小于第一晶體管的截止?fàn)顟B(tài)電流。注意，在本說(shuō)明書(shū)等中的諸如“上”或“下”之類(lèi)的術(shù)語(yǔ)不一定是指組件直接置于另ー組件上或直接置于另ー組件下。例如，表達(dá)“柵絕緣層上的柵電極”不排除組件置于柵絕緣層和柵電極之間的情況。此外，諸如“上”和“下”之類(lèi)的術(shù)語(yǔ)只是為了方便描述，并且可包括組件的垂直關(guān)系顛倒的情況，除非另外指明。另外，在本說(shuō)明書(shū)等中的諸如“電極”和“布線”之類(lèi)的術(shù)語(yǔ)不限制組件的功能。例如，“電極”可被用作“布線”的一部分，而“布線”可被用作“電極”的一部分。此外，術(shù)語(yǔ)“電極”或“布線”可包括以集成的方式形成多個(gè)“電極”或“布線”的情況。例如，當(dāng)使用相反極性的晶體管時(shí)、或者當(dāng)在電路操作中改變電流流向吋，“源扱”和“漏扱”的功能有時(shí)可彼此互換。因此，在本說(shuō)明書(shū)中，術(shù)語(yǔ)“源扱”和“漏扱”可分別用于指示漏極和源極。注意，在本說(shuō)明書(shū)等中的術(shù)語(yǔ)“電連接”包括組件通過(guò)“具有任何電功能的物體”連接的情況。對(duì)具有任何電功能的物體沒(méi)有具體限制，只要可在通過(guò)該物體連接的組件之間發(fā)射和接收電信號(hào)即可?！熬哂腥魏坞姽δ艿奈矬w”的示例是諸如晶體管之類(lèi)的開(kāi)關(guān)元件、電阻器、電感器、電容器和具有各種功能的元件、以及電極和布線。在所公開(kāi)發(fā)明的結(jié)構(gòu)中，包含除氧化物半導(dǎo)體以外的材料的晶體管的柵電極與包含氧化物半導(dǎo)體的晶體管的源電極或漏電極組合。這使得實(shí)現(xiàn)更高集成度更容易，即使是在連接關(guān)系復(fù)雜的情形中。另外，這使得實(shí)現(xiàn)具有包含氧化物半導(dǎo)體的晶體管的特性(S卩，極小的截止?fàn)顟B(tài)電流(在截止?fàn)顟B(tài)中的源極和漏極之間的漏電流))、以及包含除氧化物半導(dǎo)體以外的材料的晶體管的特性(即，足夠高速地操作的能力)兩者的半導(dǎo)體器件的更高集成度成為可能。以此方式，所公開(kāi)的發(fā)明提供包括包含除氧化物半導(dǎo)體以外的材料的晶體管、以及包含氧化物半導(dǎo)體的晶體管的組合的新穎半導(dǎo)體器件。附圖簡(jiǎn)述

圖1A-1UA-2和IB是半導(dǎo)體器件的截面圖和平面圖。圖2A-1、2A_2和2B是半導(dǎo)體器件的截面圖和平面圖。圖3Α-1、3Α-2和3B是半導(dǎo)體器件的截面圖和平面圖。圖4A至4G是示出半導(dǎo)體器件的制造エ藝的截面圖。
圖5A至是示出半導(dǎo)體器件的制造エ藝的截面圖。圖6A-1和6A-2是半導(dǎo)體器件的電路圖。圖7A和7B是半導(dǎo)體器件的電路圖。圖8A至8C是半導(dǎo)體器件的電路圖。圖9A至9F是各自包括半導(dǎo)體器件的電子設(shè)備。圖10是示出包含氧化物半導(dǎo)體的晶體管的特性的曲線圖。圖11是用于評(píng)估包含氧化物半導(dǎo)體的晶體管的特性的電路圖。圖12是用于評(píng)估包含氧化物半導(dǎo)體的晶體管的特性的時(shí)序圖。圖13是示出包含氧化物半導(dǎo)體的晶體管的特性的曲線圖。圖14是示出包含氧化物半導(dǎo)體的晶體管的特性的曲線圖。圖15是示出存儲(chǔ)器窗寬度的測(cè)試結(jié)果的曲線圖。用于實(shí)現(xiàn)本發(fā)明的最佳模式以下將參考附圖描述本發(fā)明的各個(gè)實(shí)施例的示例。注意，本發(fā)明不限于以下描述，并且本領(lǐng)域技術(shù)人員將容易理解，可以各種方式修改本發(fā)明的模式和細(xì)節(jié)而不背離本發(fā)明的精神與范圍。因此，本發(fā)明不應(yīng)被解釋為限于以下諸實(shí)施例的描述。注意，為了容易理解起見(jiàn)，附圖等所示的每ー組件的位置、尺寸、范圍等在ー些情況下未準(zhǔn)確地表示。因此，所公開(kāi)的發(fā)明不一定限于如附圖等所公開(kāi)的位置、尺寸、范圍等。注意，為了避免組件之間的混淆使用諸如本說(shuō)明書(shū)中的“第一”、“第二”和“第三”的序數(shù)，而這些術(shù)語(yǔ)并不在數(shù)值上限制組件。(實(shí)施例I)在本實(shí)施例中，將參考圖1Α-1、1Α-2和1B、圖2A_1、2A_2和2B、圖3A_1、3A_2和3B、圖4A至4G、以及圖5A至來(lái)描述根據(jù)所公開(kāi)發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)和制造方法。<半導(dǎo)體器件的結(jié)構(gòu)>圖1Α-1、1Α-2和IB示出半導(dǎo)體器件的結(jié)構(gòu)的示例。圖1A_1和圖1A_2是半導(dǎo)體器件的截面圖，而圖IB是半導(dǎo)體器件的平面圖。在此，圖IA-I對(duì)應(yīng)于沿圖IB中的線A1-A2和線B1-B2的截面。在此省略對(duì)應(yīng)于圖1A-2的平面圖，因?yàn)槠涑糠纸Y(jié)構(gòu)以外與圖IB類(lèi)似。圖1Α-1、1Α-2和IB所示的半導(dǎo)體器件包括包含除氧化物半導(dǎo)體以外的材料的晶體管160、以及包含氧化物半導(dǎo)體的晶體管162，并且晶體管160的柵電極與晶體管162的源電極或漏電極組合。半導(dǎo)體器件還包括電連接到晶體管160的柵電極(還用作晶體管162的源電極或漏電極)的電容器164。包含除氧化物半導(dǎo)體以外的材料的晶體管可容易地以高速操作。另ー方面，包含氧化物半導(dǎo)體的晶體管因其特性可將電荷保持較長(zhǎng)時(shí)間。具體而言，通過(guò)采用根據(jù)所公開(kāi)發(fā)明的結(jié)構(gòu)，可容易實(shí)現(xiàn)高集成度。另外，可簡(jiǎn)化制造エ藝。雖然以下所述的所有晶體管都是η溝道晶體管，但是毋庸贅言可使用P溝道晶體管。由于所公開(kāi)發(fā)明的技術(shù)本質(zhì)是在晶體管162中使用氧化物半導(dǎo)體以使能夠存儲(chǔ)數(shù)據(jù)，因此不必將半導(dǎo)體器件的具體結(jié)構(gòu)限于此處所述的結(jié)構(gòu)。圖1Α-1、1Α-2和IB中的晶體管160包括設(shè)置在包含半導(dǎo)體材料(諸如，硅)的襯底100中的溝道形成區(qū)116、設(shè)置成其間夾有溝道形成區(qū)116的雜質(zhì)區(qū)114和高濃度雜質(zhì)區(qū)120 (這些區(qū)域可簡(jiǎn)單地統(tǒng)稱(chēng)為雜質(zhì)區(qū))、設(shè)置在溝道形成區(qū)116上的柵絕緣層108、設(shè)置在柵絕緣層108上的柵電極110a、以及電連接到雜質(zhì)區(qū)的源電極或漏電極152a和源電極或漏電極152b。在此，側(cè)壁絕緣層118設(shè)置在柵電極IlOa的側(cè)面上。當(dāng)從垂直于襯底表面的方向看時(shí)，高濃度雜質(zhì)區(qū)120設(shè)置在襯底100的不與側(cè)壁絕緣層118重疊的區(qū)域中。金屬化合物區(qū)124被設(shè)置成與高濃度雜質(zhì)區(qū)120接觸。元件隔離絕緣層106設(shè)置在襯底100上以包圍晶體管160。源電極或漏電極152a、以及源電極或漏電極152b通過(guò)在晶體管162的柵絕緣層146和層間絕緣層150中形成的開(kāi)ロ電連接到金屬化合物區(qū)124。換句話說(shuō)，源電極或漏電極152a、以及源電極或漏電極152b通過(guò)金屬化合物區(qū)124電連接到高濃度雜質(zhì)區(qū)120和雜質(zhì)區(qū)114。注意，在一些情況下，為了實(shí)現(xiàn)晶體管160等的更高集成度，不形成側(cè)壁絕緣層118。另外，在一些情況下，層間絕緣層被設(shè)置成覆蓋晶體管160的上部。圖1Α-1、1Α-2和IB中的晶體管162包括晶體管160的柵電極I IOa (或一部分)作為組件。柵電極IlOa用作晶體管162中的源電極和漏電極之一。換句話說(shuō)，晶體管160的柵電極與晶體管162的源電極和漏電極之ー組合。晶體管162還包括源電極或漏電極110b。另外，包括溝道形成區(qū)的氧化物半導(dǎo)體層114電連接到柵電極110a、以及源電極或漏電極110b。換句話說(shuō)，晶體管162的源電極和漏電極電連接到晶體管162的溝道形成區(qū)。另外，晶體管162包括在包括溝道形成區(qū)的氧化物半導(dǎo)體層144上的柵絕緣層162、以及柵絕緣層146上的柵電極148a。注意，層間絕緣層可被設(shè)置成覆蓋晶體管162的上部。在此，氧化物半導(dǎo)體層144優(yōu)選為通過(guò)充分地去除諸如氫之類(lèi)的雜質(zhì)、或者通過(guò)充分地供氧來(lái)提純的氧化物半導(dǎo)體層。具體地，氧化物半導(dǎo)體層144的氫濃度小于或等于5X IO19原子/cm3、優(yōu)選小于或等于5X IO18原子/cm3、更優(yōu)選小于或等于5X IO17原子/cm3。注意，氧化物半導(dǎo)體層144的以上氫濃度通過(guò)二次離子質(zhì)譜法(SMS)來(lái)測(cè)量。其中氫減小到足夠低的濃度且通過(guò)如上所述充分地供氧來(lái)減少因缺氧引起的能隙中的缺陷狀態(tài)的氧化物半導(dǎo)體層144的載流子濃度小于I X IO1Vcm3、優(yōu)選小于I X IO1Vcm3、更優(yōu)選小于I. 45 X IO1Vcm30例如，室溫下的截止?fàn)顟B(tài)電流(在此，每單位溝道寬度(I μ m))小于或等于IOOzA/ μ m (IzA (]7C普托(zepto)安培)為I X 1(Γ21Α)、優(yōu)選小于或等于IOzA/μ m。可通過(guò)使用這種i型(本征)氧化物半導(dǎo)體來(lái)獲取具有優(yōu)良截止?fàn)顟B(tài)電流特性的晶體管162。
注意，雖然在本實(shí)施例中晶體管162的溝道形成區(qū)包含氧化物半導(dǎo)體，但是所公開(kāi)發(fā)明的實(shí)施例不限于此?？刹捎媚軌?qū)崿F(xiàn)的截止?fàn)顟B(tài)電流特性與氧化物半導(dǎo)體材料相當(dāng)?shù)牟牧希e例而言諸如碳化硅之類(lèi)的寬能隙材料(Eg>3 eV)。圖1Α-1、1Α-2和IB中的電容器164至少包括柵電極110a、柵絕緣層146、以及電極148b。換句話說(shuō),柵電極IlOa用作電容器164的一個(gè)電極,而電極148b用作電容器164的另ー電極。注意，圖IA-I和圖1A-2之間的差異在于，電容器164是否包括氧化物半導(dǎo)體層144作為組件。在如圖IA-I所示電容器164包括氧化物半導(dǎo)體層144的情況下，可抑制由柵絕緣層146的厚度減小引起的電容器164的故障。換句話說(shuō)，可改進(jìn)半導(dǎo)體器件的產(chǎn)量。另ー方面，在如圖1A-2所示電容器164不包括氧化物半導(dǎo)體層144的情況下，電容與電容器164包括氧化物半導(dǎo)體層144的情況相比可増大。注意，在晶體管162和電容器164中，姆ー電極優(yōu)選具有楔形端部。例如，楔角為30°至60°。注意，“楔角”是指當(dāng)從垂直于其截面(垂直于襯底表面的平面)的方向觀察時(shí) 由具有楔形的層(例如，柵電極148a)的側(cè)面和底面構(gòu)成的角。以此方式，當(dāng)電極具有楔形 端部時(shí)，可改進(jìn)層對(duì)電極的覆蓋率，并且可防止該層斷開(kāi)。<經(jīng)修改的示例>圖2Α-1、2Α-2和2B以及圖3Α-1、3Α-2和3B示出半導(dǎo)體器件的經(jīng)修改的示例。圖2A-1和2A-2以及圖3A-1和3A-2是半導(dǎo)體器件的截面圖，而圖2B和圖3B是半導(dǎo)體器件的平面圖。在此，圖2A-1對(duì)應(yīng)于沿圖2B中的線A1-A2和線B1-B2的截面。在此省略對(duì)應(yīng)于圖2A-2的平面圖，因?yàn)槠涑糠纸Y(jié)構(gòu)以外與圖2B類(lèi)似。另外，圖3A-1對(duì)應(yīng)于沿圖3B中的線A1-A2和線B1-B2的截面。在此省略對(duì)應(yīng)于圖3A-2的平面圖，因?yàn)槠涑糠纸Y(jié)構(gòu)以外與圖3B類(lèi)似。圖2Α-1、2Α-2和2B所示的半導(dǎo)體器件與圖1A_1、1A_2和IB所示的半導(dǎo)體器件之間的差異在于，是否設(shè)置側(cè)壁絕緣層118。S卩，圖2Α-1、2Α-2和2B中的半導(dǎo)體器件不包括側(cè)壁絕緣層。另外，由于不設(shè)置側(cè)壁絕緣層，因此不形成雜質(zhì)區(qū)114。由此，在不設(shè)置側(cè)壁絕緣層的情況下，與設(shè)置側(cè)壁絕緣層的情況相比可更容易地實(shí)現(xiàn)更高集成度。另外，與設(shè)置側(cè)壁絕緣層的情況相比，可更加地簡(jiǎn)化制造エ藝。注意，圖2A-1和圖2A-2之間的差異在于，電容器164是否包括氧化物半導(dǎo)體層144作為組件。效果等類(lèi)似于圖1A-2的情況。圖3Α-1、3Α-2和3B所示的半導(dǎo)體器件與圖1A_1、1A_2和IB所示的半導(dǎo)體器件之間的差異在于，是否設(shè)置側(cè)壁絕緣層118。S卩，圖3Α-1、3Α-2和3B中的半導(dǎo)體器件不包括側(cè)壁絕緣層。另外，由于不設(shè)置側(cè)壁絕緣層，因此不形成雜質(zhì)區(qū)114。此外，圖3Α-1、3Α-2和3B所示的半導(dǎo)體器件與圖2A_1、2A_2和2B所示的半導(dǎo)體器件之間的差異在于，是否設(shè)置源電極或漏電極152a、以及源電極或漏電極152b。換句話說(shuō)，在圖3Α-1、3Α-2和3B所示的半導(dǎo)體器件中，晶體管160的源區(qū)(或源電極)與相鄰晶體管的漏區(qū)(或漏電極)組合；由此，并非每一晶體管都設(shè)置有源電極和漏電極。注意，兩端的晶體管160設(shè)置有與源電極或漏電極152a、以及源電極或漏電極152b相對(duì)應(yīng)的電極。在不設(shè)置側(cè)壁絕緣層且如上所述省略ー些源電極和漏電極的情況下，與設(shè)置這些組件的情況相比，可更容易地實(shí)現(xiàn)更高集成度。另外，與設(shè)置這些組件的情況相比，可更加地簡(jiǎn)化制造エ藝。
注意，圖3A-1和圖3A-2之間的差異在于，電容器164是否包括氧化物半導(dǎo)體層144作為組件。效果等類(lèi)似于圖1A-2的情況。<半導(dǎo)體器件的制造方法>接著，將描述與圖1A-1UA-2和IB相對(duì)應(yīng)的半導(dǎo)體器件的制造方法。首先，以下將參考圖4A至4G描述第一晶體管(晶體管160)的制造方法；然后，將參考圖5A至描述第二晶體管(晶體管162)和電容器(電容器164)的制造方法?！吹谝痪w管的制造方法〉首先，將參考圖4A至4G描述作為第一晶體管的晶體管160的制造方法。注意，晶體管160的制造エ藝主要在圖4A至4G中示出，其中省略沿線B1-B2的截面。首先，制備包含半導(dǎo)體材料的襯底100 (參見(jiàn)圖4A)?？墒褂霉?、碳化硅等的單晶 半導(dǎo)體襯底或多晶半導(dǎo)體襯底、硅鍺等的化合物半導(dǎo)體襯底、SOI襯底等作為包含半導(dǎo)體材料的襯底100。在此，描述使用單晶硅襯底作為包含半導(dǎo)體材料的襯底100的情況的示例。注意，術(shù)語(yǔ)“SOI襯底” 一般是指其中硅半導(dǎo)體層設(shè)置在絕緣表面上的襯底。在本說(shuō)明書(shū)等中，術(shù)語(yǔ)“SOI襯底”還指其中包含除硅以外材料的半導(dǎo)體層設(shè)置在絕緣表面上的襯底。即，“SOI襯底”中所包括的半導(dǎo)體層不限于硅半導(dǎo)體層。此外，SOI襯底可以是具有其中半導(dǎo)體層隔著絕緣層設(shè)置在絕緣襯底(諸如玻璃襯底)上的結(jié)構(gòu)的襯底。在襯底100上形成用作用于形成元件隔離絕緣層的掩模的保護(hù)層102 (參見(jiàn)圖4A)。例如，可使用利用諸如氧化硅、氮化硅、或氧氮化硅之類(lèi)的材料形成的絕緣層作為保護(hù)層102。注意，在該步驟之前或之后，可將賦予η型導(dǎo)電性的雜質(zhì)元素或者賦予P型導(dǎo)電性的雜質(zhì)元素添加到襯底100以控制晶體管的閾值電壓。當(dāng)襯底100中所包含的半導(dǎo)體材料是硅時(shí)，可使用磷、神等作為賦予η型導(dǎo)電性的雜質(zhì)?？墒褂门?、鋁、鎵等作為賦予P型導(dǎo)電性的雜質(zhì)。接著，通過(guò)使用保護(hù)層102作為掩模的蝕刻來(lái)去除襯底100在未用保護(hù)層102覆蓋的區(qū)域(即，露出區(qū)域)中的部分。由此，形成與其他半導(dǎo)體區(qū)隔離的半導(dǎo)體區(qū)104 (參見(jiàn)圖4Β)。作為蝕刻，優(yōu)選進(jìn)行干法蝕刻，但是可進(jìn)行濕法蝕刻?？筛鶕?jù)要蝕刻的材料來(lái)適當(dāng)?shù)剡x擇蝕刻氣體或蝕刻劑。然后，形成絕緣層以覆蓋半導(dǎo)體區(qū)104，并且選擇性地去除與半導(dǎo)體區(qū)104重疊的區(qū)域中的絕緣層；由此，形成元件隔離絕緣層106 (參見(jiàn)圖4Β)。使用氧化硅、氮化硅、氧氮化硅等形成該絕緣層?？刹捎梦g刻處理、拋光處理(諸如CMP)等中的任一種作為用于去除絕緣層的方法。注意，在形成半導(dǎo)體區(qū)104之后或者在形成元件隔離絕緣層106之后，去除保護(hù)層102。接著，在半導(dǎo)體區(qū)104上形成絕緣層，并且在該絕緣層上形成包含導(dǎo)電材料的層。該絕緣層隨后被處理成柵絕緣層，并且可具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)，該單層結(jié)構(gòu)或疊層結(jié)構(gòu)具有通過(guò)CVD法、濺射法等形成的包含氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化招、氧化鉭、氧化乾、娃酸鉿(HfSixOy (x>0,y>0))、添加有氮的娃酸鉿(HfSixOy (x>0,y>0))、添加有氮的鋁酸鉿(HfAlxOy (X>0，y>0))等的膜。替換地，該絕緣層可以通過(guò)高密度等離子體處理或熱氧化處理來(lái)氧化或氮化半導(dǎo)體區(qū)104的表面的方式來(lái)形成。高密度等離子體處理可使用例如稀有氣體(諸如He、Ar、Kr、或Xe )、氧、氧化氮、氨、氮、氫等中的任ー種的混合氣體來(lái)進(jìn)行。該絕緣層的厚度可以是Inm至lOOnm、優(yōu)選例如IOnm至50nm。
可使用諸如鋁、銅、鈦、鉭、或鎢之類(lèi)的金屬材料來(lái)形成包含導(dǎo)電材料的層?？墒褂冒雽?dǎo)體材料(諸如多晶硅)來(lái)形成包含導(dǎo)電材料的層。對(duì)用于形成包含導(dǎo)電材料的層的方法沒(méi)有具體限制，并且可采用各種膜形成方法，諸如蒸鍍法、CVD法、濺射法、或旋涂法。注意，本實(shí)施例示出其中使用金屬材料來(lái)形成包含導(dǎo)電材料的層的情況的示例。此后，選擇性地蝕刻絕緣層以及包含導(dǎo)電材料的層；由此，形成柵絕緣層108和柵電極IlOa (參見(jiàn)圖4C)。注意，此時(shí)還形成晶體管162的源電極或漏電極110b。接著，形成覆蓋柵電極IlOa的絕緣層112(參見(jiàn)圖4C)。然后，將磷(P)、砷(As)等添加到半導(dǎo)體區(qū)104，由此形成具有淺結(jié)深度的雜質(zhì)區(qū)114(參見(jiàn)圖4C)。注意，此處添加磷或砷以形成η型晶體管；在形成P型晶體管的情況下，可添加諸如硼(B)或鋁(Al)之類(lèi)的雜質(zhì)元素。通過(guò)形成雜質(zhì)區(qū)114，在柵絕緣層108下的半導(dǎo)體區(qū)104中形成溝道形成區(qū)116(參見(jiàn)圖4C)。在此，可適當(dāng)?shù)卦O(shè)置所添加雜質(zhì)的濃度；該濃度優(yōu)選在半導(dǎo)體元件高度小型化時(shí)被設(shè)為高。在此采用其中在形成絕緣層112之后形成雜質(zhì)區(qū)114的步驟；替換地，可在形成雜質(zhì)區(qū)114之后形成絕緣層112。
接著，形成側(cè)壁絕緣層118(參見(jiàn)圖4D)。形成絕緣層以覆蓋絕緣層112，并且隨后進(jìn)行高度各向異性蝕刻，由此可以自對(duì)準(zhǔn)方式形成側(cè)壁絕緣層118。此時(shí)，優(yōu)選部分地蝕刻絕緣層112，以露出柵電極IlOa的頂面和雜質(zhì)區(qū)114的頂面。注意，在一些情況下，為了實(shí)現(xiàn)更高集成度，不形成側(cè)壁絕緣層118。接著，形成絕緣層以覆蓋柵電極110a、雜質(zhì)區(qū)114、側(cè)壁絕緣層118等。然后，磷(P)、砷(As)等被添加到與雜質(zhì)區(qū)114接觸的區(qū)域，由此形成高濃度雜質(zhì)區(qū)120(參見(jiàn)圖4E)。此后，去除該絕緣層，并且形成金屬層122以覆蓋柵電極110a、側(cè)壁絕緣層118、高濃度雜質(zhì)區(qū)120等(參見(jiàn)圖4E)。金屬層122可通過(guò)各種膜形成方法(諸如真空蒸鍍法、濺射法、以及旋涂法)來(lái)形成。金屬層122優(yōu)選使用通過(guò)與半導(dǎo)體區(qū)104中所包含的半導(dǎo)體材料反應(yīng)形成低電阻金屬化合物的金屬材料來(lái)形成。這些金屬材料的示例包括鈦、鉭、鎢、鎳、鈷、鉬等。接著，進(jìn)行熱處理以使金屬層122與半導(dǎo)體材料反應(yīng)。由此，形成與高濃度雜質(zhì)區(qū)120接觸的金屬化合物區(qū)124 (參見(jiàn)圖4F)。注意，當(dāng)使用多晶硅等來(lái)形成柵電極IlOa吋，同樣在柵電極IlOa與金屬層122接觸的部分中形成金屬化合物區(qū)。例如，可采用閃光燈的照射來(lái)作為熱處理。雖然毋庸贅言可使用另ー種熱處理方法，但是優(yōu)選使用可在極短時(shí)間內(nèi)實(shí)現(xiàn)熱處理的方法來(lái)改進(jìn)用于形成金屬化合物的化學(xué)反應(yīng)的可控性。注意，金屬化合物區(qū)通過(guò)金屬材料和半導(dǎo)體材料反應(yīng)而形成，并且具有足夠高的導(dǎo)電性。形成金屬化合物區(qū)可準(zhǔn)確地減小電阻，并且改進(jìn)元件特性。注意，在形成金屬化合物區(qū)124之后去除金屬層122。通過(guò)以上步驟，通過(guò)使用包含半導(dǎo)體材料的襯底100來(lái)形成晶體管160 (參見(jiàn)圖4G)。雖然在圖4G所示的階段未形成與源電極和漏電極相對(duì)應(yīng)的電極，但是為了方便起見(jiàn)該狀態(tài)中的結(jié)構(gòu)被稱(chēng)為晶體管160?！吹诙w管和電容器的制造方法〉接著，將參考圖5A至描述晶體管162和電容器164的制造方法。首先，氧化物半導(dǎo)體層142被形成為與還作為晶體管162的一部分的柵電極110a、以及源電極或漏電極IlOb接觸(參見(jiàn)圖5A)。氧化物半導(dǎo)體層142可使用以下氧化物半導(dǎo)體中的任ー種來(lái)形成諸如In-Sn-Ga-Zn-O基氧化物半導(dǎo)體之類(lèi)的四組分金屬氧化物；諸如In-Ga-Zn-O基氧化物半導(dǎo)體、In-Sn-Zn-O基氧化物半導(dǎo)體、In-Al-Zn-O基氧化物半導(dǎo)體、Sn-Ga-Zn-O基氧化物半導(dǎo)體、Al-Ga-Zn-O基氧化物半導(dǎo)體、或Sn-Al-Zn-O基氧化物半導(dǎo)體之類(lèi)的三組分金屬氧化物；諸如In-Zn-O基氧化物半導(dǎo)體、Sn-Zn-O基氧化物半導(dǎo)體、Al-Zn-O基氧化物半導(dǎo)體、Zn-Mg-O基氧化物半導(dǎo)體、Sn-Mg-O基氧化物半導(dǎo)體、以及In-Mg-O基氧化物半導(dǎo)體之類(lèi)的ニ組分金屬氧化物；Ιη-0基氧化物半導(dǎo)體；Sn-0基氧化物半導(dǎo)體；以及Zn-O基氧化物半導(dǎo)體。
具體而言，當(dāng)沒(méi)有電場(chǎng)并且由此截止態(tài)電流可充分地減小吋，In-Ga-Zn-O基氧化物半導(dǎo)體材料具有足夠高的電阻。另外，In-Ga-Zn-O基氧化物半導(dǎo)體材料還具有高場(chǎng)效應(yīng)遷移率，適合用于半導(dǎo)體器件中的半導(dǎo)體材料。給出用InGaO3 (ZnO)m (m>0)表示的氧化物半導(dǎo)體材料作為In-Ga-Zn-O基氧化物半導(dǎo)體材料的典型示例。使用M代替Ga，存在由InMO3(ZnO)m (m>0)表示的氧化物半導(dǎo)體材料。在此，M表示從鎵(Ga)、鋁(Al)、鐵(Fe)、鎳(Ni)、錳(Mn)、鈷(Co)等選擇的一種或多種金屬元素。例如，M可以是Ga、Ga和Al、Ga和Fe、Ga和Ni、Ga和Mn、Ga和Co等。注意，上述組合物從氧化物半導(dǎo)體材料可具有的晶體結(jié)構(gòu)中導(dǎo)出，并且只是示例。作為用于通過(guò)濺射法形成氧化物半導(dǎo)體層142的靶，優(yōu)選使用組分比為In:Ga:Zn=l:x:y (x大于或等于0，而y大于或等于O. 5且小于或等于5)的靶。例如，可使用組分比為 In:Ga:Zn=I: I: I [原子比](x=l,y=l)(即,In2O3:Ga2O3:ZnO=I: 1:2 [摩爾比])等的革巴。另外，還可使用組分比為In:Ga:Zn=I: 1:0. 5[原子比](x=l,y=0. 5)的祀、組分比為In:Ga:Zn=I: 1:2[原子比](x=l, y=2)的革巴、或者組分比為In:Ga:Zn=l :0:1 [原子比](x=0, y=l)的革巴。在本實(shí)施例中，通過(guò)用使用In-Ga-Zn-O基金屬氧化物靶的濺射法來(lái)形成具有非晶結(jié)構(gòu)的氧化物半導(dǎo)體層142。氧化物半導(dǎo)體靶中的金屬氧化物的相對(duì)密度大于或等于80%、優(yōu)選大于或等于95%、并且更優(yōu)選大于或等于99.9%。使用具有相對(duì)較高密度的金屬氧化物靶有可能形成具有致密結(jié)構(gòu)的氧化物半導(dǎo)體層142。其中形成氧化物半導(dǎo)體層142的氣氛優(yōu)選為稀有氣體(通常是氬氣)氣氛、氧氣氣氛、或者稀有氣體(通常是氬氣)和氧氣的混合氣氛。具體地，優(yōu)選使用例如將諸如氫、水、羥基、或氫化物之類(lèi)的雜質(zhì)去除到小于或等于Ippm (優(yōu)選小于或等于IOppb)的濃度的高純度氣體氣氛。在形成氧化物半導(dǎo)體層142時(shí)，例如，將要處理的物體保持在維持于降低壓カ下的處理室中，并且將要處理的物體加熱到高于或等于100° C且低于550° C、優(yōu)選高于或等于200° C且低于或等于400° C的溫度。替換地，在形成氧化物半導(dǎo)體層142時(shí)要處理的物體的溫度可以是室溫。然后，去除處理室中的水分，引入去除了氫、水等的濺射氣體，并且使用上述靶；由此，形成氧化物半導(dǎo)體層142。通過(guò)在加熱要處理的物體的同時(shí)形成氧化物半導(dǎo)體層142，可減少氧化物半導(dǎo)體層142中的雜質(zhì)。此外，可減少因?yàn)R射造成的損壞。為了去除處理室中的水分，優(yōu)選使用截留真空泵。例如，可使用低溫泵、離子泵、鈦升華泵等?？墒褂迷O(shè)置有冷阱的渦輪泵。由于可從用低溫泵等排空的處理室中去除氫、水等，因此，可降低氧化物半導(dǎo)體層142中的雜質(zhì)濃度。
例如,用于形成氧化物半導(dǎo)體層142的條件可設(shè)置如下要處理的物體和靶之間的距離為170mm ;壓強(qiáng)為O. 4Pa ;直流(DC)電源為O. 5kff ;并且氣氛是氧氣(100%的氧氣)氣氛、氬氣(100%的氬氣)氣氛、或者包括氧氣和氬氣的混合氣氛。注意，優(yōu)選使用脈沖直流(DC)電源，因?yàn)榭蓽p少灰塵(在成膜時(shí)形成的粉末或片狀物質(zhì))并且膜厚可以是均勻的。氧化物半導(dǎo)體層142的厚度被設(shè)為在Inm至50nm、優(yōu)選Inm至30nm、更優(yōu)選Inm至IOnm的范圍內(nèi)。使用這種厚度的氧化物半導(dǎo)體層142有可能抑制由小型化引起的短溝道效應(yīng)。注意，氧化物半導(dǎo)體層142的適當(dāng)厚度根據(jù)要使用的氧化物半導(dǎo)體材料、半導(dǎo)體器件的預(yù)期用途等而不同；因此，該厚度可根據(jù)材料、預(yù)期用途等適當(dāng)?shù)卮_定。注意，在通過(guò)濺射法形成氧化物半導(dǎo)體層142之前，優(yōu)選進(jìn)行其中用所引入的氬氣生成等離子體的反濺射，從而去除附著到形成表面(例如，元件隔離絕緣層106的表面)的材料。在此，不同于離子與濺射靶碰撞的正常濺射，反濺射是離子與要處理的表面碰撞以使該表面改性的方法。用于使離子與要處理的表面碰撞的方法的示例是在氬氣氣氛中向表面?zhèn)仁┘痈哳l電壓從而在要處理的物體附近生成等離子體的方法。注意，可使用氮?dú)?、氦氣?氧氣等氣氛來(lái)代替氬氣氣氛。接著，在氧化物半導(dǎo)體層142上形成掩模，并且通過(guò)使用掩模的蝕刻來(lái)處理氧化物半導(dǎo)體層142 ;由此，形成氧化物半導(dǎo)體層144。此后，形成柵絕緣層146與氧化物半導(dǎo)體層144接觸(參見(jiàn)圖5B)。雖然在此描述了處理氧化物半導(dǎo)體層142的情況，但是存在使用氧化物半導(dǎo)體層142而不圖案化的情況?？刹捎酶煞ㄎg刻或濕法蝕刻作為用于蝕刻氧化物半導(dǎo)體層142的方法。毋庸贅言，干法蝕刻和濕法蝕刻可組合使用。蝕刻條件(例如，蝕刻氣體或蝕刻劑、蝕刻時(shí)間、以及溫度)根據(jù)材料適當(dāng)?shù)卦O(shè)置，從而可將氧化物半導(dǎo)體層蝕刻成期望形狀。可用于干法蝕刻的蝕刻氣體的示例是含氯氣體(諸如氯氣(Cl2)、三氯化硼(BC13)、四氯化硅(SiCl4)、或四氯化碳(CCl4)之類(lèi)的氯基氣體)。另外，可使用含氟氣體(諸如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3)之類(lèi)的氟基氣體)、溴化氫(HBr)、氧氣(O2)、添加有諸如氦(He)或氬(Ar)之類(lèi)的稀有氣體的這些氣體中的任一種等。可使用平行板反應(yīng)離子蝕刻(RIE)法、感應(yīng)耦合等離子體(ICP)蝕刻法等作為干法蝕刻。為了將該層蝕刻成期望形狀，適當(dāng)?shù)卦O(shè)置蝕刻條件(例如，施加到線圈狀(coiled)電極的電功率量、施加到襯底側(cè)上的電極的電功率量、以及襯底側(cè)上的電極溫度)?？墒褂昧姿帷⒋姿?、以及硝酸的混合溶液、氨雙氧水混合物(31wt%的雙氧水溶液28wt%的氨溶液冰=5:2:2)等作為可用于濕法蝕刻的蝕刻劑。還可使用諸如IT0-07N (由KANTO化學(xué)公司(ΚΑΝΤ0 CHEMICAL CO.，INC.)生產(chǎn))之類(lèi)的蝕刻劑。注意，氧化物半導(dǎo)體層144優(yōu)選通過(guò)蝕刻成具有楔形端部來(lái)形成。在此，楔角優(yōu)選為例如30°至60°。注意，“楔角”是指當(dāng)從垂直于其截面(垂直于基板表面的平面)的方向觀察時(shí)由具有楔形的層(例如，氧化物半導(dǎo)體層144)的側(cè)面和底面構(gòu)成的角。當(dāng)氧化物半導(dǎo)體層144通過(guò)蝕刻成具有楔形端部來(lái)形成時(shí)，可改進(jìn)柵絕緣層對(duì)氧化物半導(dǎo)體層144的覆蓋，并且可防止柵絕緣層等斷開(kāi)。此后，優(yōu)選在氧化物半導(dǎo)體層144上進(jìn)行熱處理(第一熱處理)。通過(guò)第一熱處理，可去除氧化物半導(dǎo)體層144中的過(guò)量氫(包括水或羥基)，可對(duì)氧化物半導(dǎo)體層的結(jié)構(gòu)排序，并且可減少能隙中的缺陷狀態(tài)。例如，第一熱處理的溫度可被設(shè)為高于或等于300° C且低于550° C、或者高于或等于400° C且低于或等于500° C。例如，在要處理的物體被引入包括電阻加熱器等的電爐之后，可在氮?dú)鈿夥罩性?50° C下進(jìn)行熱處理達(dá)I小吋。氧化物半導(dǎo)體層144在熱處理期間不暴露給空氣，從而可防止水或氫進(jìn)入。 熱處理裝置不限于電爐，并且可以是用于通過(guò)來(lái)自諸如經(jīng)加熱氣體之類(lèi)的介質(zhì)的熱輻射或熱傳導(dǎo)對(duì)要處理的物體加熱的裝置。例如，可使用諸如氣體快速熱退火(GRTA)裝置或燈快速熱退火(LRTA)裝置之類(lèi)的快速熱退火(RTA)裝置。LRTA裝置是用于通過(guò)從諸如鹵素?zé)?、鹵化金屬燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈之類(lèi)的燈發(fā)射的光(電磁波)輻射來(lái)對(duì)要處理的物體加熱的裝置。GRTA裝置是用于使用高溫氣體來(lái)進(jìn)行熱處理的裝置?？墒褂貌慌c要通過(guò)熱處理處理的物體反應(yīng)的惰性氣體(例如，氮?dú)?、或者諸如氬氣之類(lèi)的稀有氣體)作為該氣體。例如，作為第一熱處理，GRTA處理可如下地進(jìn)行。將要處理的物體放入經(jīng)加熱的 惰性氣體氣氛中，加熱幾分鐘，并從惰性氣體氣氛中取出。GRTA處理實(shí)現(xiàn)短時(shí)間的高溫?zé)崽幚?。此外，即使在溫度超過(guò)要處理的物體的溫度上限時(shí)也可采用GRTA處理。注意，在該處理期間，惰性氣體可切換到含氧氣體。這是因?yàn)橛扇毖跻鸬哪芟吨械娜毕轄顟B(tài)可通過(guò)在含氧的氣氛中進(jìn)行第一熱處理來(lái)減少。注意,作為惰性氣體氣氛,優(yōu)選使用包含氮?dú)饣蛳∮袣怏w(例如,氦氣、氖氣、或氬氣)作為其主要組分、并且不包含水、氫等的氣氛。例如，引入熱處理裝置的氮?dú)?、或者諸如氦氣、氖氣或IS氣之類(lèi)的稀有氣體的純度被設(shè)為大于或等于6N(99. 9999% )、優(yōu)選大于或等于7N (99. 99999%)(即，雜質(zhì)濃度小于或等于為lppm、優(yōu)選小于或等于O. lppm)。在任何情況下，通過(guò)使用氧化物半導(dǎo)體層144來(lái)獲取具有極優(yōu)良特性的晶體管，該氧化物半導(dǎo)體層144作為通過(guò)第一熱處理減少雜質(zhì)而獲取的i型(本征)或基本i型的氧化物半導(dǎo)體層。以上熱處理(第一熱處理)因?yàn)榫哂腥コ龤?、水等的效果，因此也可被稱(chēng)為脫水處理、脫氫處理等。脫水處理或脫氫處理可在形成氧化物半導(dǎo)體層之后、在形成柵絕緣層之后、或者在形成柵電極層之后進(jìn)行。這種脫水處理或脫氫處理可進(jìn)行一次或多次。柵絕緣層146可通過(guò)CVD法、濺射法等形成。柵絕緣層146優(yōu)選被形成為包含氧化硅、氮化硅、氧氮化硅、氧化鋁、氧化鉭、氧化鉿、氧化釔、硅酸鉿(HfSixOy (x>0，y>0))、添加有氮的硅酸鉿(HfSixOy (x>0, y>0))、添加有氮的鋁酸鉿(HfAlxOy (x>0, y>0))等。柵絕緣層146可具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)。對(duì)柵絕緣層146的厚度沒(méi)有具體限制；該厚度優(yōu)選為小以確保晶體管在小型化半導(dǎo)體器件時(shí)的操作。例如，在使用氧化硅的情況下，該厚度可以是Inm至lOOnm、優(yōu)選IOnm至50nm。當(dāng)如上所述柵絕緣層為薄時(shí)，因隧道效應(yīng)等引起的柵泄漏成為問(wèn)題。為了解決柵泄漏的問(wèn)題，柵絕緣層146可使用諸如氧化鉿、氧化鉭、氧化釔、硅酸鉿(HfSixOy (x>0,y>0))、添加有氮的硅酸鉿(HfSixOy (x>0, y>0))、添加有氮的鋁酸鉿(HfAlxOy (x>0, y>0))之類(lèi)的高介電常數(shù)(高k)材料來(lái)形成。高k材料用于柵絕緣層146有可能増加厚度以抑制柵泄漏并確保電性質(zhì)。注意，還可采用包含高k材料的膜、以及包含氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化鋁等中的任ー種的膜的疊層結(jié)構(gòu)。
在形成柵絕緣層146之后，優(yōu)選在惰性氣體氣氛或氧氣氣氛中進(jìn)行第二熱處理。該熱處理的溫度被設(shè)為在200° C至450° C、優(yōu)選250° C至350° C的范圍內(nèi)。例如，可在氮?dú)鈿夥罩性?50° C下進(jìn)行熱處理達(dá)I小吋。通過(guò)第二熱處理，可減少晶體管的電特性的變化。在柵絕緣層146含氧的情況下，可向氧化物半導(dǎo)體層144供氧，并且可填充氧化物半導(dǎo)體層144中的氧空位；由此，也可形成i型(本征)或基本i型的氧化物半導(dǎo)體層。注意，在本實(shí)施例中，第二熱處理在形成柵絕緣層146之后進(jìn)行；對(duì)第二熱處理的時(shí)序沒(méi)有具體限制。例如，第二熱處理可在形成柵電極之后進(jìn)行。替換地，第一熱處理和第ニ熱處理可連續(xù)地進(jìn)行，或者第一熱處理的次數(shù)可為第二熱處理的兩倍，或者第二熱處理的次數(shù)可為第一熱處理的兩倍。接著，在柵絕緣層146上，在與氧化物半導(dǎo)體層144重疊的區(qū)域中形成柵電極
148a，并且在與柵電極IlOa重疊的區(qū)域中形成電極148b (電容器電極)(參見(jiàn)圖5C)。柵電極148a和電極148b可通過(guò)形成導(dǎo)電層以覆蓋柵絕緣層146并且隨后選擇性地蝕刻該導(dǎo)電層來(lái)形成。將成為柵電極148a和電極148b等的導(dǎo)電層可通過(guò)諸如濺射法之類(lèi)的PVD法、或者諸如等離子體CVD法之類(lèi)的CVD法來(lái)形成?？墒褂脧匿X、鉻、銅、鉭、鈦、鑰、以及鎢中選擇的元素，包含這些元素中的任一種作為組分的合金等作為導(dǎo)電層的材料。可使用包含錳、鎂、鋯、以及鈹中的任ー種、或者這些元素中的多種元素的組合的材料。替換地，可使用包含鋁、以及從鈦、鉭、鎢、鑰、鉻、釹和鈧中選擇的元素、或者這些元素中的多種元素的組合的材料。導(dǎo)電層可具有單層結(jié)構(gòu)、或者包含兩層或更多層的疊層結(jié)構(gòu)。例如，導(dǎo)電層可具有鈦膜或氮化鈦膜的單層結(jié)構(gòu)、含硅的鋁膜的單層結(jié)構(gòu)、鈦膜層疊在鋁膜上的雙層結(jié)構(gòu)、鈦膜層疊在氮化鈦膜上的雙層結(jié)構(gòu)、或者鈦膜、鋁膜和鈦膜依次層疊的三層結(jié)構(gòu)等。注意，具有鈦膜或氮化鈦膜的單層結(jié)構(gòu)的導(dǎo)電層的優(yōu)點(diǎn)在于，可容易將其處理成具有楔形的電極。該導(dǎo)電層可使用導(dǎo)電金屬氧化物來(lái)形成?？墒褂醚趸?In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2,在一些情況下縮寫(xiě)為ΙΤ0)、氧化銦-氧化鋅合金(Ιη203-Ζη0)、或者包含硅或氧化硅的這些金屬氧化物材料中的任ー種作為導(dǎo)電金屬氧化物。優(yōu)選蝕刻該導(dǎo)電層，從而各個(gè)電極被形成為具有楔形端部。例如，楔角為30°至60°。即使在隨后形成另ー導(dǎo)電層、絕緣層、半導(dǎo)體層等的情況下，當(dāng)進(jìn)行蝕刻以使電極具有楔形端部吋，也可改進(jìn)該層對(duì)電極的覆蓋，并且可防止該層斷開(kāi)。此后，層間絕緣層150被形成為覆蓋柵電極148a等。在層間絕緣層150和柵絕緣層146中形成開(kāi)ロ以達(dá)到金屬化合物區(qū)124。然后，形成連接到金屬化合物區(qū)124的源電極或漏電極152a、以及源電極或漏電極152b (參見(jiàn)圖OT)。層間絕緣層150可通過(guò)CVD法、濺射法等形成。對(duì)層間柵絕緣層150的材料沒(méi)有具體限制；層間絕緣層150優(yōu)選使用諸如氧化硅、氮化硅、氧氮化硅、或氧化鋁之類(lèi)的材料來(lái)形成。層間柵絕緣層150可具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)。注意，層間絕緣層150期望被形成為具有平坦表面。這是因?yàn)楫?dāng)層間絕緣層150具有平坦表面時(shí)，可在層間絕緣層150上順利地形成具有在小型化半導(dǎo)體器件等的情況下所必需的多層結(jié)構(gòu)的電極、布線等。注意，可使用諸如化學(xué)機(jī)械拋光(CMP)之類(lèi)的方法來(lái)使層間絕緣層150平面化。
可采用干法蝕刻或濕法蝕刻作為用于蝕刻層間絕緣層150的方法。毋庸贅言，干法蝕刻和濕法蝕刻可組合使用。蝕刻條件(例如，蝕刻氣體或蝕刻劑、蝕刻時(shí)間、以及溫度)根據(jù)材料適當(dāng)?shù)卦O(shè)置，從而可將層間絕緣層蝕刻成期望形狀。源電極或漏電極152a、以及源電極或漏電極152b可以例如在包括開(kāi)ロ的區(qū)域中通過(guò)PVD法、CVD法等形成導(dǎo)電層，并且隨后通過(guò)蝕刻、CMP等來(lái)去除導(dǎo)電層的一部分的方式形成。具體地，有可能采用例如其中在包括開(kāi)ロ的區(qū)域中通過(guò)PVD法形成鈦薄膜且通過(guò)CVD法形成氮化鈦薄膜、并且隨后形成鎢膜以嵌入這些開(kāi)口中的方法。在此，通過(guò)PVD法形成的鈦膜用來(lái)減少在形成有鈦膜的表面上形成的氧化物膜(諸如，自然氧化物膜)，并且減小與下電極(在此，金屬化合物區(qū)124)等的接觸電阻。在形成鈦膜之后形成的氮化鈦膜具有用于抑制導(dǎo)電材料擴(kuò)散的阻擋功能。在形成鈦、氮化鈦等的阻擋膜之后，可通過(guò)鍍覆法形成銅膜。注意，布線等可附加地在形成源電極或漏電極152a之后形成。通過(guò)以上步驟，完成包括用于溝道形成區(qū)的經(jīng)提純的氧化物半導(dǎo)體層144的晶體管162 (參見(jiàn)圖K))。另外，完成電容器164。圖所示的晶體管162包括氧化物半導(dǎo)體層144、電連接到包括溝道形成區(qū)的氧化物半導(dǎo)體層144的柵電極IlOa (對(duì)于晶體管162，源電極或漏電極)、源電極或漏電極110b、覆蓋這些組件的柵絕緣層146、以及柵絕緣層146上的柵電極148a。電容器164包括柵電極IlOa (對(duì)于晶體管162，源電極或漏電極)、氧化物半導(dǎo)體層144、柵絕緣層146、以及柵絕緣層146上的電極148b。
在本實(shí)施例中所述的晶體管162中，氧化物半導(dǎo)體層144被提純并且由此包含濃度小于或等于5 X IO19原子/cm3、優(yōu)選小于或等于5 X IO18原子/cm3、更優(yōu)選小于或等于5 X IO17原子/cm3的氫。另外，氧化物半導(dǎo)體層144的載流子密度例如小于I X 1012/cm3、優(yōu)選小于I. 45X IO1Vcm3,其充分低于一般娃晶片的載流子密度(約lX1014/cm3)。因此,截止?fàn)顟B(tài)電流足夠小。例如，室溫下晶體管162的截止?fàn)顟B(tài)電流(在此，每單位溝道寬度(I μ m))小于或等于100zA/m (IzA (]7C普托安培(zeptoampere))為I X 1(Γ21Α)、優(yōu)選小于或等于或者 IOzA/μ m。以此方式，通過(guò)使用被提純且本征的氧化物半導(dǎo)體層144，可充分地減小該晶體管的截止?fàn)顟B(tài)電流。另外，通過(guò)使用這種晶體管，可獲取具有新穎特性(例如，長(zhǎng)期存儲(chǔ)器保持特性)的半導(dǎo)體器件。另外，通過(guò)其中包含除氧化物半導(dǎo)體以外的材料的晶體管的柵電極與包含氧化物半導(dǎo)體的晶體管的源電極或漏電極組合的結(jié)構(gòu)，即使在連接關(guān)系復(fù)雜的情形中也可容易實(shí)現(xiàn)更高集成度。本實(shí)施例中所述的結(jié)構(gòu)、方法等可與其他實(shí)施例中所述的任ー結(jié)構(gòu)、方法等適當(dāng)?shù)亟M合。(實(shí)施例2)在本實(shí)施例中，將描述根據(jù)以上實(shí)施例的半導(dǎo)體器件的具體結(jié)構(gòu)示例和操作。注意，在以下提及的ー些電路圖中，“ OS”可寫(xiě)在晶體管旁邊以指示該晶體管包含氧化物半導(dǎo)體。在圖6A-1所示的半導(dǎo)體器件中，第一布線(第一條線，也稱(chēng)為源極線)電連接到晶體管160的源電極。第二布線(第二條線，也稱(chēng)為位線)電連接到晶體管160的漏電極。第三布線(第三條線，也稱(chēng)為第一信號(hào)線)電連接到晶體管162的源電極和漏電極中的另ー個(gè)。第四布線(第四條線，也稱(chēng)為第二信號(hào)線)電連接到晶體管162的柵電扱。此外，晶體管162的源電極和漏電極之一、以及晶體管160的柵電極電連接到電容器164的ー個(gè)電扱。第五布線(第五條線，也稱(chēng)為字線)電連接到電容器164的另ー電扱。在此，包含氧化物半導(dǎo)體的晶體管被用作晶體管162。包含氧化物半導(dǎo)體的晶體管具有相當(dāng)小的截止?fàn)顟B(tài)電流的特性。為此，通過(guò)使晶體管162截止，晶體管160的柵電極的電位可保持極長(zhǎng)的時(shí)間。通過(guò)提供電容器164，可更容易地進(jìn)行施加到晶體管160的柵電極的電荷的保持、以及所保持?jǐn)?shù)據(jù)的讀取。圖6A-1中的半導(dǎo)體器件利用可保持晶體管160的柵電極的電位的特性，并且由此可如下地寫(xiě)入、保持和讀取數(shù)據(jù)。首先，將描述數(shù)據(jù)的寫(xiě)入和保持。首先，第四布線的電位被設(shè)為使晶體管162導(dǎo)通 的電位，從而晶體管162導(dǎo)通。因此，向晶體管160的柵電極和電容器164供應(yīng)第三布線的電位。即，向晶體管160的柵電極施加預(yù)定電荷(寫(xiě)入)。在此，施加提供不同電位電平的兩種電荷(在下文中稱(chēng)為低電平電荷和高電平電荷)之一。此后，第四布線的電位被設(shè)為使晶體管162截止的電位，從而晶體管162截止。由此，保持向晶體管160的柵電極施加的電荷(保持)。由于晶體管162的截止?fàn)顟B(tài)電流相當(dāng)?shù)匦。虼司w管160的柵電極的電荷保持較長(zhǎng)時(shí)間。接著，將描述數(shù)據(jù)的讀取。通過(guò)向第五布線供應(yīng)適當(dāng)電位(讀取電位)、而向第一布線供應(yīng)預(yù)定電位(恒定電位)，第二布線的電位根據(jù)保持在晶體管160的柵電極的電荷量而變化。這是因?yàn)橐话惝?dāng)晶體管160是η溝道晶體管時(shí)，向晶體管160的柵電極施加高電平電荷的情況下的視在閾值電壓Vth Η低于向晶體管160的柵電極施加低電平電荷的情況下的視在閾值電壓Vth p在此，視在閾值電壓是指需要使晶體管160導(dǎo)通的第五布線的電位。由此，第五布線的電位被設(shè)為在Vth Η和Vg之間的中間電位Vtl,由此可確定向晶體管160的柵電極施加的電荷。例如，在寫(xiě)入時(shí)施加高電平電荷的情況下，當(dāng)?shù)谖宀季€的電位被設(shè)為VtlOVthj)吋，晶體管160導(dǎo)通。在寫(xiě)入時(shí)施加低電平電荷的情況下，甚至當(dāng)?shù)谖宀季€的電位被設(shè)為Vci (<Vth J吋，晶體管160保持截止。因此，可通過(guò)測(cè)量第二布線的電位來(lái)讀取所保持的數(shù)據(jù)。注意，在未讀出數(shù)據(jù)的情況下，可向第五布線供應(yīng)不管柵電極的狀態(tài)如何都使晶體管160截止的電位(B卩，低于Vth H的電位)。替換地，可向第五布線供應(yīng)不管柵電極的狀態(tài)如何都使晶體管160導(dǎo)通的電位(S卩，高于Vth_L的電位)。接著，將描述數(shù)據(jù)的重寫(xiě)。數(shù)據(jù)的重寫(xiě)以類(lèi)似于數(shù)據(jù)的寫(xiě)入和保持的方式進(jìn)行。即，第四布線的電位被設(shè)為使晶體管162導(dǎo)通的電位，從而晶體管162導(dǎo)通。因此，向晶體管160的柵電極和電容器164供應(yīng)第三布線的電位(新數(shù)據(jù)的電位)。此后，第四布線的電位被設(shè)為使晶體管162截止的電位，從而晶體管162截止。因此，向晶體管160的柵電極施加新數(shù)據(jù)的電荷。在根據(jù)所公開(kāi)發(fā)明的半導(dǎo)體器件中，可通過(guò)如上所述的另一數(shù)據(jù)寫(xiě)入來(lái)直接重寫(xiě)數(shù)據(jù)。因此，通過(guò)使用閃存等所需的高電壓從浮動(dòng)?xùn)盘崛‰姾刹皇潜匦璧?，并且由此可抑制因擦除操作引起操作速度的降低。換句話說(shuō)，可實(shí)現(xiàn)半導(dǎo)體器件的高速操作。注意，晶體管162的源電極或漏電極電連接到晶體管160的柵電扱，并且因此具有類(lèi)似于用于非易失性存儲(chǔ)元件的浮動(dòng)?xùn)啪w管的浮動(dòng)?xùn)诺墓δ?。因此，在一些情況下，在附圖中，晶體管162的源電極或漏電極電連接到晶體管160的柵電極的部分被稱(chēng)為浮動(dòng)?xùn)挪糠諪G。當(dāng)晶體管162截止時(shí)，浮動(dòng)?xùn)挪糠諪G可被視為嵌入絕緣體，并且由此電荷保持在浮動(dòng)?xùn)挪糠諪G中。包含氧化物半導(dǎo)體的晶體管162的截止?fàn)顟B(tài)電流小于或等于包含硅半導(dǎo)體等的晶體管的截止?fàn)顟B(tài)電流的十萬(wàn)分之一；由此，因晶體管162的泄漏造成的浮動(dòng)?xùn)挪糠諪G中所累積電荷的丟失是可忽略的。即，通過(guò)包含氧化物半導(dǎo)體的晶體管162，可實(shí)現(xiàn)在不供電情況下可保持?jǐn)?shù)據(jù)的非易失性存儲(chǔ)器件。
例如，當(dāng)在室溫下晶體管162的截止?fàn)顟B(tài)電流小于或等于IOzA(IzA (zeptoampere)為I X 10_21A)、且電容器164的電容約為IOfF時(shí)，數(shù)據(jù)可保持IO4秒或更長(zhǎng)。毋庸贅言，保持時(shí)間取決于晶體管特性和電容。此外，在此情況下，已成為常規(guī)浮動(dòng)?xùn)啪w管的問(wèn)題的柵絕緣膜(隧道絕緣膜)劣化問(wèn)題不存在。即，可解決作為常規(guī)問(wèn)題的因電子注入浮動(dòng)?xùn)哦鸬臇沤^緣膜的劣化的問(wèn)題。這意味著，原則上對(duì)寫(xiě)入的次數(shù)沒(méi)有限制。此外，常規(guī)浮動(dòng)?xùn)啪w管中寫(xiě)入或擦除所需的高電壓也是不必要的。圖6A-1中的半導(dǎo)體器件中的組件(諸如晶體管)可被視為包括如圖6A-2所示的電阻器和電容器。即，在圖6A-2中，晶體管160和電容器164各自被視為包括電阻器和電容器。Rl和Cl分別指示電容器164的電阻和電容。電阻Rl對(duì)應(yīng)于電容器164中所包括的絕緣層的電阻。R2和C2分別表示電容器160的電阻和電容。電阻R2對(duì)應(yīng)于在晶體管160導(dǎo)通時(shí)柵絕緣層的電阻。電容C2對(duì)應(yīng)于所謂的柵極電容(在柵電極與源電極或漏電極之間形成的電容、以及在柵電極與溝道形成區(qū)之間形成的電容)。在晶體管162的柵泄漏足夠小、并且Rl和R2滿足Rl彡ROS和R2彡ROS (其中ROS是在晶體管162截止的情況下源電極和漏電極之間的電阻(也稱(chēng)為有效電阻))的條件下，電荷保持周期(也稱(chēng)為數(shù)據(jù)保持周期)主要由晶體管162的截止?fàn)顟B(tài)電流確定。另ー方面，在不滿足這些條件的情況下，即使晶體管162的截止?fàn)顟B(tài)電流足夠小，也難以確保足夠的保持周期。這是因?yàn)榫w管162的除截止?fàn)顟B(tài)電流以外的漏電流(例如，在源電極和柵電極之間生成的漏電流)大。因此，可以說(shuō)本實(shí)施例中所公開(kāi)的半導(dǎo)體器件優(yōu)選滿足以上關(guān)系。同時(shí)，期望Cl和C2滿足Cl彡C2。這是因?yàn)槿绻鸆l大，則在浮動(dòng)?xùn)挪糠諪G的電位由第五布線控制時(shí)(例如，在讀取時(shí))，可抑制第五布線的電位的變化。當(dāng)滿足以上關(guān)系時(shí)，可實(shí)現(xiàn)更良好的半導(dǎo)體器件。注意，Rl和R2取決于晶體管160和晶體管162的柵絕緣層。同樣的關(guān)系適用于Cl和C2。因此，優(yōu)選適當(dāng)?shù)卦O(shè)置柵絕緣層的材料、厚度等以滿足以上關(guān)系。在本實(shí)施例中所述的半導(dǎo)體器件中，浮動(dòng)?xùn)挪糠諪G具有類(lèi)似于閃存等的浮動(dòng)?xùn)啪w管的浮動(dòng)?xùn)诺墓δ?，但是本?shí)施例的浮動(dòng)?xùn)挪糠諪G具有與閃存等的浮動(dòng)?xùn)诺奶卣饔斜举|(zhì)不同的特征。在閃存的情況下，由于向控制柵施加高電壓，因此有必要保持単元之間的適當(dāng)距離以防止控制柵的電位影響相鄰単元的浮動(dòng)?xùn)拧＿@是抑制半導(dǎo)體器件的更高集成度的ー個(gè)因素。該因素歸因于閃存的基本原理，其中隧穿電流通過(guò)施加高電場(chǎng)來(lái)生成。
此外，由于閃存的以上原理，發(fā)生絕緣膜的劣化，并且由此出現(xiàn)限制重寫(xiě)次數(shù)(約IO4至IO5次)的另ー問(wèn)題。根據(jù)所公開(kāi)發(fā)明的半導(dǎo)體器件通過(guò)開(kāi)關(guān)包含氧化物半導(dǎo)體的晶體管來(lái)操作，而不使用通過(guò)隧穿電流的電荷注入的上述原理。即，與閃存不同，用于電荷注入的高電場(chǎng)是不必要的。因此，不必考慮來(lái)自控制柵的高電場(chǎng)對(duì)相鄰單元的影響，并且這便于更高集成度。此外，不采用通過(guò)隧穿電流的電荷注入，這意味著不存在使存儲(chǔ)單元劣化的原因。換句話說(shuō)，根據(jù)所公開(kāi)發(fā)明的半導(dǎo)體器件具有比閃存高的耐久性和可靠性。另外，根據(jù)所公開(kāi)發(fā)明的半導(dǎo)體器件優(yōu)于閃存的優(yōu)點(diǎn)還在于，高電場(chǎng)是不必要的，并且大的外圍電路(諸如升壓電路)是不必要的。在形成Cl的絕緣層的相對(duì)電容率ε rl與形成C2的絕緣層的相對(duì)電容率ε r2不 同的情況下，在滿足2 · S2彡SI (期望S2彡SI)時(shí)容易滿足Cl彡C2，其中SI是Cl的面積，而S2是C2的面積。具體地，例如，包含諸如氧化鉿之類(lèi)的高k材料的膜、或者包含諸如氧化鉿之類(lèi)的高k材料的膜和包含氧化物半導(dǎo)體的膜的疊層用于Cl，以使ε rl可被設(shè)為大于或等于10、優(yōu)選大于或等于15，并且氧化硅用于C2以使ε r2可被設(shè)為3至4。這些結(jié)構(gòu)的組合進(jìn)ー步實(shí)現(xiàn)根據(jù)所公開(kāi)發(fā)明的半導(dǎo)體器件的更高集成度。注意，在以上描述中使用其中電子是多數(shù)載流子的η型晶體管(η溝道晶體管);毋庸贅言，可使用其中空穴是多數(shù)載流子的P型晶體管(P溝道晶體管)來(lái)代替η型晶體管。如上所述，根據(jù)所公開(kāi)發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件具有非易失性存儲(chǔ)單元，其包括其中在截止?fàn)顟B(tài)中源極和漏極之間的漏電流(截止?fàn)顟B(tài)電流)小的寫(xiě)入晶體管、包含與寫(xiě)入晶體管不同的半導(dǎo)體材料的讀取晶體管、以及電容器。期望寫(xiě)入晶體管的截止?fàn)顟B(tài)電流在周?chē)鷾囟?例如，25° C)下小于或等于IOOzA(1Χ10_19Α)、優(yōu)選小于或等于IOzA (1Χ10_2°Α)、更優(yōu)選小于或等于IzA (IXlO^21A)0在一般硅半導(dǎo)體的情況下，難以實(shí)現(xiàn)如上所述的這種小的截止?fàn)顟B(tài)電流。然而，在通過(guò)在適當(dāng)條件下處理氧化物半導(dǎo)體而獲取的晶體管中，可實(shí)現(xiàn)小的截止?fàn)顟B(tài)電流。因此，優(yōu)選使用包含氧化物半導(dǎo)體的晶體管作為寫(xiě)入晶體管。另外，包含氧化物半導(dǎo)體的晶體管具有小亞閾值擺幅(S值)，從而即使遷移率相對(duì)較低，開(kāi)關(guān)速度也可充分地増加。因此，通過(guò)使用該晶體管作為寫(xiě)入晶體管，可使向浮動(dòng)?xùn)挪糠諪G供應(yīng)的寫(xiě)入脈沖的上升非常陡。此外，由于這種小的截止?fàn)顟B(tài)電流，浮動(dòng)?xùn)挪糠諪G中所保持的電荷量可減少。即，通過(guò)使用包含氧化物半導(dǎo)體的晶體管作為寫(xiě)入晶體管，可以高速進(jìn)行數(shù)據(jù)的重寫(xiě)。對(duì)讀取晶體管的截止?fàn)顟B(tài)電流沒(méi)有限制；期望使用以高速操作的晶體管來(lái)增加讀取速度。例如，優(yōu)選使用開(kāi)關(guān)速度小于或等于I納秒的晶體管作為讀取晶體管。通過(guò)導(dǎo)通寫(xiě)入晶體管以向?qū)懭刖w管的源電極和漏電極之一、電容器的ー個(gè)電極、以及讀取晶體管的柵電極電連接的節(jié)點(diǎn)供應(yīng)電位，并且然后截止寫(xiě)入晶體管以使預(yù)定量的電荷保持在該節(jié)點(diǎn)，來(lái)將數(shù)據(jù)寫(xiě)入存儲(chǔ)單元。在此，寫(xiě)入晶體管的截止?fàn)顟B(tài)電流很??；由此，供應(yīng)到該節(jié)點(diǎn)的電荷保持較長(zhǎng)時(shí)間。當(dāng)截止?fàn)顟B(tài)電流例如基本上為O時(shí)，常規(guī)DRAM所需的刷新操作是不必要的、或者刷新操作的頻率相當(dāng)?shù)?例如，約ー個(gè)月或一年一次)是可能的。因此，可充分地降低半導(dǎo)體器件的功耗。此外，可通過(guò)數(shù)據(jù)向存儲(chǔ)單元的另ー寫(xiě)入來(lái)直接重寫(xiě)數(shù)據(jù)。因此，不需要閃存等所必需的擦除操作，并且由此可抑制因擦除操作引起的操作速度的降低。換句話說(shuō)，可實(shí)現(xiàn)半導(dǎo)體器件的高速操作。此外，常規(guī)浮動(dòng)?xùn)啪w管中的寫(xiě)入或擦除所需的高電壓是不必要的；由此，可進(jìn)ー步降低半導(dǎo)體器件的功耗。施加到根據(jù)本實(shí)施例的存儲(chǔ)單元的最高電壓(同時(shí)施加到存儲(chǔ)單元的各個(gè)端子的最高電位和最低電位之間的差值)在寫(xiě)入ニ階數(shù)據(jù)(I位)的情況下在每一存儲(chǔ)單元中可小于或等于5 V、優(yōu)選小于或等于3 V。設(shè)置在根據(jù)所公開(kāi)發(fā)明的半導(dǎo)器件中的存儲(chǔ)單元至少包括寫(xiě)入晶體管、讀取晶體管、以及電容器，并且即使在電容器的面積小時(shí)也可操作。因此，可使每一存儲(chǔ)單元的面積充分地小于在每一存儲(chǔ)單元中需要六個(gè)晶體管的SRAM中的每一存儲(chǔ)單元的面積，并且存儲(chǔ)單元可高密度地設(shè)置在半導(dǎo)體器件中。在常規(guī)浮動(dòng)?xùn)啪w管中，在寫(xiě)入操作期間電荷在柵絕緣膜(隧道絕緣膜)中行進(jìn)，從而無(wú)法避免柵絕緣膜(隧道絕緣膜)的劣化。相反，在根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)單元中，通過(guò)寫(xiě)入晶體管的開(kāi)關(guān)操作來(lái)寫(xiě)入數(shù)據(jù)；因此，可解決作為常規(guī)問(wèn)題的柵絕緣膜的劣化。這意味著原則上對(duì)寫(xiě)入的次數(shù)沒(méi)有限制，并且寫(xiě)入耐久性很高。例如，根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)單元的電流-電壓特性即使在數(shù)據(jù)寫(xiě)入次數(shù)大于或等于IXio9次之后也·不會(huì)退化。 此外，在使用包含氧化物半導(dǎo)體的晶體管作為存儲(chǔ)單元的寫(xiě)入晶體管的情況下，存儲(chǔ)單元的電流-電壓特性即使在例如150° C的高溫的環(huán)境中也不會(huì)退化，因?yàn)檠趸锇雽?dǎo)體具有3. O至3. 5eV能隙、以及極少的熱激勵(lì)載流子。作為勤奮研究的結(jié)果，本發(fā)明的發(fā)明人等首先發(fā)現(xiàn)，包含氧化物半導(dǎo)體的晶體管的優(yōu)良特性在于，其特征即使在150° C的高溫下也不會(huì)退化、以及其截止?fàn)顟B(tài)電流極小，小于或等于IOOzA。根據(jù)所公開(kāi)發(fā)明的一個(gè)實(shí)施例，通過(guò)使用具有這些優(yōu)良特性的晶體管作為存儲(chǔ)単元的寫(xiě)入晶體管來(lái)提供具有新穎特征的半導(dǎo)體器件。本實(shí)施例中所述的結(jié)構(gòu)、方法等可與其他實(shí)施例中所述的任ー結(jié)構(gòu)、方法等適當(dāng)?shù)亟M合。(實(shí)施例3)在本實(shí)施例中，將參考圖7A和7B、以及圖8A至8C來(lái)描述以上實(shí)施例中所述的半導(dǎo)體器件的應(yīng)用示例。圖7A和7B是各自包括圖6A_1所示的多個(gè)半導(dǎo)體器件(在下文中也稱(chēng)為存儲(chǔ)單元190)的半導(dǎo)體器件的電路圖。圖7A是其中存儲(chǔ)單元190串聯(lián)連接的所謂NAND半導(dǎo)體器件的電路圖，而圖7B是其中存儲(chǔ)單元190并聯(lián)連接的所謂NOR半導(dǎo)體器件的電路圖。圖7A中的半導(dǎo)體器件包括源極線SL、位線BL、第一信號(hào)線SI、多條第二信號(hào)線S2、多條字線WL、以及多個(gè)存儲(chǔ)單元190。在圖7A中，一條源極線SL和一條位線BL設(shè)置在半導(dǎo)體器件中；然而，所公開(kāi)發(fā)明的實(shí)施例不限于該結(jié)構(gòu)?？稍O(shè)置多條源極線SL和多條位線BL。在每一存儲(chǔ)單元190中，晶體管160的柵電極、晶體管162的源電極和漏電極之一、以及電容器164的電極之一彼此電連接。第一信號(hào)線SI與晶體管162的源電極和漏電極中的另ー個(gè)彼此電連接，而第二信號(hào)線S2與晶體管162的柵電極彼此電連接。字線WL與電容器164的電極中的另ー個(gè)彼此電連接。此外，存儲(chǔ)單元190中所包括的晶體管160的源電極電連接到相鄰存儲(chǔ)單元190中的晶體管160的漏電極。存儲(chǔ)單元190中所包括的晶體管160的漏電極電連接到相鄰存儲(chǔ)單元190中的晶體管160的源電極。注意，在串聯(lián)連接的多個(gè)存儲(chǔ)單元的一端的存儲(chǔ)單元190中所包括的晶體管160的漏電極電連接到位線BL。在串聯(lián)連接的多個(gè)存儲(chǔ)単元的另一端的存儲(chǔ)單元190中所包括的晶體管160的源電極電連接到源極線SL。在圖7A中的半導(dǎo)體器件中，對(duì)每一行進(jìn)行寫(xiě)入操作和讀取操作。寫(xiě)入操作如下地進(jìn)行。向要進(jìn)行寫(xiě)入的行的第二信號(hào)線S2供應(yīng)使晶體管162導(dǎo)通的電位，從而使要進(jìn)行寫(xiě)入的該行的晶體管162導(dǎo)通。因此，向指定行的晶體管160的柵電極供應(yīng)第一信號(hào)線SI的電位，從而向柵電極施加預(yù)定電荷。由此，數(shù)據(jù)可被寫(xiě)入指定行的存儲(chǔ)單元。此外，讀取操作如下地進(jìn)行。首先，向除要進(jìn)行讀取的行以外的行的字線WL供應(yīng)不管其柵電極的電荷如何都使晶體管160導(dǎo)通的電位，從而使除要進(jìn)行讀取的行以外的行的晶體管160導(dǎo)通。然后，向要進(jìn)行讀取的行的字線WL供應(yīng)根據(jù)晶體管160的柵電極的電荷確定晶體管160的導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)的電位(讀取電位)。此后，向源極線SL供應(yīng)恒定電位，從而操作連接到位線BL的讀取電路(未示出)。在此，除了要進(jìn)行讀取的行的晶體管160以外，源極線SL和位線BL之間的多個(gè)晶體管160導(dǎo)通；因此，源極線SL和位線BL之間的傳導(dǎo)由要進(jìn)行讀取的行的晶體管160的狀態(tài)確定。即，讀取電路所讀取的位線BL的電位取決于要進(jìn)行讀取的行的晶體管160的柵電極的電荷。以此方式，可從指定行的存儲(chǔ)單元讀取數(shù)據(jù)。圖7B中的半導(dǎo)體器件包括多條源極線SL、多條位線BL、多條第一信號(hào)線SI、多條第二信號(hào)線S2、多條字線WL、以及多個(gè)存儲(chǔ)単元190。晶體管160的柵電極、晶體管162的源電極和漏電極之一、以及電容器164的電極之一彼此電連接。源極線SL和晶體管160的源電極彼此電連接。位線BL和晶體管160的漏電極彼此電連接。第一信號(hào)線SI與晶體管162的源電極和漏電極中的另ー個(gè)彼此電連接，而第二信號(hào)線S2與晶體管162的柵電極彼此電連接。字線WL與電容器164的電極中的另ー個(gè)彼此電連接。在圖7B中的半導(dǎo)體器件中，對(duì)每一行進(jìn)行寫(xiě)入操作和讀取操作。寫(xiě)入操作以與圖7A中的半導(dǎo)體器件類(lèi)似的方式進(jìn)行。讀取操作如下地進(jìn)行。首先，向除要進(jìn)行讀取的行以夕卜的行的字線WL供應(yīng)不管其柵電極的電荷如何都使晶體管160截止的電位，從而使除要進(jìn)行讀取的行以外的行的晶體管160截止。然后，向要進(jìn)行讀取的行的字線WL供應(yīng)根據(jù)晶體管160的柵電極的電荷確定晶體管160的導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)的電位(讀取電位)。此后，向源極線SL供應(yīng)恒定電位，從而操作連接到位線BL的讀取電路(未示出)。在此，源極線SL和位線BL之間的傳導(dǎo)由要進(jìn)行讀取的行的晶體管160的狀態(tài)確定。即，讀取電路所讀取的位線BL的電位取決于要進(jìn)行讀取的行的晶體管160的柵電極的電荷。以此方式，可從指定行的存儲(chǔ)單元讀取數(shù)據(jù)。接著，將參考圖8A至SC描述可用于圖7A和7B中的半導(dǎo)體器件等的讀取電路的示例。圖8A示出讀取電路的略圖。讀取電路包括晶體管和讀出放大器電路。在讀取數(shù)據(jù)時(shí)，端子A連接到位線BL，該位線BL連接到讀取數(shù)據(jù)的存儲(chǔ)單元。此夕卜，向晶體管的柵電極施加偏置電位Vila(Vbias),從而控制端子A的電位。存儲(chǔ)單元190的電阻根據(jù)所存儲(chǔ)的數(shù)據(jù)而變化。具體地，當(dāng)所選存儲(chǔ)單元190的晶體管160導(dǎo)通時(shí)，存儲(chǔ)單元190具有低電阻，而當(dāng)所選存儲(chǔ)單元190的晶體管160截止吋，、存儲(chǔ)單兀190具有聞電阻。當(dāng)存儲(chǔ)單元具有高電阻時(shí)，端子A的電位高于基準(zhǔn)電位Vref，并且讀出放大器電路輸出與端子A的電位相對(duì)應(yīng)的電位(數(shù)據(jù)“I”)。另ー方面，當(dāng)存儲(chǔ)單元具有低電阻時(shí)，端子A的電位低于基準(zhǔn)電位Vref，并且讀出放大器電路輸出與端子A的電位相對(duì)應(yīng)的電位(數(shù)據(jù) “O，，)。以此方式，通過(guò)使用讀取電路，可從存儲(chǔ)單元讀取數(shù)據(jù)。注意，本實(shí)施例的讀取電路是ー個(gè)示例。可使用另一已知電路。讀取電路還可包括預(yù)充電電路。代替基準(zhǔn)電位Vref，基準(zhǔn)位線可連接到讀出放大器電路。圖SB示出作為讀出放大器電路的示例的差分讀出放大器。差分讀出放大器具有輸入端子Vin(+)和Vin(-)、以及輸出端子Vout，并且放大Vin(+)和Vin(-)之間的差值。如果Vin (+) >Vin (-)，則來(lái)自Vout (Vfia)的輸出相對(duì)較高，而如果Vin (+) <Vin (-)，則來(lái)自Vout的輸出相對(duì)較低。在差分讀出放大器用于讀取電路的情況下，Vin(+)和Vin(-)中的 一個(gè)連接到端子A，并且向Vin(+)和Vin(-)中的另ー個(gè)供應(yīng)基準(zhǔn)電位Vref。圖8C示出作為讀出放大器電路的示例的鎖存讀出放大器。鎖存讀出放大器具有輸入/輸出端子Vl和V2、以及控制信號(hào)Sp和Sn的輸入端子。首先，信號(hào)Sp被設(shè)為高而信號(hào)Sn被設(shè)為低，并且中斷電源電位(Vdd)。然后，向Vl和V2供應(yīng)要比較的電位。此后，信號(hào)Sp被設(shè)為低而信號(hào)Sn被設(shè)為高，并且供應(yīng)電源電位(Vdd)。如果要比較的Vl和V2的電位滿足V1>V2，則來(lái)自Vl的輸出為高而來(lái)自V2的輸出為低，而如果電位滿足V1〈V2，則來(lái)自Vl的輸出為低而來(lái)自V2的輸出為高。通過(guò)利用這種關(guān)系，可放大Vl和V2之間的差值。在鎖存讀出放大器用于讀取電路的情況下，Vl和V2中的一個(gè)通過(guò)開(kāi)關(guān)連接到端子A和輸出端子，并且向Vl和V2中的另ー個(gè)供應(yīng)基準(zhǔn)電位Vref。本實(shí)施例中所述的結(jié)構(gòu)、方法等可與其他實(shí)施例中所述的任ー結(jié)構(gòu)、方法等適當(dāng)?shù)亟M合。(實(shí)施例4)在本實(shí)施例中，將參考圖9A至9F描述其中將以上實(shí)施例中所述的半導(dǎo)體器件應(yīng)用到電子設(shè)備的情況。在本實(shí)施例中，描述了其中將上述半導(dǎo)體器件應(yīng)用到諸如計(jì)算機(jī)、移動(dòng)電話機(jī)(也稱(chēng)為移動(dòng)電話或移動(dòng)電話設(shè)備)、便攜式信息終端(包括便攜式游戲機(jī)、音頻再現(xiàn)設(shè)備等)、數(shù)碼相機(jī)、數(shù)碼攝像機(jī)、電子紙、電視機(jī)(也稱(chēng)為電視或電視接收機(jī))等電子設(shè)備的情況。圖9A示出包括外殼701、外殼702、顯示部分703、鍵盤(pán)704等的筆記本個(gè)人計(jì)算機(jī)。以上實(shí)施例中所述的半導(dǎo)體器件設(shè)置在外殼701和外殼702中。由此,可實(shí)現(xiàn)其中可高速地進(jìn)行數(shù)據(jù)的寫(xiě)入和讀取、且可長(zhǎng)時(shí)間地存儲(chǔ)數(shù)據(jù)的具有相當(dāng)?shù)偷墓牡墓P記本個(gè)人計(jì)算機(jī)。圖9B示出便攜式信息終端(PDA)。主體711設(shè)置有顯示部分713、外部接ロ 715、操作按鈕714等。此外，設(shè)置用于操作便攜式信息終端等的指示筆712。以上實(shí)施例中所述的半導(dǎo)體器件設(shè)置在主體711中。由此，可實(shí)現(xiàn)其中可高速地進(jìn)行數(shù)據(jù)的寫(xiě)入和讀取、且可長(zhǎng)時(shí)間地存儲(chǔ)數(shù)據(jù)的具有相當(dāng)?shù)偷墓牡谋銛y式信息終端。圖9C示出結(jié)合電子紙的電子書(shū)720，該電子書(shū)720包括兩個(gè)外殼(S卩，外殼721和外殼723)。外殼721和外殼723分別包括顯示部分725和顯示部分727。外殼721通過(guò)鉸鏈737連接到外殼723，從而可使用鉸鏈737為軸來(lái)打開(kāi)和關(guān)閉電子書(shū)720。另外，外殼721設(shè)置有電源開(kāi)關(guān)731、操作鍵733、揚(yáng)聲器735等。以上實(shí)施例中所述的半導(dǎo)體器件設(shè)置在外殼721和723中的至少ー個(gè)中。由此，可實(shí)現(xiàn)其中可高速地進(jìn)行數(shù)據(jù)的寫(xiě)入和讀取、且可長(zhǎng)時(shí)間地存儲(chǔ)數(shù)據(jù)的具有相當(dāng)?shù)偷墓牡碾娮訒?shū)。圖9D不出包括兩個(gè)外殼(即，外殼740和外殼741)的移動(dòng)電話機(jī)。此外，可滑動(dòng)處于形成為圖9D所不狀態(tài)中的外殼740和741,以使一個(gè)外殼重疊在另一外殼上。因此,可減小移動(dòng)電話機(jī)的尺寸，這使得移動(dòng)電話機(jī)適于四處攜帯。外殼741包括顯示面板742、揚(yáng)聲器743、話筒744、定點(diǎn)設(shè)備746、相機(jī)鏡頭747、外部連接端子748等。外殼740包括用于對(duì)移動(dòng)電話機(jī)充電的太陽(yáng)能電池749、外部存儲(chǔ)槽750等。天線被結(jié)合到外殼741中。以上實(shí)施例中所述的半導(dǎo)體器件設(shè)置在外殼740和741中的至少ー個(gè)中。由此，可實(shí)現(xiàn)其中可高速地進(jìn)行數(shù)據(jù)的寫(xiě)入和讀取、且可長(zhǎng)時(shí)間地存儲(chǔ)數(shù)據(jù)的具有相當(dāng)?shù)偷墓牡囊苿?dòng)電話機(jī)。圖9E示出包括主體761、顯示部分767、目鏡763、操作開(kāi)關(guān)764、顯示部分765、電池766等的數(shù)碼攝像機(jī)。以上實(shí)施例中所述的半導(dǎo)體器件設(shè)置在主體761中。由此，可實(shí) 現(xiàn)其中可高速地進(jìn)行數(shù)據(jù)的寫(xiě)入和讀取、且可長(zhǎng)時(shí)間地存儲(chǔ)數(shù)據(jù)的具有相當(dāng)?shù)偷墓牡臄?shù)碼攝像機(jī)。圖9F示出包括外殼771、顯示部分773、支架775等的電視機(jī)770?？捎猛鈿?71中所包括的開(kāi)關(guān)、或者用遙控器780來(lái)操作電視機(jī)770。以上實(shí)施例中所述的半導(dǎo)體器件安裝在外殼771和遙控器780中。由此，可實(shí)現(xiàn)可高速地進(jìn)行數(shù)據(jù)的寫(xiě)入和讀取、且可長(zhǎng)時(shí)間地存儲(chǔ)數(shù)據(jù)的具有相當(dāng)?shù)偷墓牡碾娨暀C(jī)。如上所述，本實(shí)施例中所述的電子設(shè)備各自包括根據(jù)以上實(shí)施例的半導(dǎo)體器件。因此，可實(shí)現(xiàn)具有低功耗的電子設(shè)備。[示例 I]在本示例中，將描述測(cè)量包含經(jīng)提純的氧化物半導(dǎo)體的晶體管的截止?fàn)顟B(tài)電流的結(jié)果。在該示例中，使用根據(jù)實(shí)施例I的經(jīng)提純的氧化物半導(dǎo)體來(lái)制造晶體管。首先，考慮到包含經(jīng)提純的氧化物半導(dǎo)體的晶體管的非常小的截止?fàn)顟B(tài)電流，制備具有足夠?qū)挼腎m的溝道寬度W的晶體管，并且測(cè)量截止?fàn)顟B(tài)電流。圖10示出溝道寬度W為Im的晶體管的截止?fàn)顟B(tài)電流的測(cè)量結(jié)果。在圖10中，水平軸示出柵電壓VG，而垂直軸示出漏電流ID。在漏電壓VD為+IV或+IOV且柵電壓VG在-5V至-20V的范圍內(nèi)的情況下，發(fā)現(xiàn)晶體管的截止?fàn)顟B(tài)電流小于或等于IX 10_13A，這是檢測(cè)極限。另外，發(fā)現(xiàn)晶體管的截止?fàn)顟B(tài)電流小于或等于 IaA/ μ m (I X ICT18A/ μ m)。接著，將描述更準(zhǔn)確地測(cè)量包含經(jīng)提純的氧化物半導(dǎo)體的晶體管的截止?fàn)顟B(tài)電流的結(jié)果。如上所述，發(fā)現(xiàn)包含經(jīng)提純的氧化物半導(dǎo)體的晶體管的截止?fàn)顟B(tài)電流小于或等于I X IO-13A,這是測(cè)量?jī)x器的檢測(cè)極限。在此，將描述通過(guò)將元件用于特性評(píng)估來(lái)測(cè)量更準(zhǔn)確的截止?fàn)顟B(tài)電流(小于或等于在以上測(cè)量中測(cè)量?jī)x器的檢測(cè)極限的值)的結(jié)果。首先，將參考圖11描述在用于測(cè)量電流的方法中使用的用于特性評(píng)估的元件。在圖11中的用于特性評(píng)估的元件中，三個(gè)測(cè)量系統(tǒng)800并聯(lián)連接。測(cè)量系統(tǒng)800各自包括電容器802、晶體管804、晶體管805、晶體管806、以及晶體管808。根據(jù)實(shí)施例I制造的晶體管被用作晶體管804和晶體管808中的每ー個(gè)。在測(cè)量系統(tǒng)800中，晶體管804的源極端子和漏極端子之一、電容器802的端子之一、以及晶體管805的源極端子和漏極端子之ー連接到電源(用于供應(yīng)V2)。晶體管804的源極端子和漏極端子中的另ー個(gè)、晶體管808的源極端子和漏極端子之一、電容器802的端子中的另ー個(gè)、以及晶體管805的柵極端子彼此連接。晶體管808的源極端子和漏極端子中的另ー個(gè)、晶體管806的源極端子和漏極端子之一 、以及晶體管806的柵極端子連接到電源(用于供應(yīng)VI)。晶體管805的源極端子和漏極端子中的另ー個(gè)、以及晶體管806的源極端子和漏極端子中的另ー個(gè)彼此連接，并且連接到輸出端子。注意，向晶體管804的柵極端子供應(yīng)用于控制導(dǎo)通或截止晶體管804的電位Vext_b2，并且向晶體管808的柵極端子供應(yīng)用于控制導(dǎo)通或截止晶體管808的電位Vext_bl。電位Vout從輸出端子輸出。接著，描述用于通過(guò)使用以上測(cè)量系統(tǒng)來(lái)測(cè)量電流的方法。首先，將簡(jiǎn)述其中生成電位差來(lái)測(cè)量截止?fàn)顟B(tài)電流的初始化周期。在初始化周期中，將用于導(dǎo)通晶體管808的電位Vext_bl輸入到晶體管808的柵極端子，并且將電位Vl供應(yīng)到連接到晶體管804的源極端子和漏極端子中的另ー個(gè)的節(jié)點(diǎn)A (S卩，連接到晶體管808的源極端子和漏極端子之一、電容器802的端子中的另ー個(gè)、以及晶體管805的柵極端子的節(jié)點(diǎn))。在此，電位Vl是例如高電位。另外，晶體管804截止。此后，將用于截止晶體管808的電位Vext bl輸入到晶體管808的柵極端子，從而晶體管808截止。在晶體管808截止之后，電位Vl被設(shè)為低電位。晶體管804仍然截止。電位V2等于電位VI。由此，完成初始化周期。當(dāng)完成初始化周期時(shí)，在節(jié)點(diǎn)A與晶體管804的源極端子和漏極端子之一之間生成電位差。另外，在節(jié)點(diǎn)A與晶體管808的源極端子和漏極端子中的另ー個(gè)之間生成電位差。因此，少量電荷流過(guò)晶體管804和晶體管808。BP,生成截止?fàn)顟B(tài)電流。接著，將簡(jiǎn)述截止?fàn)顟B(tài)電流的測(cè)量周期。在測(cè)量周期中，晶體管804的源極端子和漏極端子之一的電位(即，V2)以及晶體管808的源極端子和漏極端子中的另ー個(gè)的電位(即，VI)固定為低電位。另ー方面，在測(cè)量周期中，節(jié)點(diǎn)A的電位不固定(節(jié)點(diǎn)A處于浮動(dòng)狀態(tài))。因此，電荷流過(guò)晶體管804，并且保持在節(jié)點(diǎn)A的電荷量隨時(shí)間改變。節(jié)點(diǎn)A的電位根據(jù)保持在節(jié)點(diǎn)A的電荷量而改變。即，輸出端子的輸出電位Vout也改變。圖12示出生成電位差的初始周期中的電位與以下測(cè)量周期中的電位之間的關(guān)系的細(xì)節(jié)(時(shí)序圖)。在初始化周期中，首先，電位Vext_b2被設(shè)為使晶體管804導(dǎo)通的電位(高電位)。因此，節(jié)點(diǎn)A的電位變成V2，即低電位(VSS)。此后，電位Vext_b2被設(shè)為使晶體管804截止的電位(低電位)，從而晶體管804截止。接著，電位Vext_bl被設(shè)為使晶體管808導(dǎo)通的電位(高電位)。因此，節(jié)點(diǎn)A的電位變成Vl，即高電位(VDD)。然后，Vext_bI被設(shè)為使晶體管808截止的電位，該電位將節(jié)點(diǎn)A置于浮動(dòng)狀態(tài)并完成初始化周期。在初始化周期之后的測(cè)量周期中，電位Vl和電位V2被設(shè)置成使電荷流向節(jié)點(diǎn)A、或者使電荷流出節(jié)點(diǎn)A。在此，電位Vl和電位V2被設(shè)為低電位(VSS)。注意，在測(cè)量輸出電位Vout時(shí)，需要操作輸出電路，并且由此，在一些情況下使Vl臨時(shí)為高電位(VDD)。注意，使Vl為高電位(VDD)的周期短到不影響測(cè)量的程度。
當(dāng)如上所述生成電位差并開(kāi)始測(cè)量周期時(shí)，保持在節(jié)點(diǎn)A處的電荷量隨時(shí)間改變，這導(dǎo)致節(jié)點(diǎn)A的電位改變。這意味著晶體管805的柵極端子的電位改變；由此輸出端子的輸出電位Vout也隨時(shí)間改變。以下描述在所獲取的輸出電位Vout的基礎(chǔ)上計(jì)算截止?fàn)顟B(tài)電流的方法。在計(jì)算截止?fàn)顟B(tài)電流之前，獲得節(jié)點(diǎn)A的電位Va和輸出電位Vout之間的關(guān)系。由此，可使用輸出電位Vout來(lái)獲取節(jié)點(diǎn)A的電位VA。根據(jù)以上關(guān)系，節(jié)點(diǎn)A的電位Va可通過(guò)以下等式表達(dá)為輸出電位Vout的函數(shù)。[公式I]Va=F (Vout)可通過(guò)使用節(jié)點(diǎn)A的電位Va、連接到節(jié)點(diǎn)A的電容CA、以及常數(shù)(const)的以下等 式來(lái)表達(dá)節(jié)點(diǎn)A的電荷Qa。在此，連接到節(jié)點(diǎn)A的電容Ca是電容器802的電容與其他電容之和。[公式2]Qa=Ca VA+const節(jié)點(diǎn)A的電流Ia是流向節(jié)點(diǎn)A的電荷(或者流出節(jié)點(diǎn)A的電荷)的時(shí)間導(dǎo)數(shù)，并且由此通過(guò)以下等式表達(dá)。[公式3]
「 ^ τ AC), (·: AJ-(VoiK)I4=i-L
AiAt以此方式，可根據(jù)連接到節(jié)點(diǎn)A的電容Ca和輸出端子的輸出電位Vout來(lái)獲取節(jié)點(diǎn)A的電流Ia。根據(jù)以上方法，有可能測(cè)量在處于截止?fàn)顟B(tài)中的晶體管的源極和漏極之間流動(dòng)的漏電流(截止?fàn)顟B(tài)電流)。在該示例中，使用經(jīng)提純的氧化物半導(dǎo)體來(lái)制造晶體管804和晶體管808。這些晶體管的溝道長(zhǎng)度(L)與溝道寬度(W)的比率為L(zhǎng)/W=l/5。另外，在并聯(lián)排列的測(cè)量系統(tǒng)800中，電容器802的電容為IOOfF、lpF、以及3pF。注意，在該示例的測(cè)量中，VDD為5V，而VSS為0V。在測(cè)量周期中，在電位Vl基本上被設(shè)為VSS且以10秒至300秒的間隔變成VDD達(dá)100毫秒時(shí)測(cè)量Vout。在計(jì)算流經(jīng)元件的電流I中使用的Λ t為30000秒。圖13示出以上電流測(cè)量中的流逝時(shí)間Time (時(shí)間)和輸出電位Vout之間的關(guān)系?？纱_認(rèn)電位隨時(shí)間改變。圖14示出在以上電流測(cè)量中計(jì)算的截止?fàn)顟B(tài)電流。注意，圖14示出源-漏電壓V和截止?fàn)顟B(tài)電流I之間的關(guān)系。從圖14中發(fā)現(xiàn)在源-漏電壓為4V的條件下截止?fàn)顟B(tài)電流約為40ζΑ/μ m。還發(fā)現(xiàn)在源-漏電壓為3. IV的條件下截止?fàn)顟B(tài)電流小于或等于IOzA/μ mo 注意，IzA 表示 1(Γ21Α。如上所述，從該示例中確認(rèn)包含經(jīng)提純的氧化物半導(dǎo)體的晶體管的截止?fàn)顟B(tài)電流充分地小。[示例2]測(cè)試根據(jù)所公開(kāi)發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件可重寫(xiě)數(shù)據(jù)的次數(shù)。在該示例中，將參考圖15描述這些測(cè)試結(jié)果。用于測(cè)試的半導(dǎo)體器件是具有圖6A-1中的電路配置的半導(dǎo)體器件。在此，氧化物半導(dǎo)體用于對(duì)應(yīng)于晶體管162的晶體管，并且電容值為O. 33pF的電容器被用作對(duì)應(yīng)于電容器164的電容器。通過(guò)比較初始存儲(chǔ)窗ロ寬度、以及存儲(chǔ)和寫(xiě)入數(shù)據(jù)被重復(fù)預(yù)定次數(shù)之后的存儲(chǔ)窗ロ寬度來(lái)進(jìn)行測(cè)試。通過(guò)向?qū)?yīng)于圖6A-1中的第三布線的布線施加OV或5V、以及向?qū)?yīng)于第四布線的布線施加OV或5V來(lái)存儲(chǔ)和寫(xiě)入數(shù)據(jù)。當(dāng)對(duì)應(yīng)于第四布線的布線的電位為OV時(shí)，對(duì)應(yīng)于晶體管162的晶體管(寫(xiě)入晶體管)截止；由此，保持供應(yīng)到浮動(dòng)?xùn)挪糠諪G的電位。當(dāng)對(duì)應(yīng)于第四布線的布線的電位為5V時(shí)，對(duì)應(yīng)于晶體管162的晶體管導(dǎo)通；由此，向浮動(dòng)?xùn)挪糠贮c(diǎn)FG供應(yīng)對(duì)應(yīng)于第三布線的布線的電位。存儲(chǔ)窗ロ寬度是存儲(chǔ)器件的特性的指標(biāo)之一。在此，存儲(chǔ)窗ロ寬度表示不同存儲(chǔ)狀態(tài)之間的曲線(Vdg-Id曲線)中的偏移量AVcg，其示出對(duì)應(yīng)于第五布線的布線的電位 Vcg與對(duì)應(yīng)于晶體管160的晶體管(讀取晶體管)的漏電流Id之間的關(guān)系。不同的存儲(chǔ)狀態(tài)表示向浮動(dòng)?xùn)挪糠諪G施加OV的狀態(tài)(在下文中稱(chēng)為低狀態(tài))、以及向浮動(dòng)?xùn)挪糠諪G施加5V的狀態(tài)(在下文中稱(chēng)為高狀態(tài))。即，可通過(guò)掃描處于低狀態(tài)中和處于高狀態(tài)中的電位Vcg來(lái)檢查存儲(chǔ)窗ロ寬度。圖15示出初始存儲(chǔ)窗ロ寬度、以及寫(xiě)入進(jìn)行I X IO9次之后的存儲(chǔ)窗ロ寬度的測(cè)試結(jié)果。注意，在圖15中，水平軸示出Vcg(V)，而垂直軸示出Id(A)。從圖15中可確認(rèn)，在寫(xiě)入進(jìn)行IXlO9次之前和之后存儲(chǔ)窗ロ寬度之間沒(méi)有差異。事實(shí)在于，在寫(xiě)入進(jìn)行IXlO9次之前和之后存儲(chǔ)窗ロ寬度之間沒(méi)有差異意味著半導(dǎo)體器件至少在寫(xiě)入期間不劣化。如上所述，根據(jù)所公開(kāi)發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的特性即使在存儲(chǔ)和寫(xiě)入數(shù)據(jù)重復(fù)IO9次時(shí)也不改變，并且其寫(xiě)入耐久性很高。即，可以說(shuō)可根據(jù)所公開(kāi)發(fā)明的ー個(gè)實(shí)施例來(lái)實(shí)現(xiàn)具有相當(dāng)高的可靠性的半導(dǎo)體器件。本申請(qǐng)基于2010年I月15日向日本專(zhuān)利局提交的日本專(zhuān)利申請(qǐng)S/N. 2010-007421，該申請(qǐng)的全部?jī)?nèi)容通過(guò)引用結(jié)合于此。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 第一晶體管，所述第一晶體管包括 包含第一半導(dǎo)體材料的第一溝道區(qū)； 其間夾有所述第一溝道區(qū)的雜質(zhì)區(qū)； 所述第一溝道區(qū)上的第一柵絕緣層； 包括所述第一柵絕緣層上的第一柵電極的導(dǎo)電層；以及 電連接到所述雜質(zhì)區(qū)的第一源電極和第一漏電極；以及 第二晶體管，所述第二晶體管包括 第二源電極和第二漏電極，其中所述導(dǎo)電層包括所述第二源電極和所述第二漏電極之一，并且其中所述第二源電極和所述第二漏電極中的另ー個(gè)與所述第一柵電極分開(kāi)； 包含第二半導(dǎo)體材料且電連接到所述第二源電極和所述第二漏電極的第二溝道區(qū)； 所述第二溝道區(qū)上的第二柵絕緣層；以及 所述第二柵絕緣層上的第二柵電扱。
2.如權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，所述第一半導(dǎo)體材料是與所述第二半導(dǎo)體材料不同的半導(dǎo)體材料。
3.如權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，所述第二半導(dǎo)體材料包括氧化物半導(dǎo)體材料。
4.如權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，所述第二半導(dǎo)體材料包括能隙大于3eV的半導(dǎo)體材料。
5.如權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，所述第一晶體管的開(kāi)關(guān)速度高于所述第二晶體管的開(kāi)關(guān)速度。
6.如權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，所述第二晶體管的截止?fàn)顟B(tài)電流小于所述第一晶體管的截止?fàn)顟B(tài)電流。
7.如權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件結(jié)合到從由個(gè)人計(jì)算機(jī)、便攜式信息終端、電子書(shū)、移動(dòng)電話、數(shù)字?jǐn)z像機(jī)、以及電視機(jī)構(gòu)成的組中選擇的ー個(gè)中。
8.如權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，所述導(dǎo)電層是單層。
9.一種半導(dǎo)體器件，包括 第一晶體管，所述第一晶體管包括 包含第一半導(dǎo)體材料的第一溝道區(qū)； 其間夾有所述第一溝道區(qū)的雜質(zhì)區(qū)； 所述第一溝道區(qū)上的第一柵絕緣層； 包括所述第一柵絕緣層上的第一柵電極的導(dǎo)電層；以及 電連接到所述雜質(zhì)區(qū)的第一源電極和第一漏電極； 第二晶體管，所述第二晶體管包括 第二源電極和第二漏電極，其中所述導(dǎo)電層包括所述第二源電極和所述第二漏電極之一，并且其中所述第二源電極和所述第二漏電極中的另ー個(gè)與所述第一柵電極分開(kāi)； 包含第二半導(dǎo)體材料且電連接到所述第二源電極和所述第二漏電極的第二溝道區(qū)； 所述第二溝道區(qū)上的第二柵絕緣層；以及所述第二柵絕緣層上的第二柵電扱；以及 電容器，所述電容器包括 所述第二源電極和所述第二漏電極之一； 所述第二柵絕緣層；以及 所述第二柵絕緣層上的電容器電極。
10.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述第一半導(dǎo)體材料是與所述第二半導(dǎo)體材料不同的半導(dǎo)體材料。
11.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述第二半導(dǎo)體材料包括氧化物半導(dǎo)體材料。
12.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述第二半導(dǎo)體材料包括能隙大于3eV的半導(dǎo)體材料。
13.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述第一晶體管的開(kāi)關(guān)速度高于所述第二晶體管的開(kāi)關(guān)速度。
14.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述第二晶體管的截止?fàn)顟B(tài)電流小于所述第一晶體管的截止?fàn)顟B(tài)電流。
15.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件結(jié)合到從由個(gè)人計(jì)算機(jī)、便攜式信息終端、電子書(shū)、移動(dòng)電話、數(shù)字?jǐn)z像機(jī)、以及電視機(jī)構(gòu)成的組中選擇的ー個(gè)中。
16.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述導(dǎo)電層是單層。
17.一種半導(dǎo)體器件，包括 第一晶體管，所述第一晶體管包括 包含第一半導(dǎo)體材料的第一溝道區(qū)； 其間夾有所述第一溝道區(qū)的雜質(zhì)區(qū)； 所述第一溝道區(qū)上的第一柵絕緣層； 包括所述第一柵絕緣層上的第一柵電極的導(dǎo)電層；以及 電連接到所述雜質(zhì)區(qū)的第一源電極和第一漏電極； 第二晶體管，所述第二晶體管包括 第二源電極和第二漏電極，其中所述導(dǎo)電層包括所述第二源電極和所述第二漏電極之一，并且其中所述第二源電極和所述第二漏電極中的另ー個(gè)與所述第一柵電極分開(kāi)； 所述第二源電極和所述第二漏電極中與所述第一柵電極分開(kāi)的另一個(gè)； 包含第二半導(dǎo)體材料且電連接到所述第二源電極和所述第二漏電極的第二溝道區(qū)； 所述第二溝道區(qū)上的第二柵絕緣層；以及 所述第二柵絕緣層上的第二柵電極；以及 電容器，所述電容器包括 所述第二源電極和所述第二漏電極之一； 部分地包括所述第二溝道區(qū)的氧化物半導(dǎo)體層； 所述第二柵絕緣層；以及 所述第二柵絕緣層上的電容器電極。
18.如權(quán)利要求17所述的半導(dǎo)體器件，其特征在于，所述第一半導(dǎo)體材料是與所述第ニ半導(dǎo)體材料不同的半導(dǎo)體材料。
19.如權(quán)利要求17所述的半導(dǎo)體器件，其特征在于，所述第二半導(dǎo)體材料包括氧化物半導(dǎo)體材料。
20.如權(quán)利要求17所述的半導(dǎo)體器件，其特征在于，所述第二半導(dǎo)體材料包括能隙大于3eV的半導(dǎo)體材料。
21.如權(quán)利要求17所述的半導(dǎo)體器件，其特征在于，所述第一晶體管的開(kāi)關(guān)速度高于所述第二晶體管的開(kāi)關(guān)速度。
22.如權(quán)利要求17所述的半導(dǎo)體器件，其特征在于，所述第二晶體管的截止?fàn)顟B(tài)電流小于所述第一晶體管的截止?fàn)顟B(tài)電流。
23.如權(quán)利要求17所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件結(jié)合到從由個(gè)人計(jì)算機(jī)、便攜式信息終端、電子書(shū)、移動(dòng)電話、數(shù)字?jǐn)z像機(jī)、以及電視機(jī)構(gòu)成的組中選擇的ー個(gè)中。
24.如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于，所述導(dǎo)電層是單層。
全文摘要
目的在于，提供具有包括具有不同特性的半導(dǎo)體元件的組合且能夠?qū)崿F(xiàn)更高集成度的新穎結(jié)構(gòu)的半導(dǎo)體器件。半導(dǎo)體器件包括第一晶體管，該第一晶體管包括包含第一半導(dǎo)體材料的第一溝道形成區(qū)、以及第一柵電極；以及第二晶體管，該第二晶體管包括第二源電極和第二漏電極中與第一柵電極組合的一個(gè)、以及包含第二半導(dǎo)體材料且電連接到第二源電極和第二漏電極的第二溝道形成區(qū)。
文檔編號(hào)H01L21/8234GK102725841SQ201080061468
公開(kāi)日2012年10月10日 申請(qǐng)日期2010年12月10日 優(yōu)先權(quán)日2010年1月15日
發(fā)明者山崎舜平 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所