專利名稱：屏蔽柵極mosfet中的屏蔽接觸的制作方法
屏蔽柵極MOSFET中的屏蔽接觸技術(shù)領(lǐng)域
本主題大體上涉及半導(dǎo)體功率器件技術(shù)，更具體地，涉及用于在屏蔽柵極金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)中形成屏蔽接觸的結(jié)構(gòu)和方法。
背景技術(shù)：
典型的屏蔽柵極MOSFET芯片(die，裸芯片、晶圓)包括具有形成有源器件的臺(tái)面 (mesa)和溝槽陣列的有源區(qū)。屏蔽電極設(shè)置在溝槽的底部，柵電極位于屏蔽電極上方設(shè)置在溝槽的頂部。有源器件被配置為在導(dǎo)通狀態(tài)下傳導(dǎo)電流。通常，有源區(qū)被不用于傳導(dǎo)電流的無(wú)源互連區(qū)圍繞。該互連區(qū)被配置為向有源區(qū)中的柵電極和屏蔽電極提供電接觸。典型地，被稱為柵極通路(gate runner，柵極流道)的、互連區(qū)中一個(gè)或多個(gè)導(dǎo)電材料條實(shí)現(xiàn)了與有源區(qū)中柵電極的電接觸。各柵極通路均電連接至通常位于互連區(qū)中的柵極墊(gate pad，柵極焊盤(pán))。典型地，被稱為屏蔽通路(shield runner，屏蔽流道)的一個(gè)或多個(gè)導(dǎo)電材料條被設(shè)置為平行于互連區(qū)中的柵極通路。屏蔽通路與柵極通路隔離，且實(shí)現(xiàn)了與有源區(qū)中的屏蔽電極的電接觸。屏蔽通路通常被耦接至源導(dǎo)電層或屏蔽墊。
通過(guò)在互連區(qū)中安置柵極通路和屏蔽通路，保留了有源區(qū)中的面積用于有源器件。然而，由于與柵極電極和屏蔽電極的接觸是沿著芯片在互連區(qū)中的邊緣，因此導(dǎo)致了柵極電阻和屏蔽電阻的增加。因此，在技術(shù)上存在著對(duì)具有低柵極電阻和屏蔽電阻的改進(jìn)的屏蔽柵極MOSFET的需求。發(fā)明內(nèi)容
根據(jù)本發(fā)明實(shí)施方式的一種半導(dǎo)體結(jié)構(gòu)，包括有源區(qū)，包括延伸至半導(dǎo)體區(qū)的溝槽。各個(gè)溝槽包括位于溝槽底部的屏蔽電極、在屏蔽電極上方位于溝槽頂部的柵電極、以及在屏蔽電極與柵電極之間延伸的電極間電介質(zhì)層。該半導(dǎo)體結(jié)構(gòu)還包括鄰近有源區(qū)的屏蔽接觸區(qū)。該屏蔽接觸區(qū)包括延伸至半導(dǎo)體區(qū)的至少一個(gè)接觸溝槽。屏蔽電極從有源區(qū)中的至少一個(gè)溝槽沿著接觸溝槽的長(zhǎng)度延伸。該半導(dǎo)體結(jié)構(gòu)還包括在有源區(qū)和屏蔽接觸區(qū)上方延伸的互連層。在有源區(qū)中，在各個(gè)溝槽中通過(guò)電介質(zhì)層將互連層與柵電極隔離，而且該互連層與鄰近溝槽的半導(dǎo)體區(qū)的臺(tái)面表面接觸。在屏蔽接觸區(qū)中，互連層接觸鄰近接觸溝槽的半導(dǎo)體區(qū)的臺(tái)面表面和屏蔽電極。
在一種實(shí)施方式中，有源區(qū)中的至少一個(gè)溝槽延伸至屏蔽接觸區(qū)，并且與接觸溝槽相接。在另一實(shí)施方式中，有源區(qū)中的至少一個(gè)溝槽未延伸至屏蔽接觸區(qū)。
在另一實(shí)施方式中，有源區(qū)中的各個(gè)溝槽在第一方向上延伸，而且有源區(qū)還包括大致垂直于這些溝槽延伸的至少一個(gè)交叉溝槽(cross trench)。在交叉溝槽中的柵電極與至少一個(gè)溝槽中的柵電極相接。
在另一實(shí)施方式中，屏蔽接觸區(qū)中的互連層與鄰近接觸溝槽的半導(dǎo)體區(qū)的臺(tái)面表面接觸，從而在其間形成肖特基接觸。
在另一實(shí)施方式中，屏蔽接觸區(qū)包括由半導(dǎo)體區(qū)的臺(tái)面表面分離的多個(gè)接觸溝槽，而且在互連層與部分臺(tái)面表面之間形成肖特基接觸。
在又一實(shí)施方式中，肖特基接觸形成在互連層與部分臺(tái)面表面之間的有源區(qū)中。
根據(jù)本發(fā)明的另一實(shí)施方式，形成了如下的半導(dǎo)體結(jié)構(gòu)。在半導(dǎo)體區(qū)中形成溝槽， 并在各個(gè)溝槽中形成屏蔽電極。在形成有源區(qū)的部分溝槽中形成柵電極。各柵電極設(shè)置在屏蔽電極上方，而且通過(guò)電極間電介質(zhì)與屏蔽電極隔離。形成在溝槽上方延伸的互連層。互連層通過(guò)電介質(zhì)層與有源區(qū)中的柵電極隔離，并且與有源區(qū)分離的屏蔽接觸區(qū)中的屏蔽電極接觸?；ミB層與屏蔽接觸區(qū)中的相鄰溝槽之間的臺(tái)面表面接觸。
在一種實(shí)施方式中，在屏蔽接觸區(qū)中相鄰溝槽之間延伸的臺(tái)面表面與互連層之間形成肖特基接觸。在另一實(shí)施方式中，在屏蔽接觸區(qū)中相鄰溝槽之間延伸的部分臺(tái)面表面與互連層之間形成肖特基接觸。
在又一實(shí)施方式中，互連層與有源區(qū)中的相鄰溝槽之間的臺(tái)面表面接觸。在有源中相鄰溝槽之間延伸的部分臺(tái)面表面與互連層之間形成肖特基接觸。
下文的詳細(xì)描述和附圖提供了對(duì)本主題的本質(zhì)和優(yōu)勢(shì)的透徹理解。


在附圖中，為了清晰可能對(duì)層以及區(qū)的厚度進(jìn)行了放大。通篇附圖中，相同的參考標(biāo)號(hào)用于指代相同的元件。
圖1示出了根據(jù)本發(fā)明實(shí)施方式的示例性半導(dǎo)體芯片的簡(jiǎn)化頂視圖2示出了根據(jù)本發(fā)明實(shí)施方式的圖1的示例性半導(dǎo)體芯片一部分的放大圖3示出了根據(jù)本發(fā)明實(shí)施方式的圖1的示例性半導(dǎo)體芯片一部分的簡(jiǎn)化截面視圖4示出了根據(jù)本發(fā)明實(shí)施方式的圖1的示例性半導(dǎo)體芯片的另一部分的簡(jiǎn)化截面視圖5示出了根據(jù)本發(fā)明實(shí)施方式的圖1的示例性半導(dǎo)體芯片的另一部分的簡(jiǎn)化截面視圖6示出了根據(jù)本發(fā)明實(shí)施方式的圖1的示例性半導(dǎo)體芯片的另一部分的簡(jiǎn)化截面視圖7示出了根據(jù)本發(fā)明另一實(shí)施方式的示例性半導(dǎo)體芯片的簡(jiǎn)化頂視圖8示出了根據(jù)本發(fā)明實(shí)施方式的圖7的示例性半導(dǎo)體芯片的一部分的放大圖9示出了根據(jù)本發(fā)明實(shí)施方式的圖7的示例性半導(dǎo)體芯片的另一部分的簡(jiǎn)化截面視圖；以及
圖IOA至圖IOF示出了在用于形成根據(jù)本發(fā)明實(shí)施方式的屏蔽柵極結(jié)構(gòu)的過(guò)程的各步驟處的簡(jiǎn)化截面視圖。
具體實(shí)施方式
根據(jù)本發(fā)明的實(shí)施方式，提供了改進(jìn)的屏蔽柵極M0SFET。一些實(shí)施方式包括了在有源區(qū)中具有屏蔽接觸的屏蔽柵極MOSFET結(jié)構(gòu)。有源區(qū)中的屏蔽接觸能夠降低屏蔽電阻。 其他實(shí)施方式包括了單片集成的肖特基二極管以及在屏蔽接觸區(qū)中包括肖特基二極管的屏蔽柵極M0SFET。屏蔽接觸區(qū)中的肖特基二極管能增大該芯片的額定電流，并減小芯片的尺寸。下文將對(duì)本發(fā)明的這些和其他實(shí)施方式、以及其他特征和優(yōu)勢(shì)進(jìn)行更為詳細(xì)的描述。
圖1示出了根據(jù)本發(fā)明實(shí)施方式的示例性半導(dǎo)體芯片100的簡(jiǎn)化頂視圖。應(yīng)當(dāng)理解，為便于說(shuō)明因而對(duì)半導(dǎo)體芯片100進(jìn)行了簡(jiǎn)化。例如，未示出與半導(dǎo)體芯片100相關(guān)的柵極墊。半導(dǎo)體芯片100還包括未示出但本領(lǐng)域普通技術(shù)人員應(yīng)知曉的其他部分和區(qū)域。
半導(dǎo)體芯片100包括有源區(qū)102，該有源區(qū)包含了形成有源器件的臺(tái)面和溝槽(圖 2所示)陣列。有源器件被配置為在導(dǎo)通狀態(tài)下傳導(dǎo)電流。半導(dǎo)體芯片100還可以包括設(shè)置在接近有源區(qū)102中心的柵極通路104。柵極通路104可垂直于溝槽延伸并接觸各溝槽中的柵電極。柵極通路104能減小柵極接觸之間的距離，從而減小柵極電阻。
半導(dǎo)體芯片100還包括多個(gè)屏蔽接觸區(qū)106。在圖1所示的示例性實(shí)施方式中，屏蔽接觸區(qū)106周期性形成在有源區(qū)102內(nèi)。如下文更全面的說(shuō)明，屏蔽接觸區(qū)106能為屏蔽電極與互連層之間的接觸提供區(qū)域。屏蔽接觸區(qū)106中的互連層與屏蔽電極之間的接觸能減小屏蔽接觸之間的距離，從而減小屏蔽電阻。在圖2的放大圖中示出了有源區(qū)102和屏蔽接觸區(qū)106的一部分108。
圖2示出了根據(jù)本發(fā)明實(shí)施方式的半導(dǎo)體芯片100的一部分108的放大圖。通過(guò)圖2中的虛線描繪了屏蔽接觸區(qū)106在部分108中區(qū)域的輪廓。虛線以內(nèi)的區(qū)域與屏蔽接觸區(qū)106有關(guān)，而虛線以外的區(qū)域與有源區(qū)102 (圖2中未標(biāo)注)有關(guān)。溝槽210延伸通過(guò)有源區(qū)102和屏蔽接觸區(qū)106。屏蔽電極和柵電極沿著各溝槽210在屏蔽接觸區(qū)106外部的部分延伸，而屏蔽電極沿著各溝槽210在屏蔽接觸區(qū)106內(nèi)的部分延伸。各溝槽210在屏蔽接觸區(qū)106內(nèi)的部分可被稱作接觸溝槽。如下文所述，互連層可與溝槽210在屏蔽接觸區(qū)106內(nèi)的部分中的屏蔽電極接觸。
圖2示出了延伸通過(guò)有源區(qū)102的溝槽212。各溝槽212包括屏蔽電極和柵電極。
圖2還示出了大致垂直于溝槽210和溝槽212延伸的交叉溝槽(cross trenCh)214。交叉溝槽214可在如圖2所示的屏蔽接觸區(qū)106的每側(cè)延伸。各交叉溝槽 214均包括與溝槽210和溝槽212中的柵電極接觸的柵電極。各交叉溝槽214還包括與溝槽210和溝槽212中的屏蔽電極接觸的屏蔽電極。因?yàn)闇喜?10中的柵電極并不延伸通過(guò)屏蔽接觸區(qū)106，所以交叉溝槽214中的柵電極提供了在屏蔽接觸區(qū)106的各側(cè)的柵電極之間的接觸。同時(shí)，由于屏蔽接觸區(qū)106并不是連續(xù)地橫跨有源區(qū)102，所以交叉溝槽214中的屏蔽電極提供了對(duì)于溝槽212中的屏蔽電極的接觸。
圖2還示出了主要位于屏蔽接觸區(qū)106內(nèi)的臺(tái)面區(qū)216和位于屏蔽接觸區(qū)106外部的臺(tái)面區(qū)218。如下文更為全面地描述，肖特基二極管可以形成在臺(tái)面區(qū)216和臺(tái)面區(qū) 218上。圖2為接下來(lái)將討論的半導(dǎo)體芯片100的多個(gè)截面提供了參照點(diǎn)。
圖3示出了根據(jù)本發(fā)明實(shí)施方式的圖1的示例性半導(dǎo)體芯片100 —部分的簡(jiǎn)化截面視圖。圖3的中心示出了一部分屏蔽接觸區(qū)106，而且在屏蔽接觸區(qū)106的各側(cè)示出了一部分有源區(qū)102。屏蔽接觸區(qū)106中的各溝槽210包括了通過(guò)屏蔽電介質(zhì)330與半導(dǎo)體區(qū) 3 絕緣的屏蔽電極320。各屏蔽電極320的頂部可接觸互連層328。臺(tái)面區(qū)216在相鄰溝槽210之間延伸。在一個(gè)實(shí)施方式中，互連層3 可包括金屬，屏蔽接觸區(qū)106可包括設(shè)置在溝槽210之間的肖特基二極管。該肖特基二極管包括在半導(dǎo)體區(qū)3 與互連層3 之間沿著臺(tái)面區(qū)216表面的肖特基接觸。在一個(gè)實(shí)施方式中，臺(tái)面區(qū)216的一部分包括肖特基二極管。該肖特基接觸可沿著臺(tái)面區(qū)216的整個(gè)長(zhǎng)度或沿著臺(tái)面區(qū)216的一部分延伸。肖特基二極管的密度可隨具體應(yīng)用而改變。
有源區(qū)102中的各個(gè)溝槽212均包括溝槽底部的屏蔽電極322以及溝槽頂部的柵電極324。屏蔽電極322通過(guò)屏蔽電介質(zhì)330與半導(dǎo)體區(qū)3 絕緣。如圖3所示，屏蔽電介質(zhì)330凹進(jìn)溝槽212并延伸至接近溝槽210的頂部。電極間電介質(zhì)層332在屏蔽電極與柵電極之間延伸。柵極電介質(zhì)層334沿著溝槽212的頂側(cè)壁延伸。電介質(zhì)層336在柵電極 324頂部上方延伸以將柵電極3M與互連層3 隔離。
有源區(qū)102還包括設(shè)置在半導(dǎo)體區(qū)3 頂部的P型體區(qū)338。N型源區(qū)340設(shè)置在體區(qū)338上方。在一些實(shí)施方式中，臺(tái)面區(qū)218如圖3所示凹陷，且互連層3 在臺(tái)面區(qū) 218表面處與源區(qū)340和P+型重體區(qū)342接觸。
圖4示出了根據(jù)本發(fā)明實(shí)施方式的圖1的示例性半導(dǎo)體芯片100的另一部分的簡(jiǎn)化截面視圖。圖4所示的截面是沿著與圖3相同的線截取的。在圖4所示的實(shí)施方式中， 互連層3 包括金屬，有源區(qū)102可以包括設(shè)置在部分相鄰溝槽212之間的肖特基二極管。 肖特基二極管包括在半導(dǎo)體區(qū)3 與互連層3 之間沿著臺(tái)面區(qū)218表面的肖特基接觸。 肖特基二極管的密度可隨具體應(yīng)用而改變。如圖4所示，形成肖特基二極管的部分有源區(qū) 102可不包括體區(qū)、源區(qū)或重體區(qū)。然而，可取決于具體應(yīng)用來(lái)形成針對(duì)肖特基接觸的摻雜區(qū)。
圖5示出了根據(jù)本發(fā)明實(shí)施方式的圖1的示例性半導(dǎo)體芯片100的另一部分的簡(jiǎn)化截面視圖。圖5中所示的半導(dǎo)體芯片100的截面沿著溝槽210的長(zhǎng)度延伸。溝槽210延伸通過(guò)接觸區(qū)106和有源區(qū)102。圖5示出了在溝槽210下方延伸的半導(dǎo)體區(qū)326以及沿著溝槽210底部延伸的屏蔽電介質(zhì)330。在屏蔽接觸區(qū)106中，互連層3 可沿著溝槽的上表面接觸屏蔽電極320。作為選擇，屏蔽電極320也可凹陷，而且與互連層328的接觸也可在溝槽內(nèi)部。在有源區(qū)102中，屏蔽電極320在柵電極5M下方延伸。柵電極5M可通過(guò)沿著底部的電極間電介質(zhì)層532以及沿著側(cè)邊的柵極電介質(zhì)層534與屏蔽電極320隔離。 柵電極5M可通過(guò)電介質(zhì)層536與互連層3 隔離。
圖6示出了根據(jù)本發(fā)明實(shí)施方式的圖1的示例性半導(dǎo)體芯片100的另一部分的簡(jiǎn)化截面視圖。圖6所示的半導(dǎo)體芯片100的截面沿著屏蔽接觸區(qū)106中的臺(tái)面區(qū)216以及沿著有源區(qū)102中的臺(tái)面區(qū)218延伸。圖6示出了在屏蔽接觸區(qū)106的各側(cè)的交叉溝槽 214。交叉溝槽214可包括設(shè)置在溝槽底部的屏蔽電極622以及溝槽頂部的柵電極624。屏蔽電極622可通過(guò)屏蔽電介質(zhì)630與半導(dǎo)體區(qū)3 絕緣。電極間電介質(zhì)層632可在屏蔽電極和柵電極之間延伸。柵電介質(zhì)層634可沿著柵電極6M與半導(dǎo)體區(qū)3 之間的溝槽214 的側(cè)壁延伸。電介質(zhì)層636可在柵電極6 頂部上方延伸，從而將柵電極6 與互連層3 隔離?；ミB層3 可接觸臺(tái)面區(qū)216的表面。如上所述，一些實(shí)施方式包括沿著臺(tái)面區(qū)216 設(shè)置的肖特基二極管。
有源區(qū)102可包括設(shè)置在半導(dǎo)體區(qū)3 頂部的體區(qū)338和設(shè)置在體區(qū)338上方的源區(qū)340。作為選擇，一些實(shí)施方式可包括如上所述以及如圖4所示的沿著臺(tái)面區(qū)218設(shè)置的肖特基二極管。
圖7示出了根據(jù)本發(fā)明另一實(shí)施方式的示例性半導(dǎo)體芯片700的簡(jiǎn)化頂視圖。半導(dǎo)體芯片700包括形成有源器件的、包括了臺(tái)面和溝槽陣列(圖8所示)的有源區(qū)702。該有源器件被配置為在導(dǎo)通狀態(tài)下傳導(dǎo)電流。半導(dǎo)體芯片700還可包括設(shè)置在接近有源區(qū)702中心的柵極通路704。柵極通路704可垂直于溝槽延伸，并接觸各個(gè)溝槽中的柵電極。 柵極通路704能減小柵極接觸之間的距離，從而減小柵極電阻。
半導(dǎo)體芯片700還包括屏蔽接觸區(qū)706。在圖7所示的示例性實(shí)施方式中，在有源區(qū)702內(nèi)，屏蔽接觸區(qū)706大致平行于柵極通路704延伸。如下文更全面地說(shuō)明，屏蔽接觸區(qū)706能為屏蔽電極與互連層之間的接觸提供區(qū)域。屏蔽接觸區(qū)706中，屏蔽電極與互連層之間的接觸能減小屏蔽接觸之間的距離，從而減小屏蔽電阻。在圖8中的放大視圖中示出了有源區(qū)702和其中一個(gè)屏蔽接觸區(qū)706的一部分708。
圖8示出了根據(jù)本發(fā)明實(shí)施方式的圖7的示例性半導(dǎo)體芯片700的一部分708的放大圖。由圖8中的虛線描繪了部分708中的屏蔽接觸區(qū)706的區(qū)域輪廓。虛線以內(nèi)的區(qū)域與屏蔽接觸區(qū)706有關(guān)，而虛線以外的區(qū)域與有源區(qū)702(圖8未標(biāo)注)有關(guān)。溝槽810 延伸通過(guò)有源區(qū)702和屏蔽接觸區(qū)706。屏蔽電極和柵電極可沿著各溝槽810在屏蔽接觸區(qū)706以外的部分延伸，而屏蔽電極可沿著各溝槽810在屏蔽接觸區(qū)706以內(nèi)的部分延伸。 互連層可接觸屏蔽接觸區(qū)706中的溝槽810中的屏蔽電極。盡管在圖8的示例性實(shí)施方式中未示出，但也可以采用交叉溝槽。
圖8還示出了延伸通過(guò)有源區(qū)702和屏蔽接觸區(qū)706的臺(tái)面區(qū)816。如下文更為全面地說(shuō)明，肖特基二極管可形成在臺(tái)面區(qū)816上。圖8為接下來(lái)將要討論的半導(dǎo)體芯片 700的截面提供了參照點(diǎn)。
圖9示出了根據(jù)本發(fā)明實(shí)施方式的圖7的示例性半導(dǎo)體芯片700的一部分簡(jiǎn)化截面視圖。圖9所示的半導(dǎo)體芯片700的截面沿著垂直于溝槽810和臺(tái)面區(qū)816的屏蔽接觸區(qū)706延伸。屏蔽接觸區(qū)706中的各個(gè)溝槽810可包括通過(guò)屏蔽電介質(zhì)930與半導(dǎo)體區(qū)擬6絕緣的屏蔽電極920。各屏蔽電極920的頂部可接觸互連層928。臺(tái)面區(qū)816可在相鄰溝槽810之間延伸。在一個(gè)實(shí)施方式中，互連層擬8可包括金屬，接觸區(qū)706可包括設(shè)置在溝槽810之間的肖特基二極管。該肖特基二極管包括在半導(dǎo)體區(qū)擬6與互連層擬8之間沿著臺(tái)面區(qū)816表面的肖特基接觸。在一個(gè)實(shí)施方式中，臺(tái)面區(qū)816的一部分包括肖特基二極管。肖特基接觸可沿著臺(tái)面區(qū)816的整個(gè)長(zhǎng)度或沿著臺(tái)面區(qū)816的一部分延伸。肖特基二極管的密度可隨具體應(yīng)用而改變。
圖IOA至圖IOF示出了在用于形成根據(jù)本發(fā)明實(shí)施方式的屏蔽柵極結(jié)構(gòu)的過(guò)程的各步驟處的簡(jiǎn)化截面視圖。在圖IOA中，提供半導(dǎo)體區(qū)10 作為形成屏蔽柵極結(jié)構(gòu)的基底。 在一個(gè)實(shí)施方式中，半導(dǎo)體區(qū)10 包括形成在高摻雜N+型襯底上的N型外延層。可利用許多已知技術(shù)中的任何一種形成延伸至半導(dǎo)體區(qū)10 的溝槽1010和溝槽1012。例如，可在半導(dǎo)體區(qū)10 表面上形成硬掩膜和光刻膠層(未示出)，并可使用常規(guī)的光刻和蝕刻技術(shù)來(lái)形成溝槽。
在圖IOB中，沿著溝槽1010和溝槽1012的側(cè)壁和底部形成屏蔽電介質(zhì)層1030。 可利用常規(guī)的熱氧化或化學(xué)氣相沉積(CVD)工藝形成屏蔽電介質(zhì)層1030。
在圖IOC中，可利用常規(guī)的多晶硅沉積和蝕刻技術(shù)在溝槽1010中形成屏蔽電極 1020并且在溝槽1012中形成屏蔽電極1022。例如，可利用常規(guī)的多晶硅沉積工藝在溝槽 1010和溝槽1012中沉積多晶硅層?？衫靡阎奈g刻和/或化學(xué)機(jī)械拋光(CMP)技術(shù)除去在臺(tái)面區(qū)1016和臺(tái)面區(qū)1018上方延伸的多晶硅。在一個(gè)實(shí)施方式中，可利用已知技術(shù) (例如，掩膜沉積、圖案化、蝕刻)在屏蔽接觸區(qū)1006上方形成掩膜層(未示出)，并且可利用常規(guī)的蝕刻工藝使多晶硅凹進(jìn)溝槽1012以形成屏蔽電極1022。在多晶硅凹陷蝕刻過(guò)程中，掩膜層可覆蓋屏蔽接觸區(qū)1006。
在圖IOD中，可利用許多已知技術(shù)中的任何一種在溝槽1012中形成電極間電介質(zhì)層1032、柵極電介質(zhì)層1034、柵電極IOM和電介質(zhì)層1036。可利用常規(guī)的注入和擴(kuò)散工藝來(lái)形成體區(qū)1038和源區(qū)1040?？衫靡阎难谀＜夹g(shù)阻止對(duì)屏蔽接觸區(qū)1006的注入。
在圖IOE中，可利用常規(guī)的接觸蝕刻工藝使臺(tái)面區(qū)1018凹進(jìn)有源區(qū)1002。在一個(gè)實(shí)施方式中，可利用已知的掩模技術(shù)在接觸蝕刻工藝期間對(duì)屏蔽接觸區(qū)1006進(jìn)行掩模?？衫贸Ｒ?guī)的注入和擴(kuò)散工藝形成重體區(qū)1042。在重體注入工藝期間，可對(duì)屏蔽接觸區(qū)1006 中的臺(tái)面區(qū)1016進(jìn)行掩模?？衫玫诙佑|蝕刻從屏蔽接觸區(qū)1006中除去殘余層?？衫靡阎某练e技術(shù)在有源區(qū)1002和屏蔽接觸區(qū)1006上方形成互連層(未示出)。互連層可與有源區(qū)1002中的源區(qū)1040和重?fù)诫s體區(qū)1042接觸。互連層還可與屏蔽接觸區(qū)1006 中的屏蔽電極1020和臺(tái)面區(qū)1016接觸。如上所述，互連層可包括金屬，肖特基二極管可沿著屏蔽接觸區(qū)1006中的一個(gè)或多個(gè)臺(tái)面區(qū)1016或有源區(qū)1002中的臺(tái)面區(qū)1018形成。
圖IOF中所示結(jié)構(gòu)可利用選擇性的接觸蝕刻工藝而非上述關(guān)于圖IOE的接觸蝕刻工藝形成。該選擇性的接觸蝕刻工藝可使臺(tái)面區(qū)1018在有源區(qū)1002中凹進(jìn)，并且使臺(tái)面區(qū)1016和屏蔽電極1020在屏蔽接觸區(qū)1006中凹進(jìn)。該選擇性的接觸蝕刻工藝可利用常規(guī)接觸蝕刻工藝使臺(tái)面區(qū)1018在有源區(qū)1002中凹進(jìn)，并且使臺(tái)面區(qū)1016和屏蔽電極1020 在屏蔽接觸區(qū)1006中凹進(jìn)。重體區(qū)1042可利用常規(guī)的注入和擴(kuò)散工藝形成?？衫靡阎难谀＜夹g(shù)來(lái)阻止對(duì)于屏蔽接觸區(qū)1006的注入?？衫靡阎某练e技術(shù)在有源區(qū)1002和屏蔽接觸區(qū)1006上方形成互連層(未示出)。該互連層可在有源區(qū)1002中接觸源區(qū)1040 和重體區(qū)1042。該互連層還可在屏蔽接觸區(qū)中接觸屏蔽電極1020和臺(tái)面區(qū)1016。如上所述，該互連層可包括金屬，肖特基二極管可沿著屏蔽接觸區(qū)1006中的一個(gè)或多個(gè)臺(tái)面區(qū) 1016或有源區(qū)1002中的臺(tái)面區(qū)1018形成。
本發(fā)明的實(shí)施方式提供了屏蔽柵極結(jié)構(gòu)，在其他益處和特征中，該結(jié)構(gòu)獲得了減小的屏蔽電阻(通過(guò)在有源區(qū)內(nèi)形成屏蔽接觸和/或通過(guò)采用具有屏蔽接觸區(qū)的交叉溝槽)、減小的柵極電阻(通過(guò)采用具有屏蔽接觸區(qū)的交叉溝槽)、增大的額定電流(通過(guò)在屏蔽接觸區(qū)中集成肖特基二極管)和減小的芯片尺寸(通過(guò)在有源區(qū)內(nèi)形成屏蔽接觸和/ 或通過(guò)在屏蔽接觸區(qū)內(nèi)形成肖特基二極管)。而且，本發(fā)明的實(shí)施方式還提供了如下的靈活性可根據(jù)針對(duì)具體應(yīng)用所需要的屏蔽電阻來(lái)形成任意數(shù)量或構(gòu)造的屏蔽接觸區(qū)。同樣，也可以在屏蔽接觸區(qū)和有源區(qū)中形成任意數(shù)量的肖特基二極管。
盡管本發(fā)明的各種實(shí)施方式主要以N溝道屏蔽柵極MOSFET的內(nèi)容進(jìn)行描述， 但是這些實(shí)施方式可以在各種各樣的其他類(lèi)型的器件中實(shí)施，例如P-溝道屏蔽柵極 MOSFET (即，除了硅區(qū)域的導(dǎo)電類(lèi)型顛倒之外，結(jié)構(gòu)類(lèi)似于上述MOSFET的晶體管)；N-溝道屏蔽柵極IGBT (即，除了使用P-型襯底代替N型襯底之外，結(jié)構(gòu)類(lèi)似于上述MOSFET的晶體管)；P-溝道屏蔽柵極IGBT (即，除了襯底保持N-型之外，結(jié)構(gòu)類(lèi)似于上述MOSFET，但具有相反導(dǎo)電類(lèi)型的硅區(qū)的晶體管)；以及以上器件的超結(jié)(superjimction)變形(即，具有交替導(dǎo)電型的列的器件)。
另外，盡管上述各種實(shí)施方式是在傳統(tǒng)硅中實(shí)現(xiàn)的，但這些實(shí)施方式及其顯而易見(jiàn)的變形還可以在碳化硅、砷化鎵、氮化鎵、金剛石或其他半導(dǎo)體材料中實(shí)現(xiàn)。此外，在不背離本發(fā)明范圍的情況下，本發(fā)明的一個(gè)或多個(gè)實(shí)施方式的特征可以與本發(fā)明的其他實(shí)施方式的一個(gè)或多個(gè)特征相結(jié)合。
應(yīng)當(dāng)理解的是，以上所作描述僅是示例性的，而且本發(fā)明的范圍并不局限于這些具體的實(shí)例?；诒旧暾?qǐng)公開(kāi)內(nèi)容可以形成各種變形、修改、改編和等效布置，并且落入本發(fā)明和所附權(quán)利要求的范疇之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括有源區(qū)，包括延伸至半導(dǎo)體區(qū)的溝槽，各個(gè)溝槽包括在所述溝槽底部的屏蔽電極、位于所述屏蔽電極上方在所述溝槽頂部的柵電極以及在所述屏蔽電極與所述柵電極之間延伸的電極間電介質(zhì)層；屏蔽接觸區(qū)，鄰近所述有源區(qū)，所述屏蔽接觸區(qū)包括延伸至所述半導(dǎo)體區(qū)的至少一個(gè)接觸溝槽，其中，所述屏蔽電極從所述有源區(qū)中的至少一個(gè)所述溝槽沿著所述接觸溝槽的長(zhǎng)度延伸；以及互連層，在所述有源區(qū)和所述屏蔽接觸區(qū)上方延伸，其中，在所述有源區(qū)中，所述互連層通過(guò)電介質(zhì)層與各個(gè)所述溝槽中的所述柵電極隔離，所述互連層與鄰近所述溝槽的所述半導(dǎo)體區(qū)的臺(tái)面表面接觸，并且在所述屏蔽接觸區(qū)中，所述互連層與鄰近所述接觸溝槽的所述半導(dǎo)體區(qū)的所述臺(tái)面表面和所述屏蔽電極接觸。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述有源區(qū)中的至少一個(gè)所述溝槽延伸至所述屏蔽接觸區(qū)并且與所述接觸溝槽相接。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述有源區(qū)中的至少一個(gè)所述溝槽未延伸至所述屏蔽接觸區(qū)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述有源區(qū)中的各個(gè)所述溝槽在第一方向上延伸，所述有源區(qū)還包括大致垂直于所述溝槽延伸的至少一個(gè)交叉溝槽，其中，所述交叉溝槽中的柵電極與至少一個(gè)所述溝槽中的所述柵電極相接。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述屏蔽接觸區(qū)中的所述屏蔽電極從所述接觸溝槽的底部延伸至所述接觸溝槽的頂部。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，在所述屏蔽接觸區(qū)中，所述互連層與鄰近所述接觸溝槽的所述半導(dǎo)體區(qū)的所述臺(tái)面表面接觸以在之間形成肖特基接觸。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述屏蔽接觸區(qū)包括由所述半導(dǎo)體區(qū)的所述臺(tái)面表面分離的多個(gè)接觸溝槽，其中，肖特基接觸形成在所述互連層與部分所述臺(tái)面表面之間。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，在所述有源區(qū)中，肖特基接觸形成在所述互連層與部分所述臺(tái)面表面之間。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述有源區(qū)還包括位于所述半導(dǎo)體區(qū)中的體區(qū)和位于鄰近各個(gè)溝槽的所述體區(qū)中的源區(qū)。
10.一種半導(dǎo)體結(jié)構(gòu)，包括第一有源區(qū)和第二有源區(qū)，均包括延伸至半導(dǎo)體區(qū)的溝槽，其中，各個(gè)溝槽包括在所述溝槽底部的屏蔽電極、位于所述屏蔽電極上方在所述溝槽頂部的柵電極以及在所述屏蔽電極與所述柵電極之間延伸的電極間電介質(zhì)層；屏蔽接觸區(qū)，在所述第一有源區(qū)和第二有源區(qū)之間，所述屏蔽接觸區(qū)包括延伸至所述半導(dǎo)體區(qū)的至少一個(gè)接觸溝槽，其中，所述屏蔽電極從所述第一有源區(qū)中的至少一個(gè)所述溝槽沿著所述接觸溝槽的長(zhǎng)度延伸；以及互連層，在所述第一有源區(qū)和第二有源區(qū)以及所述接觸區(qū)上方延伸，其中，在所述第一有源區(qū)和第二有源區(qū)中，所述互連層通過(guò)電介質(zhì)層與各個(gè)所述溝槽中的所述柵電極隔離， 而且所述互連層與鄰近所述溝槽的所述半導(dǎo)體區(qū)的臺(tái)面表面接觸，并且在所述屏蔽接觸區(qū)中，所述互連層與鄰近所述接觸溝槽的所述半導(dǎo)體區(qū)的所述臺(tái)面表面和所述屏蔽電極接觸。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第一有源區(qū)中的至少一個(gè)所述溝槽延伸至所述屏蔽接觸區(qū)并且與所述接觸溝槽相接。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中，所述屏蔽接觸區(qū)中的所述屏蔽電極從所述接觸溝槽的底部延伸至所述接觸溝槽的頂部。
13.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中，在所述屏蔽接觸區(qū)中，所述互連層接觸鄰近所述接觸溝槽的所述半導(dǎo)體區(qū)的所述臺(tái)面表面從而在之間形成肖特基接觸。
14.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中，所述屏蔽接觸區(qū)包括由所述半導(dǎo)體區(qū)的所述臺(tái)面表面分離的多個(gè)接觸溝槽，其中，肖特基接觸形成在所述互連層與部分所述臺(tái)面表面之間。
15.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中，在所述第一有源區(qū)中，肖特基接觸形成在所述互連層與部分所述臺(tái)面表面之間。
16.根據(jù)權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第一有源區(qū)和第二有源區(qū)還包括在所述半導(dǎo)體區(qū)中的體區(qū)和位于鄰近各個(gè)溝槽的所述體區(qū)中的源區(qū)。
17.一種形成屏蔽柵極MOSFET的方法，所述方法包括在半導(dǎo)體區(qū)中形成溝槽；在各個(gè)溝槽中形成屏蔽電極；在部分溝槽中形成柵電極，所述部分溝槽形成有源區(qū)，其中，各柵電極設(shè)置在所述屏蔽電極上方并且通過(guò)電極間電介質(zhì)與所述屏蔽電極隔離；以及形成在所述溝槽上方延伸的互連層，所述互連層通過(guò)電介質(zhì)層與所述有源區(qū)中的所述柵電極隔離，所述互連層接觸在與所述有源區(qū)分離的屏蔽接觸區(qū)中的所述屏蔽電極，而且接觸所述屏蔽接觸區(qū)中相鄰溝槽之間的臺(tái)面表面。
18.根據(jù)權(quán)利要求17所述的方法，還包括在所述屏蔽接觸區(qū)中的相鄰溝槽之間延伸的所述臺(tái)面表面與所述互連層之間形成肖特基接觸。
19.根據(jù)權(quán)利要求17所述的方法，還包括在所述屏蔽接觸區(qū)中的相鄰溝槽之間延伸的部分所述臺(tái)面表面與所述互連層之間形成肖特基接觸。
20.根據(jù)權(quán)利要求17所述的方法，其中，所述互連層接觸所述有源區(qū)中的相鄰溝槽之間的臺(tái)面表面，所述方法還包括在所述有源區(qū)中的相鄰溝槽之間延伸的部分所述臺(tái)面表面與所述互連層之間形成肖特基接觸。
全文摘要
一種包括有源區(qū)的半導(dǎo)體結(jié)構(gòu)，該有源區(qū)包括延伸至半導(dǎo)體區(qū)的溝槽。各個(gè)溝槽包括屏蔽電極和柵電極。該半導(dǎo)體結(jié)構(gòu)還包括鄰近有源區(qū)的屏蔽接觸區(qū)。該屏蔽接觸區(qū)包括延伸至半導(dǎo)體區(qū)的至少一個(gè)接觸溝槽。屏蔽電極從有源區(qū)中的至少一個(gè)溝槽沿著接觸溝槽的長(zhǎng)度延伸。該半導(dǎo)體結(jié)構(gòu)還包括在有源區(qū)和屏蔽接觸區(qū)上方延伸的互連層。在有源區(qū)中，互連層通過(guò)電介質(zhì)層與各個(gè)溝槽中的柵電極隔離并且與鄰近溝槽的半導(dǎo)體區(qū)的臺(tái)面表面接觸。在屏蔽接觸區(qū)中，互連層接觸屏蔽電極以及鄰近接觸溝槽的半導(dǎo)體區(qū)的臺(tái)面表面。
文檔編號(hào)H01L29/78GK102549754SQ201080042676
公開(kāi)日2012年7月4日 申請(qǐng)日期2010年7月20日 優(yōu)先權(quán)日2009年7月24日
發(fā)明者保爾·托魯普, 邁克爾·D·格里納根, 迪安·E·普羅布斯特, 迪謝·頓恩 申請(qǐng)人:飛兆半導(dǎo)體公司