專利名稱：雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)。屬于半導(dǎo)體封裝 技術(shù)領(lǐng)域。背景技術(shù)：
傳統(tǒng)的芯片封裝結(jié)構(gòu)的制作方式是采用金屬基板的正面進(jìn)行化學(xué)蝕刻及表面電 鍍層后，即完成引線框的制作(如圖43所示)。而引線框的背面則在封裝過程中再進(jìn)行蝕 刻。該法存在以下不足因?yàn)樗芊馇爸辉诮饘倩逭孢M(jìn)行了半蝕刻工作，而在塑封過程中塑封料只有包 裹住引腳半只腳的高度，所以塑封體與引腳的束縛能力就變小了，如果塑封體貼片到PCB 板上不是很好時(shí)，再進(jìn)行返工重貼，就容易產(chǎn)生掉腳的問題(如圖44所示)。尤其塑封料 的種類是采用有填料時(shí)候，因?yàn)椴牧显谏a(chǎn)過程的環(huán)境與后續(xù)表面貼裝的應(yīng)力變化關(guān)系， 會造成金屬與塑封料產(chǎn)生垂直型的裂縫，其特性是填料比例越高則越硬越脆越容易產(chǎn)生裂 縫。另外，由于芯片與引腳之間的距離較遠(yuǎn)，金屬線的長度較長，如圖45 46所示， 金屬線成本較高(尤其是昂貴的純金質(zhì)的金屬線)；同樣由于金屬線的長度較長，使得芯片 的信號輸出速度較慢(尤其是存儲類的產(chǎn)品以及需要大量數(shù)據(jù)的計(jì)算，更為突出)；也同樣 由于金屬線的長度較長，所以在金屬線所存在的寄生電阻/寄生電容與寄生電桿對信號的 干擾也較高；再由于芯片與引腳之間的距離較遠(yuǎn)，使得封裝的體積與面積較大，材料成本較 高，廢棄物較多。
發(fā)明內(nèi)容本實(shí)用新型的目的在于克服上述不足，提供一種不會再有產(chǎn)生掉腳的問題和能使 金屬線的長度縮短的雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)。本實(shí)用新型的目的是這樣實(shí)現(xiàn)的包括基島、引腳、無填料的塑封料(環(huán)氧樹脂)、 導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)、芯片、金屬線和有填料塑封料(環(huán)氧樹脂)，所述引腳正面延伸到 基島旁邊，在所述基島和引腳的正面設(shè)置有第一金屬層，在所述基島和引腳的背面設(shè)置有 第二金屬層，在所述基島正面第一金屬層上通過導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)設(shè)置有芯片，芯片 正面與引腳正面第一金屬層之間用金屬線連接，在所述基島和引腳的上部以及芯片和金屬 線外包封有填料塑封料(環(huán)氧樹脂)，在所述基島和引腳外圍的區(qū)域、引腳與基島之間的區(qū) 域以及引腳與引腳之間的區(qū)域嵌置有無填料的塑封料(環(huán)氧樹脂)，所述無填料的塑封料 (環(huán)氧樹脂)將基島和引腳下部外圍、引腳下部與基島下部以及引腳下部與引腳下部連接 成一體，且使所述基島和引腳背面尺寸小于基島和引腳正面尺寸，形成上大下小的基島和 引腳結(jié)構(gòu)，其特征在于所述有填料塑封料(環(huán)氧樹脂)將引腳正面局部單元進(jìn)行包覆。本實(shí)用新型的有益效果是1、確保不會再有產(chǎn)生掉腳的問題[0009]由于引線框采用了雙面蝕刻的工藝技術(shù)，所以可以輕松的規(guī)劃設(shè)計(jì)與制造出上大 下小的引腳結(jié)構(gòu)，可以使上下層塑封料緊密的將上大下小的引腳結(jié)構(gòu)一起包裹住，所以塑 封體與引腳的束縛能力就變大了，不會再有產(chǎn)生掉腳的問題。2、確保金屬線的長度縮短1)由于應(yīng)用了引線框背面與正面分開蝕刻的技術(shù)，所以能夠?qū)⒁€框正面的引腳 盡可能的延伸到后續(xù)需裝芯片的區(qū)域旁邊，促使芯片與引腳距離大幅的縮短，如圖2 圖 3，如此金屬線的長度也縮短了，金屬線的成本也可以大幅的降低(尤其是昂貴的純金質(zhì)的 金屬線)；2)也因?yàn)榻饘倬€的長度縮短使得芯片的信號輸出速度也大幅的增速(尤其存儲 類的產(chǎn)品以及需要大量數(shù)據(jù)的計(jì)算，更為突出)，由于金屬線的長度變短了，所以金屬線所 存在的寄生電阻/寄生電容與寄生電桿對信號的干擾也大幅度的降低。3、使封裝的體積與面積可以大幅度的縮小因運(yùn)用了引腳的延伸技術(shù)，所以可以容易的制作出高腳數(shù)與高密度的腳與腳之間 的距離，使得封裝的體積與面積可以大幅度的縮小。4、材料成本和材料用量減少因?yàn)閷⒎庋b后的體積大幅度的縮小，更直接的體現(xiàn)出材料成本大幅度的下降與因 為材料用量的減少也大幅度的減少廢棄物環(huán)保的困擾。5、采用局部單元的單顆封裝的優(yōu)點(diǎn)有1)在不同的應(yīng)用中可以將塑封體邊緣的引腳伸出塑封體。2)塑封體邊緣的引腳伸出塑封體外可以清楚的檢查出焊接在PCB板上的情況。3)模塊型的面積較大會容易因?yàn)槎喾N不同的材料結(jié)構(gòu)所產(chǎn)生收縮率不同的應(yīng)立 變形，而局部單元的單顆封裝就可以完全分散多種不同的材料結(jié)構(gòu)所產(chǎn)生收縮率不同的應(yīng) 立變形。4)單顆封裝在進(jìn)行塑封體切割分離時(shí)，因?yàn)橐懈畹暮穸戎挥幸_的厚度，所以 切割的速度可以比模塊型的封裝結(jié)構(gòu)要來得快很多，且切割用的刀片因?yàn)榍懈畹暮穸缺惚?了所以切割刀片的壽命相對的也就變的更長了。
圖1 (A) 圖1 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施例 1各工序示意圖。圖2為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例1結(jié)構(gòu)示意圖。圖3為圖2的俯視圖。圖4(A) 圖4(R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施例 2各工序示意圖。圖5為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例2結(jié)構(gòu)示意圖。圖6為圖5的俯視圖。圖7(A) 圖7 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施例 3各工序示意圖。圖8為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例3結(jié)構(gòu)示意圖。[0030]圖9為圖8的俯視圖。[0031]圖10(A) 圖IO(R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施 列4各工序示意圖。[0032]圖11為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例4結(jié)構(gòu)示意圖。[0033]圖12為圖11的俯視圖。[0034]圖13(A) 圖13 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施 列5各工序示意圖。[0035]圖14為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例5結(jié)構(gòu)示意圖。[0036]圖15為圖14的俯視圖。[0037]圖16(A) 圖16 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施 列6各工序示意圖。[0038]圖17為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例6結(jié)構(gòu)示意圖。[0039]圖18為圖17的俯視圖。[0040]圖19(A) 圖19 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施 列7各工序示意圖。[0041]圖20為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例7結(jié)構(gòu)示意圖。[0042]圖21為圖20的俯視圖。[0043]圖22(A) 圖22 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施 列8各工序示意圖。[0044]圖23為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例8結(jié)構(gòu)示意圖。[0045]圖M為圖23的俯視圖。[0046]圖25(A) 圖25 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施 列5各工序示意圖。[0047]圖沈?yàn)楸緦?shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例5結(jié)構(gòu)示意圖。[0048]圖27為圖沈的俯視圖。[0049]圖^(A) 圖^(R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施 列6各工序示意圖。[0050]圖四為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例6結(jié)構(gòu)示意圖。[0051]圖30為圖四的俯視圖。[0052]圖31 (A) 圖31 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施 列11各工序示意圖。[0053]圖32為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例11結(jié)構(gòu)示意圖。[0054]圖33為圖32的俯視圖。[0055]圖34(A) 圖34(R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施 列12各工序示意圖。[0056]圖35為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例12結(jié)構(gòu)示意圖。[0057]圖36為圖35的俯視圖。[0058]圖37(A) 圖37 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施 列13各工序示意圖。[0059]圖38為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例13結(jié)構(gòu)示意圖。圖39為圖38的俯視圖。圖40 (A) 圖40 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施 例14各工序示意圖。圖41為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例14結(jié)構(gòu)示意圖。圖42為圖41的俯視圖。圖43為以往采用金屬基板的正面進(jìn)行化學(xué)蝕刻及表面電鍍層作業(yè)圖。圖44為以往形成的掉腳圖。圖45為以往的封裝結(jié)構(gòu)示意圖。圖46為45的俯視圖。圖中附圖標(biāo)記基島1、引腳2、無填料的塑封料(環(huán)氧樹脂)3、第一金屬層4、第二金屬層5、導(dǎo)電 或不導(dǎo)電粘結(jié)物質(zhì)6、芯片7、金屬線8、有填料塑封料(環(huán)氧樹脂)9、金屬基板10、光阻膠膜 11、光阻膠膜12、光阻膠膜13、光阻膠膜14、光阻膠膜15、光阻膠膜16 ；第三基島1. 1、第三基島1. 2、第三基島1. 3、第四基島1. 4。
具體實(shí)施方式
本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)如下實(shí)施例1 單基島單圈引腳參見圖2和圖3，圖2為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例1結(jié) 構(gòu)示意圖。圖3為圖2的俯視圖。由圖2和圖3可以看出，本實(shí)用新型雙面圖形芯片正裝 單顆封裝結(jié)構(gòu)，包括基島1、引腳2、無填料的塑封料(環(huán)氧樹脂)3、導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì) 6、芯片7、金屬線8和有填料塑封料(環(huán)氧樹脂)9，所述引腳2正面盡可能的延伸到基島1 旁邊，在所述基島1和引腳2的正面設(shè)置有第一金屬層4，在所述基島1和引腳2的背面設(shè) 置有第二金屬層5，在所述基島1正面第一金屬層4上通過導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)6設(shè)置有 芯片7，芯片7正面與引腳2正面第一金屬層4之間用金屬線8連接，在所述基島1和引腳 2的上部以及芯片7和金屬線8外包封有填料塑封料(環(huán)氧樹脂)9，該有填料塑封料(環(huán) 氧樹脂)9將引腳2正面局部單元進(jìn)行包覆，在所述基島1和引腳2外圍的區(qū)域、引腳2與 基島1之間的區(qū)域以及引腳2與引腳2之間的區(qū)域嵌置有無填料的塑封料(環(huán)氧樹脂)3， 所述無填料的塑封料(環(huán)氧樹脂)3將基島1和引腳下部外圍、引腳2下部與基島1下部以 及引腳2下部與引腳2下部連接成一體，且使所述基島和引腳背面尺寸小于基島和引腳正 面尺寸，形成上大下小的基島和引腳結(jié)構(gòu)。其封裝結(jié)構(gòu)如下步驟一、取金屬基板參見圖1(A)，取一片厚度合適的金屬基板10。金屬基板的材質(zhì)可以依據(jù)芯片的功 能與特性進(jìn)行變換，例如銅、鋁、鐵、銅合金或鎳鐵合金等。步驟二、金屬基板正面及背面被覆光阻膠膜參見圖1 (B)，利用被覆設(shè)備在金屬基板的正面及背面分別被覆可進(jìn)行曝光顯影的 光阻膠膜11和12，以保護(hù)后續(xù)的電鍍金屬層工藝作業(yè)。而此光阻膠膜可以是干式光阻薄膠膜也可以是濕式光阻膠膜。步驟三、金屬基板正面的光阻膠膜進(jìn)行需要電鍍金屬層區(qū)域的曝光/顯影以及開 窗參見圖1 (C)，利用曝光顯影設(shè)備將步驟二完成光阻膠膜被覆作業(yè)的金屬基板正面 進(jìn)行曝光顯影去除部分光阻膠膜，以露出金屬基板正面后續(xù)需要進(jìn)行電鍍金屬層的區(qū)域。步驟四、金屬基板正面已開窗的區(qū)域進(jìn)行金屬層電鍍被覆參見圖1(D)，對步驟三中金屬基板正面已開窗的區(qū)域進(jìn)行第一金屬層4電鍍被 覆，該第一金屬層4置于所述基島1與引腳2的正面。步驟五、金屬基板正面及背面進(jìn)行光阻膠膜去膜參見圖1 (E)，將金屬基板正面余下的光阻膠膜以及金屬基板背面的光阻膠膜全部 揭除。步驟六、金屬基板正面及背面被覆光阻膠膜參見圖1 (F)，利用被覆設(shè)備在金屬基板的正面及背面分別被覆可進(jìn)行曝光顯影的 光阻膠膜13和14，以保護(hù)后續(xù)的蝕刻工藝作業(yè)。而此光阻膠膜可以是干式光阻薄膠膜也可 以是濕式光阻膠膜。步驟七、金屬基板背面的光阻膠膜進(jìn)行需要蝕刻區(qū)域的曝光/顯影以及開窗參見圖1 (G)，利用曝光顯影設(shè)備將步驟六完成光阻膠膜被覆作業(yè)的金屬基板背面 進(jìn)行曝光顯影去除部分光阻膠膜，以露出局部金屬基板以備后續(xù)需要進(jìn)行的金屬基板背面 蝕刻作業(yè)。步驟八、金屬基板進(jìn)行背面蝕刻作業(yè)參見圖1 (H)，完成步驟七的曝光/顯影以及開窗作業(yè)后，即在金屬基板的背面進(jìn) 行各圖形的蝕刻作業(yè)，蝕刻出基島1和引腳2的背面，同時(shí)將引腳正面盡可能的延伸到基島 旁邊。步驟九、金屬基板正面及背面進(jìn)行光阻膠膜去膜參見圖1 (I)，將金屬基板正面和背面余下的光阻膠膜全部揭除。步驟十、包封無填料的塑封料(環(huán)氧樹脂)參見圖1 (J)，將已完成步驟九所述去膜作業(yè)的金屬基板背面進(jìn)行包封無填料的塑 封料(環(huán)氧樹脂)作業(yè)，并進(jìn)行塑封料包封后的固化作業(yè)，使基島1和引腳2外圍的區(qū)域、 引腳2與基島1之間的區(qū)域以及引腳2與引腳2之間的區(qū)域均嵌置無填料的塑封料(環(huán)氧 樹脂)3，該無填料的塑封料(環(huán)氧樹脂)3將基島1和引腳下部外圍、引腳2下部與基島1 下部以及引腳2下部與引腳2下部連接成一體。步驟十一、被覆光阻膠膜參見圖1 (K)，利用被覆設(shè)備在將已完成包封無填料塑封料作業(yè)的金屬基板的正面 及背面分別被覆可進(jìn)行曝光顯影的光阻膠膜15和16，以保護(hù)后續(xù)的蝕刻工藝作業(yè)。而此光 阻膠膜可以是干式光阻薄膠膜也可以是濕式光阻膠膜。步驟十二、已完成包封無填料塑封料作業(yè)的金屬基板的正面進(jìn)行需要蝕刻區(qū)域的 曝光/顯影以及開窗參見圖1 (L)，利用曝光顯影設(shè)備將步驟十一完成光阻膠膜被覆作業(yè)的已完成包封 無填料塑封料作業(yè)的金屬基板正面進(jìn)行曝光顯影去除部分光阻膠膜，以備后續(xù)需要進(jìn)行金屬基板正面蝕刻作業(yè)。步驟十三、金屬基板正面蝕刻作業(yè)參見圖1 (M)，完成步驟十二的曝光/顯影以及開窗作業(yè)后，即在完成包封無填料 塑封料作業(yè)的金屬基板正面進(jìn)行各圖形的蝕刻作業(yè)，蝕刻出基島1和引腳2的正面，且使所 述基島1和引腳2的背面尺寸小于基島1和引腳2的正面尺寸，形成上大下小的基島1和 引腳2結(jié)構(gòu)。步驟十四、金屬基板正面及背面進(jìn)行光阻膠膜去膜參見圖1 (N)，將完成步驟十三蝕刻作業(yè)的金屬基板正面余下的光阻膠膜以及金屬 基板背面的光阻膠膜全部揭除，制成引線框。步驟十五、裝片參見圖1 (0)，在基島1正面第一金屬層4上通過導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)6進(jìn)行芯 片7的植入。步驟十六、打金屬線參見圖I(P)，將已完成芯片植入作業(yè)的半成品進(jìn)行芯片正面與引腳正面第一金屬 層之間打金屬線8作業(yè)。步驟十七、包封有填料塑封料(環(huán)氧樹脂)參見圖1⑴)，將已打線完成的半成品正面進(jìn)行局部單元包封有填料塑封料(環(huán)氧 樹脂)9作業(yè)，使引腳2正面局部單元區(qū)域露出有填料塑封料(環(huán)氧樹脂)9，并進(jìn)行塑封料 包封后的固化作業(yè)，使基島和引腳的上部以及芯片和金屬線外均被有填料塑封料(環(huán)氧樹 脂)包封。步驟十八、基島和引腳的背面以及引腳的正面進(jìn)行金屬層電鍍被覆參見圖I(R)， 對已完成步驟十七包封有填料塑封料(環(huán)氧樹脂)作業(yè)的所述基島和引腳的背面以及步驟 十七所述露出有填料塑封料(環(huán)氧樹脂)9的引腳2正面局部單元區(qū)域分別進(jìn)行第二金屬 層5和第一金屬層4電鍍被覆作業(yè)，而電鍍的材料可以是錫、鎳金、鎳鈀金....等金屬材 質(zhì)。步驟十九、切割成品參見圖2和圖3，將已完成步驟十八第二金屬層電鍍被覆的半成品進(jìn)行切割作業(yè)， 使原本以列陣式集合體方式連在一起的芯片一顆顆獨(dú)立開來，制得雙面圖形芯片正裝單顆 封裝結(jié)構(gòu)成品。實(shí)施例2 下沉基島露出型單圈引腳參見圖4 6，圖4(A) 圖4(R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆 封裝結(jié)構(gòu)實(shí)施例2各工序示意圖。圖5為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施 例2結(jié)構(gòu)示意圖。圖6為圖5的俯視圖。由圖4、圖5和圖6可以看出，實(shí)施例2與實(shí)施例 1的不同之處僅在于所述基島1為下沉型基島，即基島1正面中央?yún)^(qū)域下沉。實(shí)施例3 埋入型基島單圈引腳參見圖7 9，圖7(A) 圖7(R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封 裝結(jié)構(gòu)實(shí)施例3各工序示意圖。圖8為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí)施例 3結(jié)構(gòu)示意圖。圖9為圖8的俯視圖。由圖7、圖8和圖9可以看出，實(shí)施例3與實(shí)施例1 的不同之處僅在于所述基島1為埋入型基島，即基島1背面埋入所述無填料的塑封料(環(huán)氧樹脂)3內(nèi)。實(shí)施例4 多凸點(diǎn)基島露出型單圈引腳參見圖10 12，圖10(A) 圖IO(R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單 顆封裝結(jié)構(gòu)實(shí)施例4各工序示意圖。圖11為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu) 實(shí)施例4結(jié)構(gòu)示意圖。圖12為圖11的俯視圖。由圖10、圖11和圖12可以看出，實(shí)施例4 與實(shí)施例1的不同之處僅在于所述基島1為多凸點(diǎn)基島，即基島1表面設(shè)置有多個(gè)凸點(diǎn)。實(shí)施例5 多個(gè)基島露出型單圈引腳參見圖13 15，圖13(A) 圖13 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單 顆封裝結(jié)構(gòu)實(shí)施例5各工序示意圖。圖14為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu) 實(shí)施例5結(jié)構(gòu)示意圖。圖15為圖14的俯視圖。由圖13 15可以看出，實(shí)施例5與實(shí)施 例1的不同之處在于所述基島1有多個(gè)，引腳2有單圈。實(shí)施例6 多個(gè)下沉基島露出型單圈引腳參見圖16 18，圖16 (A) 圖16 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單 顆封裝結(jié)構(gòu)實(shí)施例6各工序示意圖。圖17為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu) 實(shí)施例6結(jié)構(gòu)示意圖。圖18為圖17的俯視圖。由圖16 18可以看出，實(shí)施例6與實(shí)施 例2的不同之處在于所述基島1有多個(gè)，引腳2有單圈。實(shí)施例7 多個(gè)埋入型基島單圈引腳參見圖19 21，圖19(A) 圖19 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單 顆封裝結(jié)構(gòu)實(shí)施例7各工序示意圖。圖20為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu) 實(shí)施例7結(jié)構(gòu)示意圖。圖21為圖20的俯視圖。由圖19 21可以看出，實(shí)施例7與實(shí)施 例3的不同之處在于所述基島1有多個(gè)，引腳2有單圈。實(shí)施例8 多個(gè)多凸點(diǎn)基島露出型單圈引腳參見圖22 對，圖22 (A) 圖22 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單 顆封裝結(jié)構(gòu)實(shí)施例8各工序示意圖。圖23為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu) 實(shí)施例8結(jié)構(gòu)示意圖。圖M為圖23的俯視圖。由圖22 M可以看出，實(shí)施例8與實(shí)施 例4的不同之處在于所述基島1有多個(gè)，引腳2有單圈。實(shí)施例9 基島露出型及下沉基島露出型單圈引腳參見圖25 27，圖25 (A) 圖25 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單 顆封裝結(jié)構(gòu)實(shí)施例9各工序示意圖。圖沈?yàn)楸緦?shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu) 實(shí)施例9結(jié)構(gòu)示意圖。圖27為圖沈的俯視圖。由圖25 27可以看出，實(shí)施例9與實(shí)施 例1的不同之處在于所述基島1有二組也可以是多組基島，一組為第一基島1. 1，另一組 為第二基島1. 2，所述第二基島1. 2正面中央?yún)^(qū)域下沉，在所述第一基島1. 1和引腳2的正 面設(shè)置第一金屬層4，在所述第一基島1. 1、第二基島1. 2和引腳2的背面設(shè)置第二金屬層 5，在第二基島1. 2正面中央下沉區(qū)域和第一基島1. 1正面通過導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)6設(shè) 置芯片7，芯片7正面與引腳2正面第一金屬層4之間以及芯片7與芯片7之間均用金屬 線8連接，在所述引腳2外圍的區(qū)域、引腳2與第一基島1. 1之間的區(qū)域、第一基島1. 1與 第二基島1. 2之間的區(qū)域、第二基島1. 2與引腳2之間的區(qū)域以及引腳2與引腳2之間的 區(qū)域嵌置無填料塑封料3，所述無填料塑封料3將引腳下部外圍、引腳2與第一基島1. 1下 部、第一基島1. 1與第二基島1. 2下部、第二基島1. 2與引腳2下部以及引腳2與引腳2下部連接成一體，所述引腳2有單圈。實(shí)施例10 基島露出型及埋入型基島單圈引腳參見圖觀 30，圖觀(幻 圖觀(R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單 顆封裝結(jié)構(gòu)實(shí)施例10各工序示意圖。圖四為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu) 實(shí)施例10結(jié)構(gòu)示意圖。圖30為圖四的俯視圖。由圖觀 30可以看出，實(shí)施例10與實(shí) 施例1的不同之處在于所述基島1有二組也可以是多組基島，一組為第一基島1. 1，另一 組為第三基島1. 3，在所述第一基島1. 1第三基島1. 3和引腳2的正面設(shè)置第一金屬層4， 在所述第一基島1. 1和引腳2的背面設(shè)置第二金屬層5，芯片7正面與引腳2正面第一金屬 層4之間以及芯片7與芯片7之間均用金屬線8連接，在所述引腳2外圍的區(qū)域、引腳2與 第一基島1. 1之間的區(qū)域、第三基島1. 3背面、第三基島1. 3與第一基島1. 1之間的區(qū)域、 第三基島1.3與引腳2之間的區(qū)域以及引腳與引腳之間的區(qū)域嵌置無填料塑封料3，所述 無填料塑封料3將引腳下部外圍、引腳2與第一基島1. 1下部、第三基島1. 3背面、第三基 島1. 3背面與第一基島1. 1下部、第三基島1. 3背面與引腳2下部以及引腳2與引腳2下 部連接成一體，所述引腳2設(shè)置有單圈。實(shí)施例11 基島露出型及多凸點(diǎn)基島露出型單圈引腳參見圖31 33，圖31㈧ 圖31 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻 單顆封裝結(jié)構(gòu)實(shí)施例11各工序示意圖。圖32為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié) 構(gòu)實(shí)施例11結(jié)構(gòu)示意圖。圖33為圖32的俯視圖。由圖31 33可以看出，實(shí)施例11與 實(shí)施例1的不同之處在于所述基島1有二組也可以是多組基島，一組為第一基島1. 1，另 一組為第四基島1. 4，所述第四基島1. 4正面設(shè)置成多凸點(diǎn)狀結(jié)構(gòu)，在所述引腳2外圍的區(qū) 域、引腳2與第一基島1. 1之間的區(qū)域、第一基島1. 1與第四基島1. 4之間的區(qū)域、第四基 島1. 4與引腳2之間的區(qū)域以及引腳2與引腳2之間的區(qū)域嵌置無填料塑封料3，所述無填 料的塑封料(環(huán)氧樹脂)3將引腳下部外圍、引腳2與第一基島1. 1下部、第一基島1. 1與 第四基島1. 4下部、第四基島1. 4與引腳2下部以及引腳2與引腳2下部連接成一體，所述 引腳2設(shè)置有單圈。實(shí)施例12 下沉基島露出型及埋入型基島露出型單圈引腳參見圖34 36，圖34(A) 圖34(R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻 單顆封裝結(jié)構(gòu)實(shí)施例12各工序示意圖。圖35為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié) 構(gòu)實(shí)施例12結(jié)構(gòu)示意圖。圖36為圖35的俯視圖。由圖34 36可以看出，實(shí)施例12與 實(shí)施例1的不同之處在于所述基島1有二組也可以是多組基島，一組為第二基島1.2，另 一組為第三基島1. 3，所述第二基島1. 2正面中央?yún)^(qū)域下沉，在第二基島1. 2正面中央下沉 區(qū)域和第三基島1. 3正面通過導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)6設(shè)置芯片7，在所述引腳2外圍的 區(qū)域、引腳2與第二基島1. 2之間的區(qū)域、第三基島1. 3背面、第二基島背面1. 2與第二基 島1. 2之間的區(qū)域、第三基島1. 3背面與引腳2之間的區(qū)域以及引腳與引腳之間的區(qū)域嵌 置無填料塑封料3，所述無填料塑封料3將引腳下部外圍、引腳2與第二基島1. 2下部、第三 基島1. 3、第三基島1. 3與第二基島1. 2下部、第三基島1. 3背面與引腳2下部以及引腳2 與引腳2下部連接成一體，所述引腳2設(shè)置有一圈。實(shí)施例13 下沉基島露出型及多凸點(diǎn)基島露出型單圈引腳參見圖37 39，圖37 (A) 圖37 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)實(shí)施例13各工序示意圖。圖38為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu) 實(shí)施例13結(jié)構(gòu)示意圖。圖39為圖38的俯視圖。由圖37 39可以看出，實(shí)施例13與實(shí) 施例1的不同之處在于所述基島1有二組也可以是多組基島，一組為第二基島1.2，另一 組為第四基島1.4，所述第二基島1.2正面中央?yún)^(qū)域下沉，第四基島1.4正面設(shè)置成多凸點(diǎn) 狀結(jié)構(gòu)，在所述第四基島1.4和引腳2的正面設(shè)置第一金屬層4，在所述第二基島1.2、第四 基島1. 4和引腳2的背面設(shè)置第二金屬層5，在所述第二基島1. 2正面中央下沉區(qū)域和第 四基島1. 4正面通過導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)6設(shè)置芯片7，在所述引腳2外圍的區(qū)域、引腳 2與第二基島1.2之間的區(qū)域、第二基島1.2與第四基島1.4之間的區(qū)域、第四基島1.4與 引腳2之間的區(qū)域以及引腳2與引腳2之間的區(qū)域嵌置無填料塑封料3，所述無填料的塑封 料(環(huán)氧樹脂)3將引腳下部外圍、引腳2與第二基島1.2下部、第二基島1.2與第四基島 1. 4下部、第四基島1. 4與引腳2下部以及引腳2與引腳2下部連接成一體，所述引腳2設(shè) 置有一圈。實(shí)施例14 埋入型基島及多凸點(diǎn)基島露出型單圈引腳參見圖40 42，圖40 (A) 圖40 (R)為本實(shí)用新型雙面圖形芯片正裝先鍍后刻單 顆封裝結(jié)構(gòu)實(shí)施例14各工序示意圖。41為本實(shí)用新型雙面圖形芯片正裝單顆封裝結(jié)構(gòu)實(shí) 施例14結(jié)構(gòu)示意圖。圖42為41的俯視圖。由圖40 42可以看出，實(shí)施例14與實(shí)施例 1的不同之處在于所述基島1有二組也可以是多組基島，一組為第三基島1.3，另一組為 第四基島1. 4，所述第四基島1. 4正面設(shè)置成多凸點(diǎn)狀結(jié)構(gòu)，在所述第三基島1. 3、第四基島 1. 4和引腳2的正面設(shè)置第一金屬層4，在所述第四基島1. 4和引腳2的背面設(shè)置第二金屬 層5，在所述引腳2外圍的區(qū)域、引腳2與第四基島1. 4之間的區(qū)域、第三基島1. 3背面、第 二基島1.2與第四基島1.4之間的區(qū)域、第三基島1.3與引腳2之間的區(qū)域以及引腳與引 腳之間的區(qū)域嵌置無填料塑封料3，所述無填料塑封料3將引腳下部外圍、引腳2與第四基 島1. 4下部、第三基島1. 3背面、第三基島1. 3背面與第四基島1. 4下部、第三基島1. 3背 面與引腳2下部以及引腳2與引腳2下部連接成一體，所述引腳2設(shè)置有一圈。
權(quán)利要求1.一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)，包括基島(1)、引腳O)、無填料的 塑封料(3)、導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)(6)、芯片(7)、金屬線⑶和有填料塑封料(9)，所述引 腳(2)正面延伸到基島(1)旁邊，在所述基島(1)和引腳(2)的正面設(shè)置有第一金屬層(4)， 在所述基島(1)和引腳( 的背面設(shè)置有第二金屬層(5)，在所述基島(1)正面第一金屬層 (4)上通過導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)(6)設(shè)置有芯片(7)，芯片(7)正面與引腳(2)正面第一 金屬層⑷之間用金屬線⑶連接，在所述基島⑴和引腳⑵的上部以及芯片(7)和金 屬線⑶外包封有填料塑封料(9)，在所述基島⑴和引腳⑵外圍的區(qū)域、引腳(2)與基 島⑴之間的區(qū)域以及引腳⑵與引腳⑵之間的區(qū)域嵌置有無填料的塑封料(3)，所述 無填料的塑封料⑶將基島(1)和引腳下部外圍、引腳(2)下部與基島(1)下部以及引腳 (2)下部與引腳( 下部連接成一體，且使所述基島和引腳背面尺寸小于基島和引腳正面 尺寸，形成上大下小的基島和引腳結(jié)構(gòu)，其特征在于所述有填料塑封料(9)將引腳O)正 面局部單元進(jìn)行包覆。
2.根據(jù)權(quán)利要求1所述的一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)，其特征在于 基島(1)背面露出所述無填料的塑封料(3)。
3.根據(jù)權(quán)利要求1所述的一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)，其特征在于 基島(1)正面中央?yún)^(qū)域下沉。
4.根據(jù)權(quán)利要求1所述的一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)，其特征在于 基島(1)背面埋入所述無填料的塑封料(3)內(nèi)。
5.根據(jù)權(quán)利要求1所述的一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)，其特征在于 所述基島(1)正面設(shè)置成多凸點(diǎn)狀結(jié)構(gòu)。
6.根據(jù)權(quán)利要求2 5其中之一所述的一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié) 構(gòu)，其特征在于所述基島⑴有多個(gè)，引腳⑵有單圈。
7.根據(jù)權(quán)利要求1所述的一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)，其特征在 于所述基島(1)有二組，一組為第一基島(1.1)，另一組為第二基島(1.2)，所述第二基島 (1.2)正面中央?yún)^(qū)域下沉，在所述第一基島(1.1)和引腳O)的正面設(shè)置有第一金屬層 (4)，在所述第一基島(1. 1)、第二基島(1.2)和引腳(2)的背面設(shè)置有第二金屬層(5)，在 第二基島(1.2)正面中央下沉區(qū)域和第一基島(1. 1)正面通過導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)(6) 設(shè)置有芯片(7)，芯片(7)正面與引腳O)正面第一金屬層(4)之間以及芯片(7)與芯片 (7)之間均用金屬線⑶連接，在所述引腳(2)外圍的區(qū)域、引腳(2)與第一基島(1. 1)之 間的區(qū)域、第一基島(1. 1)與第二基島(1. 2)之間的區(qū)域、第二基島(1. 2)與引腳⑵之間 的區(qū)域以及引腳( 與引腳( 之間的區(qū)域嵌置無填料塑封料(3)，所述無填料塑封料(3) 將引腳下部外圍、引腳(2)與第一基島(1. 1)下部、第一基島(1. 1)與第二基島(1. 2)下部、 第二基島(1.2)與引腳⑵下部以及引腳(2)與引腳⑵下部連接成一體，所述引腳(2) 設(shè)置有單圈。
8.根據(jù)權(quán)利要求1所述的一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)，其特征在于 所述基島(1)有二組，一組為第一基島(1.1)，另一組為第三基島(1.3)，在所述第一基島 (1. 1)第三基島(1.3)和引腳O)的正面設(shè)置有第一金屬層G)，在所述第一基島(1. 1)和 引腳O)的背面設(shè)置有第二金屬層(5)，在基島(1)正面通過導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)(6) 設(shè)置有芯片(7)，芯片(7)正面與引腳(2)正面第一金屬層(4)之間以及芯片(7)與芯片(7)之間均用金屬線⑶連接，在所述基島⑴和引腳(2)的上部以及芯片(7)和金屬線 ⑶外包封有填料塑封料(9)，在所述引腳⑵外圍的區(qū)域、引腳(2)與第一基島(1. 1)之 間的區(qū)域、第三基島(1.3)背面、第二基島(1.2)與第一基島(1. 1)之間的區(qū)域、第三基島(1.3)與引腳⑵之間的區(qū)域以及引腳與引腳之間的區(qū)域嵌置無填料塑封料(3)，所述無填 料塑封料(3)將引腳下部外圍、引腳(2)與第一基島(1. 1)下部、第三基島(1.3)背面、第 三基島(1.3)背面與第一基島(1. 1)下部、第三基島(1.3)背面與引腳(2)下部以及引腳 ⑵與引腳⑵下部連接成一體，所述引腳(2)設(shè)置有單圈。
9.根據(jù)權(quán)利要求1所述的一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)，其特征在 于所述基島(1)有二組，一組為第一基島(1.1)，另一組為第四基島(1.4)，所述第四基島(1.4)正面設(shè)置成多凸點(diǎn)狀結(jié)構(gòu)，在所述引腳(2)外圍的區(qū)域、引腳(2)與第一基島(1.1) 之間的區(qū)域、第一基島(1. 1)與第四基島(1.4)之間的區(qū)域、第四基島(1.4)與引腳⑵之 間的區(qū)域以及引腳( 與引腳( 之間的區(qū)域嵌置無填料塑封料(3)，所述無填料的塑封料 ⑶將引腳下部外圍、引腳⑵與第一基島(1. 1)下部、第一基島(1. 1)與第四基島(1. 4) 下部、第四基島(1.4)與引腳(2)下部以及引腳(2)與引腳(2)下部連接成一體，所述引腳 (2)設(shè)置有單圈。
10.根據(jù)權(quán)利要求1所述的一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)，其特征 在于所述基島(1)有二組也可以是多組基島，一組為第二基島(1.2)，另一組為第三基島(1.3)，所述第二基島(1. 正面中央?yún)^(qū)域下沉，在第二基島(1. 正面中央下沉區(qū)域和第 三基島(1. 3)正面通過導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)(6)設(shè)置有芯片(7)，在所述引腳⑵外圍的 區(qū)域、引腳(2)與第二基島(1.2)之間的區(qū)域、第三基島(1.3)背面、第二基島背面(1.2) 與第二基島(1.2)之間的區(qū)域、第三基島(1.3)背面與引腳(2)之間的區(qū)域以及引腳與引 腳之間的區(qū)域嵌置無填料塑封料(3)，所述無填料塑封料C3)將引腳下部外圍、引腳(2)與 第二基島(1. 2)下部、第三基島(1. 3)、第三基島(1. 3)與第二基島(1. 2)下部、第三基島 (1. 3)背面與引腳(2)下部以及引腳(2)與引腳(2)下部連接成一體，所述引腳⑵設(shè)置有 單圈。
11.根據(jù)權(quán)利要求1所述的一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)，其特征 在于所述基島(1)有二組，一組為第二基島(1.2)，另一組為第四基島(1.4)，所述第二基 島(1.2)正面中央?yún)^(qū)域下沉，第四基島(1.4)正面設(shè)置成多凸點(diǎn)狀結(jié)構(gòu)，在所述第四基島(1.4)和引腳(2)的正面設(shè)置有第一金屬層(4)，在所述第二基島(1.2)、第四基島(1.4)和 引腳O)的背面設(shè)置有第二金屬層(5)，在所述第二基島(1. 正面中央下沉區(qū)域和第四 基島(1.4)正面通過導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)(6)設(shè)置有芯片(7)，在所述引腳⑵外圍的 區(qū)域、引腳⑵與第二基島(1.2)之間的區(qū)域、第二基島(1.2)與第四基島(1.4)之間的區(qū) 域、第四基島(1.4)與引腳⑵之間的區(qū)域以及引腳(2)與引腳(2)之間的區(qū)域嵌置無填 料塑封料(3)，所述無填料的塑封料(3)將引腳下部外圍、引腳(2)與第二基島(1. 2)下部、 第二基島(1.2)與第四基島(1.4)下部、第四基島(1.4)與引腳⑵下部以及引腳(2)與 引腳⑵下部連接成一體，所述引腳(2)設(shè)置有單圈。
12.根據(jù)權(quán)利要求1所述的一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)，其特征在 于所述基島(1)有二組，一組為第三基島(1.3)，另一組為第四基島(1.4)，所述第四基島 (1.4)正面設(shè)置成多凸點(diǎn)狀結(jié)構(gòu)，在所述第三基島(1.3)、第四基島(1.4)和引腳⑵的正面設(shè)置有第一金屬層G)，在所述第四基島(1.4)和引腳O)的背面設(shè)置有第二金屬層 (5)，在所述引腳(2)外圍的區(qū)域、引腳(2)與第四基島(1.4)之間的區(qū)域、第三基島(1.3) 背面、第二基島(1.2)與第四基島(1.4)之間的區(qū)域、第三基島(1.3)與引腳⑵之間的區(qū) 域以及引腳與引腳之間的區(qū)域嵌置無填料塑封料(3)，所述無填料塑封料C3)將引腳下部 外圍、引腳⑵與第四基島(1.4)下部、第三基島(1.3)背面、第三基島(1.3)背面與第四 基島(1.4)下部、第三基島(1.3)背面與引腳(2)下部以及引腳(2)與引腳⑵下部連接 成一體，所述引腳( 設(shè)置有單圈。
專利摘要本實(shí)用新型涉及一種雙面圖形芯片正裝先鍍后刻單顆封裝結(jié)構(gòu)，包括基島(1)、引腳(2)、無填料的塑封料(環(huán)氧樹脂)(3)、導(dǎo)電或不導(dǎo)電粘結(jié)物質(zhì)(6)、芯片(7)、金屬線(8)和有填料塑封料(環(huán)氧樹脂)(9)，所述引腳(2)正面延伸到基島(1)旁邊，在所述基島(1)和引腳(2)的上部以及芯片(7)和金屬線(8)外包封有填料塑封料(9)，在所述基島(1)和引腳(2)外圍的區(qū)域、引腳(2)與基島(1)之間的區(qū)域以及引腳(2)與引腳(2)之間的區(qū)域嵌置有無填料的塑封料(3)，且使所述基島和引腳背面尺寸小于基島和引腳正面尺寸，形成上大下小的基島和引腳結(jié)構(gòu)，其特征在于所述有填料塑封料(9)將引腳(2)正面局部單元進(jìn)行包覆。本實(shí)用新型封裝結(jié)構(gòu)不會再有產(chǎn)生掉腳的問題和能使金屬線的長度縮短。
文檔編號H01L23/495GK201838578SQ20102051786
公開日2011年5月18日 申請日期2010年9月4日 優(yōu)先權(quán)日2010年9月4日
發(fā)明者梁志忠, 王新潮 申請人:江蘇長電科技股份有限公司