專利名稱：半導(dǎo)體元件和用于制造半導(dǎo)體元件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體元件和用于制造半導(dǎo)體元件的方法。本發(fā)明尤其涉及在半導(dǎo)體 基板上設(shè)置有例如場效應(yīng)晶體管(field-effect transistor,FET)等半導(dǎo)體器件的半導(dǎo)體 元件以及用于制造這些半導(dǎo)體元件的方法。
背景技術(shù)：
在半導(dǎo)體元件中，例如，半導(dǎo)體器件FET形成在半導(dǎo)體基板上。為了實現(xiàn)更高的集 成度，需要這些半導(dǎo)體器件小型化。但是，在FET領(lǐng)域中，半導(dǎo)體器件的小型化會導(dǎo)致漏極 電流量減小以及操作速度相應(yīng)降低。作為克服這些缺陷的措施，例如JP-A-2007-5568和JP-A-2009-94571提出了通過 在沿著溝道寬度方向形成的圖形化表面上設(shè)置柵極絕緣膜和柵極電極來增加有效溝道寬度。圖21 圖24為顯示出半導(dǎo)體元件100J的圖。圖21顯示出半導(dǎo)體元件100J的頂面。圖22 圖24顯示出半導(dǎo)體元件100J的 截面。具體地說，圖22顯示出在圖21的X1-X2處的截面，圖23顯示出在圖21的Y1-Y2處 的截面，并且圖24顯示出在圖21的Y3-Y4處的截面。如圖21所示，半導(dǎo)體元件100J包括半導(dǎo)體器件110J，半導(dǎo)體器件IlOJ在由元件 隔離區(qū)域200分開的部分中設(shè)在半導(dǎo)體基板101上。如圖21所示，半導(dǎo)體器件IlOJ包括柵極電極Illgj以及一對源極區(qū)域112sj和 漏極區(qū)域112dj。換句話說，半導(dǎo)體器件IlOJ為場效應(yīng)晶體管。如圖22所示，用于形成半導(dǎo)體器件IlOJ的柵極電極Illgj形成在半導(dǎo)體基板101 表面上的柵極絕緣膜Illzj上，具體地說形成在沿著溝道IOlcj的寬度方向χ形成的圖形 化表面上。具體地說，如圖23所示，形成在半導(dǎo)體基板101的圖形化表面上的柵極電極Illgj 在凸部CVj中被夾在源極區(qū)域112sj和漏極區(qū)域112dj之間。在凹部TRj中，如圖24所示， 柵極電極Illgj被夾在凹部TRj內(nèi)的源極區(qū)域112sj和漏極區(qū)域112dj之間。如圖23和 圖24所示，柵極電極Illgj在凸部CVj和凹部TRj中具有相同的截面形狀以及相同的溝道 長度L12和L34。在半導(dǎo)體基板101的表面上，在柵極電極Illgj的兩側(cè)上設(shè)有側(cè)壁SW。如圖23和圖24所示，用于形成半導(dǎo)體器件IlOJ的源極區(qū)域112sj和漏極區(qū)域 112dj分別包括設(shè)在側(cè)壁SW下方的低濃度雜質(zhì)區(qū)域112Ls和112Ld。源極區(qū)域112sj和漏 極區(qū)域112dj還分別包括設(shè)在低濃度雜質(zhì)區(qū)域112Ls和112Ld的兩側(cè)上的高濃度雜質(zhì)區(qū)域112Hs禾口 112Hd。在半導(dǎo)體器件IlOJ的形成中，沿著溝道IOlcj的寬度方向?qū)雽?dǎo)體基板的表面形 成為圖形。在該圖形化表面上依次設(shè)置柵極絕緣膜Illzj和柵極電極liigj。之后，形成源極區(qū)域112sj和漏極區(qū)域112dj。通過采用柵極電極Illgj作為掩 模在半導(dǎo)體基板101中離子注入雜質(zhì)來進行源極區(qū)域112sj和漏極區(qū)域112dj的形成。因 此，形成低濃度雜質(zhì)區(qū)域112Ls和112Ld。然后，在形成側(cè)壁SW之后，通過采用柵極電極 Illgj和側(cè)壁SW作為掩模在半導(dǎo)體基板101中離子注入雜質(zhì)來形成高濃度雜質(zhì)區(qū)域112Hs 禾口 112Hd。對于制造時柵極電極Illgj的對準(zhǔn)相關(guān)的原因，該圖形化表面需要在沿著溝道長 度的方向y上具有寬的尺寸。具體地說，如圖21所示，由柵極電極Illgj的寬度(由y方 向限定的距離)限定的區(qū)域不夠，并且如由圖21中的虛線所包圍的區(qū)域TAj所示，圖形化 表面需要在溝道長度方向y上具有較寬的寬度。因為源極區(qū)域112sj和漏極區(qū)域112dj的表面也被圖形化了，所以在形成源極電 極和漏極電極(未示出)時可能會出現(xiàn)困難。在溝道長度方向y上使源極電極和漏極電極 小型化也可能會出現(xiàn)困難。另外，因為源極區(qū)域112sj和漏極區(qū)域112dj在形成圖形化表面之后形成，所以電 場可能在凹部TRj中擴散，并且使得斷開電流在凹部TRj中比在凸部CVj中增加更多。也 會出現(xiàn)造成S因子減小的缺陷。如上所述，難以在實現(xiàn)半導(dǎo)體器件小型化的同時改善半導(dǎo)體器件特性。

發(fā)明內(nèi)容
因此，需要能夠在實現(xiàn)半導(dǎo)體器件小型化的同時改善半導(dǎo)體器件特性的半導(dǎo)體元 件和用于制造半導(dǎo)體元件的方法。根據(jù)本發(fā)明的實施例，提供一種半導(dǎo)體元件，所述半導(dǎo)體元件包括半導(dǎo)體基板； 以及半導(dǎo)體器件，它被設(shè)置在所述半導(dǎo)體基板上，所述半導(dǎo)體器件是場效應(yīng)晶體管且包括 被設(shè)置在所述半導(dǎo)體基板上的柵極絕緣膜；被設(shè)置在所述柵極絕緣膜上的柵極電極；以及 被設(shè)置成夾著所述半導(dǎo)體基板上的所述柵極電極的一對源極區(qū)域和漏極區(qū)域，所述半導(dǎo)體 基板包括在設(shè)有所述柵極電極的部分中的圖形化表面，所述半導(dǎo)體基板的圖形化表面包括 凸部，在所述凸部處，所述柵極絕緣膜被形成為覆蓋與所述一對源極區(qū)域和漏極區(qū)域的表 面處于相同平面上的表面，且所述柵極電極形成在所述柵極絕緣膜的頂面上，并且所述半 導(dǎo)體基板的圖形化表面包括凹部，在所述凹部處，所述柵極絕緣膜被形成為覆蓋凹槽的表 面，所述凹槽被形成為比所述一對源極區(qū)域和漏極區(qū)域的表面更朝內(nèi)部而形成的，且所述 柵極電極被形成為填充設(shè)有所述柵極絕緣膜的所述凹槽。優(yōu)選的是，所述半導(dǎo)體基板的圖形化表面上的所述凹槽具有沿著所述半導(dǎo)體基板 的深度方向的側(cè)面。優(yōu)選的是，所述半導(dǎo)體基板的圖形化表面上的所述凹槽具有相對于所述半導(dǎo)體基 板的深度方向傾斜的表面。優(yōu)選的是，所述半導(dǎo)體基板的圖形化表面上的所述凹槽的傾斜表面位于(111)面上。
優(yōu)選的是，對于所述半導(dǎo)體基板的圖形化表面上的所述凸部和所述凹部而言，所 述一對源極區(qū)域和漏極區(qū)域具有相同的形狀。優(yōu)選的是，在所述半導(dǎo)體基板的圖形化表面上的所述凸部和所述凹部中，所述一 對源極區(qū)域和漏極區(qū)域具有平坦頂面，并且在所述半導(dǎo)體基板中具有相同的深度。根據(jù)本發(fā)明的另一個實施例，提供一種用于制造半導(dǎo)體元件的方法。所述方法包 括形成場效應(yīng)晶體管半導(dǎo)體器件的半導(dǎo)體器件形成步驟，所述半導(dǎo)體器件包括被設(shè)置在 半導(dǎo)體基板上的柵極絕緣膜；被設(shè)置在所述柵極絕緣膜上的柵極電極；以及被設(shè)置成夾著 所述半導(dǎo)體基板上的所述柵極電極的一對源極區(qū)域和漏極區(qū)域，所述半導(dǎo)體器件形成步驟 在所述半導(dǎo)體基板的設(shè)有所述柵極電極的部分中形成圖形化表面，其中，在所述半導(dǎo)體基 板的圖形化表面上的凸部中，所述柵極絕緣膜被形成為覆蓋與所述一對源極區(qū)域和漏極區(qū) 域的表面處于相同平面上的表面，且所述柵極電極形成在所述柵極絕緣膜的頂面上，并且 在所述半導(dǎo)體基板的圖形化表面上的凹部中，所述柵極絕緣膜被形成為覆蓋比所述一對源 極區(qū)域和漏極區(qū)域的表面更朝內(nèi)部而形成的凹槽的表面，且所述柵極電極被形成為填充設(shè) 有所述柵極絕緣膜的所述凹槽。優(yōu)選的是，所述半導(dǎo)體器件形成步驟包括第一步驟，在所述半導(dǎo)體基板的要形成 所述半導(dǎo)體器件的所述柵極絕緣膜和所述柵極電極的部分的表面上，形成偽柵極絕緣膜并 在所述偽柵極絕緣膜上形成偽柵極電極，并且形成所述半導(dǎo)體器件的所述一對源極區(qū)域和 漏極區(qū)域，使所述一對源極區(qū)域和漏極區(qū)域夾著所述偽柵極電極；第二步驟，在所述半導(dǎo)體 基板的表面上形成平坦化膜，使所述偽柵極電極的頂面暴露出，并且覆蓋所述一對源極區(qū) 域和漏極區(qū)域的頂面；第三步驟，除去所述偽柵極電極和所述偽柵極絕緣膜，使已經(jīng)除去了 所述偽柵極電極和所述偽柵極絕緣膜的表面上的所述半導(dǎo)體基板露出，并且在露出的表面 部分中形成開口 ；第四步驟，蝕刻所述半導(dǎo)體基板的所述開口的表面以設(shè)置所述凹槽，并且 在所述半導(dǎo)體基板上形成所述圖形化表面；第五步驟，在所述半導(dǎo)體基板的圖形化表面上 沉積絕緣膜以形成所述柵極絕緣膜；以及第六步驟，在形成于所述圖形化表面上的所述柵 極絕緣膜上沉積導(dǎo)電膜以形成所述柵極電極。優(yōu)選的是，對于所述半導(dǎo)體基板的圖形化表面上的所述凸部和所述凹部而言，所 述一對源極區(qū)域和漏極區(qū)域以相同形狀形成。在本發(fā)明的實施例中，半導(dǎo)體基板具有在設(shè)有所述柵極電極的部分中形成的圖形 化表面。在所述半導(dǎo)體基板的圖形化表面上的凸部中，所述柵極絕緣膜被形成為覆蓋著與 所述半導(dǎo)體基板中的所述一對源極區(qū)域和漏極區(qū)域的表面處于相同平面上的表面，并且所 述柵極電極形成在所述柵極絕緣膜的頂面上。在所述半導(dǎo)體基板的圖形化表面上的凹部 中，所述柵極絕緣膜被形成為覆蓋著比所述半導(dǎo)體基板中的所述一對源極區(qū)域和漏極區(qū)域 的表面更朝內(nèi)部而形成的凹槽的表面，并且所述柵極電極被形成為填充設(shè)有所述柵極絕緣 膜的凹槽。本發(fā)明能夠有利地提供能夠改善半導(dǎo)體器件特性并且能夠容易地實現(xiàn)半導(dǎo)體器 件的小型化的半導(dǎo)體元件及用于制造半導(dǎo)體元件的方法。


圖1為顯示出本發(fā)明第一實施例的半導(dǎo)體元件的圖。
圖2為顯示出本發(fā)明第一實施例的半導(dǎo)體元件的圖。圖3為顯示出本發(fā)明第一實施例的半導(dǎo)體元件的圖。圖4為顯示出本發(fā)明第一實施例的半導(dǎo)體元件的圖。圖5為顯示出本發(fā)明第一實施例的制造方法的一個步驟中的半導(dǎo)體元件的相關(guān) 部分的圖。圖6A和圖6B為顯示出本發(fā)明第一實施例的制造方法的一個步驟中的半導(dǎo)體元件 的相關(guān)部分的圖。圖7為顯示出本發(fā)明第一實施例的制造方法的一個步驟中的半導(dǎo)體元件的相關(guān) 部分的圖。圖8A和圖8B為顯示出本發(fā)明第一實施例的制造方法的一個步驟中的半導(dǎo)體元件 的相關(guān)部分的圖。圖9為顯示出本發(fā)明第一實施例的制造方法的一個步驟中的半導(dǎo)體元件的相關(guān) 部分的圖。圖IOA和圖IOB為顯示出本發(fā)明第一實施例的制造方法的一個步驟中的半導(dǎo)體元 件的相關(guān)部分的圖。圖11為顯示出本發(fā)明第一實施例的制造方法的一個步驟中的半導(dǎo)體元件的相關(guān) 部分的圖。圖12A和圖12B為顯示出本發(fā)明第一實施例的制造方法的一個步驟中的半導(dǎo)體元 件的相關(guān)部分的圖。圖13為顯示出本發(fā)明第一實施例的制造方法的一個步驟中的半導(dǎo)體元件的相關(guān) 部分的圖。圖14A和圖14B為顯示出本發(fā)明第一實施例的制造方法的一個步驟中的半導(dǎo)體元 件的相關(guān)部分的圖。圖15為顯示出本發(fā)明第一實施例的制造方法的一個步驟中的半導(dǎo)體元件的相關(guān) 部分的圖。圖16A和圖16B為顯示出本發(fā)明第一實施例的制造方法的一個步驟中的半導(dǎo)體元 件的相關(guān)部分的圖。圖17為顯示出本發(fā)明第二實施例的半導(dǎo)體元件的圖。圖18為顯示出本發(fā)明第二實施例的半導(dǎo)體元件的變形例的圖。圖19A和圖19B為顯示出本發(fā)明實施例的半導(dǎo)體元件的圖。圖20A和圖20B為顯示出本發(fā)明實施例的半導(dǎo)體元件的圖。圖21為顯示出半導(dǎo)體元件的圖。圖22為顯示出半導(dǎo)體元件的圖。圖23為顯示出半導(dǎo)體元件的圖。圖24為顯示出半導(dǎo)體元件的圖。
具體實施例方式下面按照以下順序說明本發(fā)明的實施例。1.第一實施例(矩形凹槽)
2.第二實施例(錐形凹槽)3.其它1.第一實施例(A)器件結(jié)構(gòu)圖1 圖4為顯示出本發(fā)明第一實施例的半導(dǎo)體元件100的圖。圖1顯示出半導(dǎo)體元件100的頂面。圖2 圖4為半導(dǎo)體元件100的截面。具體 地說，圖2為在圖1的X1-X2處與紙面垂直的截面。圖3為在圖1的Y1-Y2處與紙面垂直 的截面。圖4為在圖1的Y3-Y4處與紙面垂直的截面。如圖1 圖4所示，半導(dǎo)體元件100包括半導(dǎo)體基板101。該半導(dǎo)體基板101例如 為單晶硅基板，并且包括由例如氧化硅等絕緣材料形成的元件隔離區(qū)域200。半導(dǎo)體器件 110在由元件隔離區(qū)域200分開的部分中形成在半導(dǎo)體基板101上。如圖1所示，半導(dǎo)體器件110為FET，并且包括柵極電極Illg以及一對源極區(qū)域 112s和漏極區(qū)域112d。如圖1所示，用于形成半導(dǎo)體器件110的柵極電極Illg被形成為在半導(dǎo)體基板 101的面(xy面)上被夾在源極區(qū)域112s和漏極區(qū)域112d之間。另外，柵極電極Illg在 與溝道長度方向y垂直的χ方向上延伸，源極區(qū)域112s和漏極區(qū)域112d沿著溝道長度方 向y設(shè)置。換句話說，柵極電極Illg被形成為其長邊沿著溝道寬度方向χ。柵極電極Illg是采用導(dǎo)電材料形成的，所述導(dǎo)電材料例如包括諸如如Ti、Ru、Hf、 Ir、Co、W、Mo、La、Ni、Cu和Al等金屬材料以及這些金屬材料的Si化合物和N化合物?？?以將這些導(dǎo)電材料適當(dāng)組合來形成柵極電極lllg。另外，可以將一種以上的導(dǎo)電材料適當(dāng) 層疊來形成柵極電極11 lg。如圖2所示，柵極電極Illg形成在半導(dǎo)體基板101表面上的柵極絕緣膜Illz上。 例如，柵極絕緣膜Illz是采用高介電(高k)材料形成的，所述高介電材料包括諸如選自 Al、Y、Zr、La、Hf和Ta的金屬的氧化物、氧硅化物、氮氧化物以及氧氮硅化物。如圖2所示，半導(dǎo)體基板101具有沿著柵極電極Illg的縱向方向χ形成的圖形化 表面。柵極電極Illg被形成為覆蓋著圖形化表面上的柵極絕緣膜lllz。在本實施例中， 在溝道IOlc的寬度方向X上設(shè)置有等間距的重復(fù)出現(xiàn)的凹槽M，并且凹槽M的側(cè)面沿著半 導(dǎo)體基板101的深度方向ζ設(shè)置。柵極電極Illg和柵極絕緣膜Illz形成在凹槽M的凸部 CV和凹部TR的表面上。如圖2所示，形成在圖形化表面上的柵極電極Illg具有平坦表面，并且在與凹部 TR對應(yīng)的部分中比在與凸部CV對應(yīng)的部分中厚。如圖3所示，在凸部CV中，柵極電極Illg在半導(dǎo)體基板101的表面上被夾在源極 區(qū)域112s和漏極區(qū)域112d之間。在半導(dǎo)體基板101表面上的凹部TR中，如圖4所示，柵 極電極Illg被夾在凹部TR內(nèi)的源極區(qū)域112s和漏極區(qū)域112d之間。如圖3和圖4所示，柵極電極Illg對于凸部CV和凹部TR而言具有不同的截面形 狀以及不同的溝道長度L12和L34。具體地說，如圖3所示，在凸部CV中，柵極電極Illg形成在半導(dǎo)體基板101的平 坦且無凹入的表面上的柵極絕緣膜Illz上。因此，在凸部CV中，溝道長度L12對應(yīng)于源極 區(qū)域112s和漏極區(qū)域112d之間的距離。
8
反之，在凹部TR中，如圖4所示，柵極絕緣膜Illz被形成為覆蓋著從半導(dǎo)體基板 101表面在半導(dǎo)體基板101的深度方向ζ上形成的凹槽的表面。柵極電極Illg填充設(shè)有柵 極絕緣膜Illz的凹槽。因此，在凹部TR中，溝道長度L34對應(yīng)于源極區(qū)域112s和漏極區(qū) 域112d之間的距離和柵極電極Illg在深度方向ζ上將凹槽填充至源極區(qū)域112s和漏極 區(qū)域112d的深度的距離的總和。也就是說，在本實施例中，如圖3和圖4所示，柵極電極Illg被形成為使得凹部TR 中的溝道長度L34比凸部CV中的溝道長度L12長。如圖3和圖4所示，在半導(dǎo)體基板101的表面上，在柵極電極Illg的側(cè)面上設(shè)有 夾著柵極電極Illg的側(cè)壁SW。如圖3和圖4所示，在側(cè)壁SW下方設(shè)有在形成半導(dǎo)體器件IlOJ的源極區(qū)域112s 和漏極區(qū)域112d中的低濃度雜質(zhì)區(qū)域112Ls和112Ld。這些低濃度雜質(zhì)區(qū)域112Ls和 112Ld是所謂的延伸區(qū)域，并且被形成為在半導(dǎo)體基板101的表面處的淺結(jié)區(qū)(junction region)0如圖3和圖4所示，在低濃度雜質(zhì)區(qū)域112Ls和112Ld的兩側(cè)上形成有在源極區(qū) 域112s和漏極區(qū)域112d中的高濃度雜質(zhì)區(qū)域112Hs和112Hd。高濃度雜質(zhì)區(qū)域112Hs和 112Hd被設(shè)置成比低濃度雜質(zhì)區(qū)域112Ls和112Ld深的結(jié)區(qū)。高濃度雜質(zhì)區(qū)域112Hs和 112Hd被硅化物膜覆蓋著，并且與源極電極和漏極電極接觸(都未顯示出)。這樣，半導(dǎo)體器件110形成所謂的輕摻雜漏極(Lightly Doped Drain, LDD)結(jié)構(gòu) 的FET。如圖2 圖4所示，半導(dǎo)體器件110被例如平坦化膜SZ等層間絕緣膜覆蓋著。(B)制造方法下面將針對相關(guān)部分說明半導(dǎo)體元件的制造方法。圖5 圖16A和16B為顯示出本發(fā)明第一實施例的制造方法的各個步驟中半導(dǎo)體 元件的相關(guān)部分的圖。與圖2 —樣，圖5、圖7、圖9、圖11、圖13和圖15為在圖1的X1-X2處與紙面垂直 的截面。另夕卜，與圖3和圖4 一樣，圖6A和圖6B、圖8A和圖8B、圖IOA和圖10B、圖12A和 圖12B、圖14A和圖14B以及圖16A和圖16B為在圖1的Y1-Y2或Y3-Y4處與紙面垂直的截 面。具體地，圖6A、圖8A、圖10A、圖12A、圖14A和圖16A為在圖1的Y1-Y2處與紙面垂直 的截面。圖6B、圖8B、圖10B、圖12B、圖14B和圖16B為在圖1的Y3-Y4處與紙面垂直的截如圖5 圖16A和16B—步步所示，在本實施例中通過所謂的鑲嵌工藝 (damascene process)形成半導(dǎo)體器件(FET) 110。(1)晶體管形成步驟對于半導(dǎo)體元件的制造，首先，進行在圖5以及圖6A和圖6B中所示的晶體管形成步驟。如圖5以及圖6A和圖6B所示，采用普通MOS工藝在由元件隔離區(qū)域200分開的 半導(dǎo)體基板101的區(qū)域中形成晶體管Tl·。在本實施例中，形成在半導(dǎo)體基板101的表面上 的晶體管Tr包括在偽柵極絕緣膜Illzd上的偽柵極電極lllgd。在該步驟中，在半導(dǎo)體基板101的要形成半導(dǎo)體器件110的柵極絕緣膜Illz和柵 極電極Illg的部分的表面上，形成偽柵極絕緣膜Illzd并在偽柵極絕緣膜Illzd上形成偽柵極電極lllgd。另外，在該步驟中，在形成半導(dǎo)體器件110的柵極絕緣膜Illz和柵極電 極Illg之前，在偽柵極電極Illgd的兩側(cè)上形成半導(dǎo)體器件110的源極區(qū)域112s和漏極 區(qū)域112d。具體地說，首先，在半導(dǎo)體基板101的表面上形成淺溝槽隔離(ShallowTrench Isolation, STI)結(jié)構(gòu)的元件隔離區(qū)域200。然后，將半導(dǎo)體基板101的表面氧化，形成用于 防止溝道化的氧化硅保護膜(未示出)。為了調(diào)節(jié)閾值，之后在半導(dǎo)體基板101的要設(shè)置晶 體管Tr的區(qū)域中離子注入雜質(zhì)。隨后除去保護膜。然后，如圖5以及圖6A和圖6B所示，形成偽柵極絕緣膜Illzd和偽柵極電極 Illgd0例如，對半導(dǎo)體基板101的表面進行熱氧化處理，以沉積厚度大約為1 3nm的氧 化硅膜(未示出)。然后，采用例如CVD方法在氧化硅膜(未示出)上沉積厚度大約為30 IOOnm的多晶硅膜(未示出)。然后，將該多晶硅膜(未示出)圖形化，以形成偽柵極電極 lllgd。偽柵極絕緣膜Illzd是將氧化硅膜(未示出)圖形化而形成的。之后，如圖6A和圖6B所示，形成源極區(qū)域112s和漏極區(qū)域112d。首先，如圖6A和圖6B所示，形成源極區(qū)域112s和漏極區(qū)域112d的低濃度雜質(zhì)區(qū) 域 112Ls 和 112Ld。采用偽柵極電極Illgd作為掩模通過在半導(dǎo)體基板101的表面上離子注入雜質(zhì)而 形成低濃度雜質(zhì)區(qū)域112Ls和112Ld。具體地說，注入諸如As和P等η型雜質(zhì)以便形成η型MOS半導(dǎo)體器件110。對于 P型MOS而言，注入諸如B和In等ρ型雜質(zhì)。然后，如圖6Α和圖6Β所示，形成側(cè)壁SW。對于側(cè)壁SW的形成而言，沉積絕緣膜(未示出)，使該絕緣膜覆蓋半導(dǎo)體基板101 表面上的偽柵極電極lllgd。例如，采用CVD方法沉積氮化硅膜作為絕緣膜(未示出)。將 該絕緣膜(未示出)回蝕以形成側(cè)壁SW。然后，如圖6A和圖6B所示，形成源極區(qū)域112s和漏極區(qū)域112d的高濃度雜質(zhì)區(qū) 域 112Hs 禾口 112Hd。采用偽柵極電極Illgd和側(cè)壁SW作為掩模通過在半導(dǎo)體基板101的表面上離子 注入雜質(zhì)而形成高濃度雜質(zhì)區(qū)域112Hs和112Hd。具體地說，與在低濃度雜質(zhì)區(qū)域112Ls和112Ld的情況中相同，針對η型MOS注入 諸如As和P等η型雜質(zhì)。對于ρ型MOS而言，注入諸如B和In等ρ型雜質(zhì)。然后，進行熱處理來使注入的雜質(zhì)活化，形成源極區(qū)域112s和漏極區(qū)域112d。在高濃度雜質(zhì)區(qū)域112Hs和112Hd的表面上形成硅化物膜(未示出)。例如，形成 作為諸如Co、Ni和Pt等金屬的硅化物的硅化物膜(未示出)。這樣，在該步驟中形成形狀與圖1 圖4的半導(dǎo)體器件110的柵極電極Illg和柵 極絕緣膜Illz不同的晶體管Tr。具體地說，如圖5以及圖6A和圖6B所示，晶體管Tr被形 成為包括在半導(dǎo)體基板101的表面(xy面)上沿著溝道IOlc的寬度方向χ延伸、但不沿著 半導(dǎo)體基板101的深度方向ζ延伸的偽柵極電極Illgd和偽柵極絕緣膜lllzd。(2)平坦化膜形成步驟之后，如圖7以及圖8A和圖8B所示，進行平坦化膜形成步驟。
如圖7以及圖8A和圖8B所示，在半導(dǎo)體基板101的表面上形成平坦化膜SZ。在該步驟中，在半導(dǎo)體基板101的表面上形成平坦化膜SZ，使得在前面步驟中形 成的晶體管Tr中的偽柵極電極Illgd的頂面露出并且覆蓋其它部分。具體地說，首先，在半導(dǎo)體基板101的表面上形成氧化硅膜(未示出)，覆蓋晶體 管Tr。然后，例如，在氧化硅膜(未示出)上進行化學(xué)機械研磨(Chemical Mechanical Polish,CMP)處理，直到偽柵極電極lllgd的頂面露出。因此，如圖7以及圖8A和圖8B所 示，形成平坦化膜SZ。(3)偽柵極電極和偽柵極絕緣膜除去步驟之后，如圖9以及圖IOA和圖IOB所示，進行偽柵極電極和偽柵極絕緣膜除去步
馬聚ο如圖9以及圖IOA和圖IOB所示，除去在前面步驟中形成的晶體管Tr的偽柵極電 極Illgd和偽柵極絕緣膜lllzd。作為這個步驟的結(jié)果，曾經(jīng)被偽柵極電極lllgd和偽柵極 絕緣膜IllZd覆蓋著的半導(dǎo)體基板101的表面露出，并且在該表面部分中形成開口。具體地說，首先除去偽柵極電極lllgd。例如，通過采用Cl2氣體、HBr氣體以及Cl2 和HBr的混合氣體的干式蝕刻來選擇性地除去偽柵極電極lllgd。然后，除去偽柵極絕緣膜lllzd。例如，通過采用氫氟酸的濕式蝕刻來除去偽柵極 絕緣膜lllzd。以上述方式，除去了偽柵極電極Illgd和偽柵極絕緣膜lllzd，使半導(dǎo)體基板101 在側(cè)壁SW之間的表面露出。(4)凹槽形成步驟如圖11以及12A和圖12B所示，進行凹槽形成步驟。如圖11以及12A和圖12B所示，在半導(dǎo)體基板101的表面上形成凹槽M。在該步驟中，通過蝕刻半導(dǎo)體基板101的開口表面，在半導(dǎo)體基板101的表面上設(shè) 置凹槽M。因此，在半導(dǎo)體基板101的表面上形成圖形化表面。具體地說，如圖11以及12A和圖12B所示，形成抗蝕劑圖形PR。該抗蝕劑圖形I3R 被形成為覆蓋半導(dǎo)體基板101的要形成凸部CV的表面，并且使要形成凹部TR的表面露出。 換句話說，雖然未示出，但是抗蝕劑圖形I3R被形成為包括在頂面上以條帶形式沿著溝道長 度方向y延伸的部分。然后，采用抗蝕劑圖形ra作為掩模，對半導(dǎo)體基板101進行蝕刻，在半導(dǎo)體基板 101上形成凹槽M。例如，通過采用Cl2和O2的混合氣體的干式蝕刻形成深度大約為30 60nm的凹槽M。然后，通過采用氫氟酸的后處理，除去由上述蝕刻處理生成的受損層(未示 出)，之后除去抗蝕劑圖形冊。因此，在半導(dǎo)體基板101的表面上形成了凸部CV和凹部TR，從而使該表面圖形化。(5)高介電膜形成步驟如圖13以及圖14A和圖14B所示，進行高介電膜形成步驟。如圖13以及圖14A和圖14B所示，沉積高介電膜lllzm，使高介電膜11 Izm覆蓋半 導(dǎo)體基板101的圖形化表面。在本實施例中，該高介電膜Illzm被形成為不僅覆蓋半導(dǎo)體 基板101的圖形化表面，而且還覆蓋平坦化膜SZ的頂面以及側(cè)壁SW的相對側(cè)面。具體地說，如圖13所示，高介電膜Illzm被形成為覆蓋半導(dǎo)體基板101上的凸部CV和凹部TR的表面。因此，如圖14A所示，高介電膜Illzm覆蓋著凸部CV的頂面。如圖 14B所示，在凹部TR中，高介電膜Illzm覆蓋著形成在半導(dǎo)體基板101上的凹槽M的底面和 側(cè)面。例如通過采用CVD方法或ALD方法沉積例如上面例舉的那些材料等高介電材料來 形成高介電膜lllzm。例如，形成2nm厚的氧化鉿膜來作為高介電膜lllzm。具體地說，通 過采用HfCl2和NH3的CVD方法形成氧化鉿膜?？梢酝ㄟ^采用有機Hf氣體的CVD方法形成
氧化鉿膜。(6)金屬膜形成步驟如圖15以及圖16A和圖16B所示，進行金屬膜形成步驟。如圖15以及圖16A和圖16B所示，形成金屬膜lllgm，使金屬膜11 Igm覆蓋半導(dǎo)體 基板101圖形化表面上的高介電膜lllzm、平坦化膜SZ的頂面以及側(cè)壁SW的相對側(cè)面。具體地說，如圖15所示，金屬膜Illgm被形成為覆蓋半導(dǎo)體基板101上的凸部CV 和凹部TR的表面上的高介電膜lllzm。因此，如圖16A所示，凸部CV中的金屬膜Illgm覆 蓋頂面上的高介電膜lllzm，并且填充側(cè)壁SW之間的空間。如圖16B所示，在凹部TR中，金 屬膜Illgm覆蓋半導(dǎo)體基板101上的凹槽M的底部和側(cè)面上的高介電膜lllzm，并且填充側(cè) 壁SW之間的空間。例如，通過采用濺射方法沉積例如上面例舉的那些材料等金屬材料來形成金屬膜 Illgm0(7)柵極電極和柵極絕緣膜形成步驟如圖2 圖4所示，進行柵極電極和柵極絕緣膜的形成步驟以完成半導(dǎo)體器件 110。圖2 圖4所示的柵極電極Illg和柵極絕緣膜Illz是通過處理高介電膜Illzm 和金屬膜Illgm而形成的。在本實施例中，通過除去在平坦化膜SZ上形成的高介電膜lllzm 和金屬膜Illgm的平坦化處理來形成柵極電極Illg和柵極絕緣膜lllz。具體地說，對金屬膜1 Ilgm和高介電膜1 Ilzm進行CMP處理使平坦化膜SZ的頂面 露出。通過以此方式依次研磨金屬膜Illgm和高介電膜lllzm，形成柵極電極Illg和柵極 絕緣膜lllz。在用層間絕緣膜(未示出)覆蓋該表面之后，形成源極電極和漏極電極(未示 出)，從而完成該半導(dǎo)體器件110。(C)回顧如上所述，在本實施例中，半導(dǎo)體器件110設(shè)置在半導(dǎo)體基板101上。半導(dǎo)體器件 110為場效應(yīng)晶體管，并且包括柵極絕緣膜lllz、柵極電極Illg以及源極區(qū)域112s和漏極 區(qū)域112d。在半導(dǎo)體器件110中，柵極絕緣膜lllz形成在半導(dǎo)體基板101的表面上。柵極 電極Illg形成在半導(dǎo)體基板101表面上的柵極絕緣膜Illz上。源極區(qū)域112s和漏極區(qū) 域112d設(shè)置在半導(dǎo)體基板101上的柵極電極Illg的兩側(cè)上。在本實施例中，半導(dǎo)體基板101在設(shè)置柵極電極Illg的部分中具有圖形化表面。 在半導(dǎo)體基板101的圖形化表面上的凸部CV中，柵極絕緣膜IllZ被形成為覆蓋著半導(dǎo)體 基板101的與源極區(qū)域112s和漏極區(qū)域112d的表面處于相同平面上的表面。柵極電極 Illg形成在柵極絕緣膜Illz的頂面上。在半導(dǎo)體基板101的圖形化表面上的凹部TR中，
12柵極絕緣膜Illz被形成為覆蓋著比源極區(qū)域112s和漏極區(qū)域112d的表面更朝半導(dǎo)體基 板101內(nèi)部而形成的凹槽M的表面。柵極電極Illg被設(shè)置成填充設(shè)有柵極絕緣膜Illz的 凹槽M。源極區(qū)域112s和漏極區(qū)域112d對于半導(dǎo)體基板101的圖形化表面上的凸部CV和 凹部TR而言按照相同的形狀形成。如上所述，在本實施例中，半導(dǎo)體器件(FET)IlO的溝道寬度方向χ沿著圖形化表 面。因此，可以增加有效溝道寬度。特別地，在本實施例中，因為半導(dǎo)體基板101的圖形化表面上的凹槽M的側(cè)面沿著 半導(dǎo)體基板101的深度方向Ζ，所以能夠有效增加有效溝道寬度。另外，因為溝道是通過圖形化的側(cè)壁形成的，所以可以通過由Π柵極提供的相同 作用來改善S因子。因為凹部TR具有與凸起S/D結(jié)構(gòu)相同的雜質(zhì)剖面，所以能夠通過拐角 效應(yīng)(corner effect)進一步改善S因子。因此，在本實施例中能夠很容易實現(xiàn)低電壓驅(qū)動。如上所述，在半導(dǎo)體器件110中，通過鑲嵌工藝形成柵極。因此，不需要通過考慮 制造時柵極電極Illg的對準(zhǔn)而在溝道長度方向y上設(shè)置寬的圖形化表面。具體地說，如圖1所示，圖形化形狀可以被形成為具有與由柵極電極Illg的寬度 (由y方向限定的距離)限定的區(qū)域TA中的溝道長度相同的寬度，并且不需要形成比溝道 長度寬的圖形化形狀。換句話說，半導(dǎo)體基板101的表面僅在柵極電極Illg正下方的部分 中被圖形化。具體地說，在凸部CV和凹部TR中，源極區(qū)域112s和漏極區(qū)域112d具有平坦頂面 并且在半導(dǎo)體基板101中具有相同深度。因為源極區(qū)域112s和漏極區(qū)域112d的表面在本實施例中沒有被圖形化，所以能 夠很容易地形成源極電極和漏極電極(未示出)。另外，也能夠很容易地沿著溝道長度方向 y實現(xiàn)源極電極和漏極電極的小型化。另外，在本實施例中，因為源極區(qū)域112s和漏極區(qū)域112d在形成圖形之前形成， 所以能夠防止凹部TR中的電場擴散并防止導(dǎo)致凹部TR中的斷開電流比凸部CV中的斷開 電流高。因此，根據(jù)本實施例，能夠改善半導(dǎo)體器件特性，并且能夠容易地實現(xiàn)半導(dǎo)體器件 的小型化。2.第二實施例下面說明本發(fā)明的第二實施例。(A)器件結(jié)構(gòu)等圖17為顯示出本發(fā)明第二實施例的半導(dǎo)體元件IOOb的圖。與圖2 —樣，圖17為在圖1的X1-X2處與紙面垂直的截面。在圖17的Y1-Y2處 與紙面垂直的截面如圖3所示。在圖17的Y3-Y4處與紙面垂直的截面如圖4所示。如圖17所示，本實施例與第一實施例的不同之處在于圖17所示的半導(dǎo)體器件 IlOb的柵極電極Illgb和柵極絕緣膜lllzb。其它結(jié)構(gòu)與在第一實施例中的相同。因此， 對重疊部分將不再重復(fù)說明。如圖17所示，與在第一實施例中相同，半導(dǎo)體器件IlOb為FET，并且包括柵極電極 lllgb。
如圖17所示，用于形成半導(dǎo)體器件IlOb的柵極電極Illgb在與溝道長度方向y 垂直的方向X上延伸。換句話說，柵極電極Illgb被形成為其長邊沿著溝道寬度方向X。如圖17所示，柵極電極Illgb形成在半導(dǎo)體基板101表面上的柵極絕緣膜Illzb上。如圖17所示，半導(dǎo)體基板101具有沿著柵極電極Illgb的縱向方向χ的圖形化表 面。柵極電極Illgb被形成為覆蓋著圖形化表面上的柵極絕緣膜lllzb。在本實施例中，如圖17所示，設(shè)置有重復(fù)出現(xiàn)的凹槽Mb，凹槽Mb具有相對于半導(dǎo) 體基板101的深度方向Z傾斜的側(cè)面。這些凹槽Mb具有沿著半導(dǎo)體基板101的表面(xy 面)的底面以及從半導(dǎo)體基板101的表面向下朝著內(nèi)部變小的開口區(qū)域。具體地說，半導(dǎo) 體基板101的圖形化表面上的凹槽Mb被形成為包括相對于半導(dǎo)體基板101的深度方向ζ 傾斜的表面。柵極電極Illgb和柵極絕緣膜Illzb形成在由凹槽Mb形成的凸部CVb和凹 部TRb的表面上。與在第一實施例的圖3和圖4中相同，對于凸部CVb和凹部TRb，柵極電極Illgb 具有不同的截面形狀以及不同的溝道長度L12和L34。也就是說，與第一實施例相同，在半 導(dǎo)體器件IlOb中，凹部TR中的溝道長度L34比凸部CV中的溝道長度L12長(參見圖3和 圖4)。在本實施例中，除了(4)凹槽形成步驟不同之外，半導(dǎo)體器件IlOb按照在第一實 施例中所述的方式形成。雖然未示出，但是在本實施例的(4)凹槽形成步驟中，與在第一實施例中相同，形 成抗蝕劑圖形參見圖11以及圖12A和圖12B)。與第一實施例的不同在于，通過采用抗蝕劑圖形ra作為掩模對半導(dǎo)體基板101進 行蝕刻，通過挖掘半導(dǎo)體基板101的(100)面并且使(111)面露出而在半導(dǎo)體基板101上 形成凹槽Mb。例如，進行采用例如包含KOH的蝕刻劑等堿性蝕刻劑的濕式蝕刻。具體地說， 進行蝕刻以形成深約30 60nm的凹槽Mb。之后除去抗蝕劑圖形冊。因此，在半導(dǎo)體基板101的表面上形成了凸部CVb和凹部TRb，從而形成圖形化表隨后，與在第一實施例中相同，依次進行(5)高介電膜形成步驟、(6)金屬膜形成 步驟以及(7)柵極電極和柵極絕緣膜形成步驟，從而完成半導(dǎo)體器件110b。(B)回顧如上所述，在本實施例中，與在第一實施例中相同，半導(dǎo)體器件(FET) 1 IOb具有沿 著溝道寬度方向χ形成的圖形化形狀。這樣，可以增加有效溝道寬度。另外，因為溝道是通 過圖形化形狀的側(cè)壁形成的，所以可以通過由Π柵極提供的相同作用來改善S因子。因此，與在第一實施例中相同，在本實施例中也能夠很容易地實現(xiàn)低電壓驅(qū)動。另外，因為柵極是通過與第一實施例中相同的鑲嵌工藝形成的，所以在該實施例 中也能夠滿意地獲得在第一實施例中所述的效果。因此，根據(jù)本實施例，能夠改善半導(dǎo)體器件特性，并且能夠容易地實現(xiàn)半導(dǎo)體器件 的小型化。(C)變形例如圖17所示，前面的實施例說明了底面與半導(dǎo)體基板101的表面(xy面)平行的凹槽Mb。但是，本發(fā)明不限于此。圖18為顯示出本發(fā)明第二實施例的半導(dǎo)體元件IOOb的變形例的圖。與圖17相同，圖18為在圖1的X1-X2處與紙面垂直的截面。在圖18的Y1-Y2處 與紙面垂直的截面如圖3所示。在圖18的Y3-Y4處與紙面垂直的截面如圖4所示。如圖18所示，凹槽Mb可以被形成為，替代底面，而是相對于半導(dǎo)體基板101的表 面(xy面)傾斜的表面在底部處相交。具體地說，凹槽Mb可以被形成為具有三角形截面， 而不是錐形的。3.其它本發(fā)明不限于前面的實施例，而是可以按照許多方式改變。圖19A和圖19B為顯示出本發(fā)明實施例的半導(dǎo)體元件IOOc的圖。如圖19A和圖19B所示，源極區(qū)域112s和漏極區(qū)域112d可以被形成為它們頂面的 高度部分地低于設(shè)有柵極絕緣膜Illz的半導(dǎo)體基板101的表面。具體地說，源極區(qū)域112s 和漏極區(qū)域112d可以被形成為使得，高濃度雜質(zhì)區(qū)域112Hs和112Hd的頂面低于設(shè)有柵極 絕緣膜Illz的半導(dǎo)體基板101的表面。在該情況下，在第一實施例的(1)晶體管形成步驟中部分地除去高濃度雜質(zhì)區(qū)域 112Hs和112Hd的頂面。隨后，進行在第一實施例中所述的步驟，形成半導(dǎo)體元件100c。圖20A和圖20B為顯示出本發(fā)明實施例的半導(dǎo)體元件IOOd的圖。如圖20A和圖20B所示，應(yīng)力施加層SK可以被形成為覆蓋著源極區(qū)域112s和漏 極區(qū)域112d的頂面。例如，應(yīng)力施加層SK可以被形成為覆蓋著源極區(qū)域112s和漏極區(qū)域 112d的高濃度雜質(zhì)區(qū)域112Hs和112Hd的頂面。例如，該應(yīng)力施加層SK為例如氮化硅膜等 絕緣膜，并且被形成為向半導(dǎo)體器件110的溝道施加應(yīng)力，由此提高載流子遷移率。當(dāng)半導(dǎo) 體器件(FET) 110為η型MOS晶體管時，該應(yīng)力施加層SK采用經(jīng)過適當(dāng)選擇以施加拉伸應(yīng) 力的材料形成。當(dāng)半導(dǎo)體器件(FET) 110為ρ型MOS晶體管時，采用經(jīng)適當(dāng)選擇以施加壓縮 應(yīng)力的材料來形成應(yīng)力施加層SK。在該情況下，在第一實施例的(1)晶體管形成步驟中，將應(yīng)力施加層SK形成為覆 蓋晶體管Tr的各個部件。隨后，進行在第一實施例中所述的步驟以形成半導(dǎo)體元件100d。替代絕緣膜，可以形成覆蓋高濃度雜質(zhì)區(qū)域112Hs和112Hd的頂面的硅化物膜 (未示出)作為應(yīng)力施加層SK。前面實施例的半導(dǎo)體元件100、100b、IOOc和IOOd對應(yīng)于本發(fā)明實施例的半導(dǎo)體 元件。前面實施例的半導(dǎo)體基板101對應(yīng)于本發(fā)明實施例的半導(dǎo)體基板。前面實施例的半 導(dǎo)體器件110和IlOb對應(yīng)于本發(fā)明實施例的半導(dǎo)體器件。前面實施例的柵極電極Illg和 Illgb對應(yīng)于本發(fā)明實施例的柵極電極。前面實施例的偽柵極電極Illgd對應(yīng)于本發(fā)明實 施例的偽柵極電極。前面實施例的金屬膜Illgm對應(yīng)于本發(fā)明實施例的導(dǎo)電膜。前面實施 例的柵極絕緣膜Illz和Illzb對應(yīng)于本發(fā)明實施例的柵極絕緣膜。前面實施例的偽柵極 絕緣膜Illzd對應(yīng)于本發(fā)明實施例的偽柵極絕緣膜。前面實施例的高介電膜Illzm對應(yīng)于 本發(fā)明實施例的絕緣膜。前面實施例的源極區(qū)域112s和漏極區(qū)域112d對應(yīng)于本發(fā)明實施 例的源極區(qū)域和漏極區(qū)域。前面實施例的凸部CV和CVb對應(yīng)于本發(fā)明實施例的凸部。前 面實施例的凹槽M和Mb對應(yīng)于本發(fā)明實施例的凹槽。前面實施例的平坦化膜SZ對應(yīng)于本 發(fā)明實施例的平坦化膜。前面實施例的凹部TR和TRb對應(yīng)于本發(fā)明實施例的凹部。
15
本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，依據(jù)設(shè)計要求和其他因素，可以在本發(fā)明所附的權(quán) 利要求或其等同物的范圍內(nèi)進行各種修改、組合、次組合及改變。
權(quán)利要求
1.一種半導(dǎo)體元件，所述半導(dǎo)體元件包括半導(dǎo)體基板；以及半導(dǎo)體器件，它被設(shè)置在所述半導(dǎo)體基板上，所述半導(dǎo)體器件是場效應(yīng)晶體管且包括被設(shè)置在所述半導(dǎo)體基板上的柵極絕緣膜； 被設(shè)置在所述柵極絕緣膜上的柵極電極；以及被設(shè)置成夾著所述半導(dǎo)體基板上的所述柵極 電極的一對源極區(qū)域和漏極區(qū)域，所述半導(dǎo)體基板包括在設(shè)有所述柵極電極的部分中的圖形化表面，所述半導(dǎo)體基板的圖形化表面包括凸部，在所述凸部處，所述柵極絕緣膜被形成為覆 蓋與所述一對源極區(qū)域和漏極區(qū)域的表面處于相同平面上的表面，且所述柵極電極形成在 所述柵極絕緣膜的頂面上，并且所述半導(dǎo)體基板的圖形化表面包括凹部，在所述凹部處，所述柵極絕緣膜被形成為覆 蓋比所述一對源極區(qū)域和漏極區(qū)域的表面更朝內(nèi)部而形成的凹槽的表面，且所述柵極電極 被形成為填充設(shè)有所述柵極絕緣膜的所述凹槽。
2.如權(quán)利要求1所述的半導(dǎo)體元件，其中，所述半導(dǎo)體基板的圖形化表面上的所述凹 槽具有沿著所述半導(dǎo)體基板的深度方向的側(cè)面。
3.如權(quán)利要求1所述的半導(dǎo)體元件，其中，所述半導(dǎo)體基板的圖形化表面上的所述凹 槽具有相對于所述半導(dǎo)體基板的深度方向傾斜的表面。
4.如權(quán)利要求3所述的半導(dǎo)體元件，其中，所述半導(dǎo)體基板的圖形化表面上的所述凹 槽的傾斜表面位于(111)面上。
5.如權(quán)利要求1所述的半導(dǎo)體元件，其中，對于所述半導(dǎo)體基板的圖形化表面上的所 述凸部和所述凹部而言，所述一對源極區(qū)域和漏極區(qū)域具有相同的形狀。
6.如權(quán)利要求5所述的半導(dǎo)體元件，其中，在所述半導(dǎo)體基板的圖形化表面上的所述 凸部和所述凹部中，所述一對源極區(qū)域和漏極區(qū)域具有平坦頂面，并且在所述半導(dǎo)體基板 中具有相同的深度。
7.一種用于制造半導(dǎo)體元件的方法，所述方法包括形成場效應(yīng)晶體管半導(dǎo)體器件的半導(dǎo)體器件形成步驟，所述半導(dǎo)體器件 包括被設(shè)置在半導(dǎo)體基板上的柵極絕緣膜；被設(shè)置在所述柵極絕緣膜上的柵極電極；以 及被設(shè)置成夾著所述半導(dǎo)體基板上的所述柵極電極的一對源極區(qū)域和漏極區(qū)域，所述半導(dǎo)體器件形成步驟在所述半導(dǎo)體基板的設(shè)有所述柵極電極的部分中形成圖形 化表面，其中，在所述半導(dǎo)體基板的圖形化表面上的凸部中，所述柵極絕緣膜被形成為覆蓋與 所述一對源極區(qū)域和漏極區(qū)域的表面處于相同平面上的表面，且所述柵極電極形成在所述 柵極絕緣膜的頂面上，并且在所述半導(dǎo)體基板的圖形化表面上的凹部中，所述柵極絕緣膜被形成為覆蓋比所述一 對源極區(qū)域和漏極區(qū)域的表面更朝內(nèi)部而形成的凹槽的表面，且所述柵極電極被形成為填 充設(shè)有所述柵極絕緣膜的所述凹槽。
8.如權(quán)利要求7所述的方法，其中，所述半導(dǎo)體器件形成步驟包括第一步驟，在所述半導(dǎo)體基板的要形成所述半導(dǎo)體器件的所述柵極絕緣膜和所述柵極 電極的部分的表面上，形成偽柵極絕緣膜并在所述偽柵極絕緣膜上形成偽柵極電極，并且形成所述半導(dǎo)體器件的所述一對源極區(qū)域和漏極區(qū)域，使所述一對源極區(qū)域和漏極區(qū)域夾 著所述偽柵極電極；第二步驟，在所述半導(dǎo)體基板的表面上形成平坦化膜，使所述偽柵極電極的頂面暴露 出，并且覆蓋所述一對源極區(qū)域和漏極區(qū)域的頂面；第三步驟，除去所述偽柵極電極和所述偽柵極絕緣膜，使已經(jīng)除去了所述偽柵極電極 和所述偽柵極絕緣膜的表面上的所述半導(dǎo)體基板露出，并且在露出的表面部分中形成開 Π ；第四步驟，蝕刻所述半導(dǎo)體基板的所述開口的表面以設(shè)置所述凹槽，并且在所述半導(dǎo) 體基板上形成所述圖形化表面；第五步驟，在所述半導(dǎo)體基板的圖形化表面上沉積絕緣膜以形成所述柵極絕緣膜；以及第六步驟，在形成于所述圖形化表面上的所述柵極絕緣膜上沉積導(dǎo)電膜以形成所述柵 極電極。
9.如權(quán)利要求7所述的方法，其中，對于所述半導(dǎo)體基板的圖形化表面上的所述凸部 和所述凹部而言，所述一對源極區(qū)域和漏極區(qū)域以相同形狀形成。
全文摘要
本發(fā)明提供半導(dǎo)體元件和用于制造半導(dǎo)體元件的方法，該半導(dǎo)體元件包括半導(dǎo)體基板和半導(dǎo)體器件，半導(dǎo)體器件是場效應(yīng)晶體管且包括柵極絕緣膜、柵極電極以及一對源極區(qū)域和漏極區(qū)域，半導(dǎo)體基板包括在設(shè)有柵極電極的部分中的圖形化表面，半導(dǎo)體基板的圖形化表面包括凸部，在凸部處，柵極絕緣膜被形成為覆蓋與一對源極區(qū)域和漏極區(qū)域的表面處于相同平面上的表面，且柵極電極形成在柵極絕緣膜的頂面上，并且半導(dǎo)體基板的圖形化表面包括凹部，在凹部處，柵極絕緣膜被形成為覆蓋比一對源極區(qū)域和漏極區(qū)域的表面更朝內(nèi)部而形成的凹槽的表面，且柵極電極被形成為填充設(shè)有柵極絕緣膜的凹槽。因此，能在實現(xiàn)半導(dǎo)體器件小型化的同時改善半導(dǎo)體器件特性。
文檔編號H01L21/336GK102130171SQ20101059824
公開日2011年7月20日 申請日期2010年12月21日 優(yōu)先權(quán)日2009年12月28日
發(fā)明者甘利浩一 申請人:索尼公司