專利名稱：一種基于scr的集成電路靜電保護(hù)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路，尤其涉及基于可控硅整流器(SCR)的集成電路的靜 電保護(hù)器件。
背景技術(shù)：
本發(fā)明中所涉及的靜電放電保護(hù)器件，是為了防止半導(dǎo)體內(nèi)部電路由于靜電放電 (ESD)電涌或者應(yīng)力造成損傷或失效。靜電放電是在我們生活中普遍存在的自然現(xiàn)象。但靜電放電時(shí)在短時(shí)間內(nèi)產(chǎn)生的 大電流，會(huì)對(duì)集成電路產(chǎn)生致命的損傷，是集成電路生產(chǎn)應(yīng)用中造成失效的重要問題。例 如，對(duì)于發(fā)生在人體上的靜電放電現(xiàn)象(HBM)，通常發(fā)生在幾百個(gè)納秒，最大的電流峰值可 能達(dá)到幾個(gè)安培；而其他一些模式(MM，CDM)靜電放電發(fā)生的時(shí)間更短，電流也更大。如此 大的電流在短時(shí)間內(nèi)通過集成電路，產(chǎn)生的功耗會(huì)嚴(yán)重超過其所能承受的最大值，從而對(duì) 集成電路產(chǎn)生嚴(yán)重的物理損傷并最終失效。為了解決該問題，在實(shí)際應(yīng)用中主要從環(huán)境和電路兩方面來解決。環(huán)境方面，主要 是減少靜電的產(chǎn)生和及時(shí)消除靜電，例如應(yīng)用不易產(chǎn)生靜電的材料、增加環(huán)境濕度、操作人 員和設(shè)備接地等；而電路方面，只要是增加集成電路本身的靜電放電耐受能力，例如增加額 外的靜電保護(hù)器件或者電路來保護(hù)集成電路內(nèi)部電路不被靜電放電損害。用于高壓集成電路的靜電保護(hù)器件主要需要注意以下幾個(gè)重要的參數(shù)；1、高的阻 斷電壓，使得在正常高電壓下工作時(shí)，保持高阻態(tài)，從而不影響其他電路的正常工作；2、合 適的觸發(fā)電壓(Trigger Voltage)，以保護(hù)內(nèi)部電路；3、高于工作電壓的維持電壓(Holding Voltage)，防止發(fā)生閂鎖效應(yīng)(Latch up) ；4、足夠的靜電自我保護(hù)能力?，F(xiàn)有的主要用于 高壓靜電保護(hù)的器件有可控硅整流器(SCR)、二極管(Diode)、橫向擴(kuò)散金屬氧化物半導(dǎo)體 (LDMOS)等，但這些都難以同時(shí)滿足上面的條件。如SCR，LDMOS維持電壓很低，容易在集成 電路正常工作時(shí)發(fā)生閂鎖效應(yīng)，導(dǎo)致電路失效；DIODE自我保護(hù)能力差，要達(dá)到足夠的保護(hù) 能力，需要耗費(fèi)很大面積。相近的集成電路靜電保護(hù)器件實(shí)現(xiàn)方案在下述專利文獻(xiàn)中披露。第一 種方案如美國專利 US5225702 =Silicon controlled rectifier structure for electrostaticdischarge protection所述(見圖1)，這種結(jié)構(gòu)的缺點(diǎn)在于，由于觸發(fā)電壓 是由N阱和P阱的反向擊穿電壓所決定，所以它的觸發(fā)電壓過高(大約60V)，維持電壓是由 "P+AN0DE"228,"N 阱，，224，“P 阱” 222，“N+CATHH0DE，，226 所組成的 PNPN SCR 結(jié)構(gòu)所決定， 維持電壓很低，且不易調(diào)節(jié)。第二種方案如美國專利 US5907462 =Gate coupled SCR for ESD protectioncircuits所述(見圖2)，該結(jié)構(gòu)與US5225702中所述方案結(jié)構(gòu)的差別主要是通 過柵和外接電阻118所組成的RC電路來降低觸發(fā)電壓，從而可以應(yīng)用于中、低電壓操作的 集成電路靜電放電保護(hù)，但是和US5225702中所述方案一樣，它的維持電壓依然過低且不 能調(diào)節(jié)，還存在集成電路因閂鎖效應(yīng)而失效的風(fēng)險(xiǎn)。

發(fā)明內(nèi)容
本發(fā)明提出一種SCR維持電壓的靜電保護(hù)結(jié)構(gòu)，主要用于半導(dǎo)體高壓工藝技術(shù)的 靜電放電保護(hù)，解決集成電路的靜電保護(hù)器件維持電壓低的問題，且集成電路不易因閂鎖 效應(yīng)而失效。本發(fā)明集成電路中高壓器件的靜電放電保護(hù)結(jié)構(gòu)對(duì)傳統(tǒng)的高壓保護(hù)器件結(jié)構(gòu)進(jìn) 行改進(jìn)，在原有的SCR的陽極端即P+注入?yún)^(qū)(1，108，228)下面增加一個(gè)N注入?yún)^(qū)，提高SCR 陽極下部的電子濃度。通過調(diào)整該注入的劑量，降低原有器件的ESD觸發(fā)電壓及提高其維 持電壓。提升靜電放電的保護(hù)能力和對(duì)閂鎖效應(yīng)的抵御能力。如圖3所示，其中1，2，3，4，5，6，7，8，9形成一個(gè)SCR-LDM0S的結(jié)構(gòu)。N+注入?yún)^(qū)2， FOX 3，POLY 4，N+注入?yún)^(qū)9，它們共同形成了 LDMOS的基本結(jié)構(gòu)。而P+注入?yún)^(qū)1、P阱5、N 阱7、N+注入?yún)^(qū)9四個(gè)部分共同形成一個(gè)SCR，通過在P+注入?yún)^(qū)1和N+注入?yún)^(qū)2下部，與P 阱5、N阱7相鄰增加一個(gè)N注入?yún)^(qū)8，使得P+注入?yún)^(qū)1、P阱5、N阱7、N+注入?yún)^(qū)9與N注 入?yún)^(qū)8共同形成改進(jìn)的SCR，還包含一個(gè)LDMOS的漂移區(qū)N注入?yún)^(qū)6。本發(fā)明所述提升集成電路中的ESD保護(hù)能力的器件，能在不顯著改變傳統(tǒng)器件結(jié) 構(gòu)的條件下，提升集成電路中高壓器件的靜電放電保護(hù)結(jié)構(gòu)的維持電壓和抗閂鎖效應(yīng)能 力，與傳統(tǒng)的SCR和LDMOS結(jié)構(gòu)相比，在同樣的面積中保護(hù)能力更強(qiáng)，維持電壓和觸發(fā)電壓 的調(diào)整更為方便靈活。



R 等效電阻
具體實(shí)施例方式下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。本發(fā)明與其他相似的保護(hù)結(jié)構(gòu)最的大不同就是，在SCR的陽極端下面進(jìn)行了一次 N注入，形成的N注入?yún)^(qū)對(duì)器件中的SCR的ESD表現(xiàn)起了重要的作用，并且注入的條件可根 據(jù)具體被保護(hù)的部分的需要進(jìn)行調(diào)節(jié)。作為本發(fā)明的靜電放電(ESD)器件的具體結(jié)構(gòu)的實(shí)施例，如圖3所示為一種 SCR-LDM0S 的結(jié)構(gòu)。其中1，2，3，4，5，6，7，8，9 形成一個(gè) SCR-LDM0S 的結(jié)構(gòu)。N+注入?yún)^(qū) 2，F(xiàn)OX 3，POLY 4，N+注入?yún)^(qū)9，它們共同形成了 LDMOS的基本結(jié)構(gòu)。而P+注入?yún)^(qū)1、P阱5、N阱7、N+注入 區(qū)9四個(gè)部分共同形成一個(gè)SCR，通過在P+注入?yún)^(qū)1和N+注入?yún)^(qū)2下部，與P阱5、N阱7 相鄰增加一個(gè)N注入?yún)^(qū)8，使得P+注入?yún)^(qū)1、P阱5、N阱7、N+注入?yún)^(qū)9與N注入?yún)^(qū)8共同 形成改進(jìn)的SCR。方案中還包含一個(gè)LDMOS的漂移區(qū)N注入?yún)^(qū)6，位于FOX 3的下部，與上 述N注入?yún)^(qū)8相連接。。對(duì)于SCR部分它的等效電路圖如圖4所示，圖中P+注入?yún)^(qū)1、P阱5、N阱7、N注 入?yún)^(qū)8、N+注入?yún)^(qū)9組成了一個(gè)PNPN的四層SCR結(jié)構(gòu)，而P+注入?yún)^(qū)1、P阱5、N阱7、N注 入?yún)^(qū)8組成圖4中的Tl管，P阱5、N阱7、N注入?yún)^(qū)8、N+注入?yún)^(qū)9組成圖中的T2管，R是 圖4中N阱7的電阻。本發(fā)明存在一個(gè)注入?yún)^(qū)8 (使用ESD注入)，這樣做的目的是減小了 Tl基極的電 阻，從等效電路上來看，相當(dāng)于減小了 R的阻值，同時(shí)增大了基區(qū)的摻雜，也減小了 Tl管的 β值(放大倍數(shù))，β的降低意味著Tl導(dǎo)通電阻的增大，反映在ESD保護(hù)器件的自身上來 就是TLP測試中的維持電壓的增大。R的降低，對(duì)于Tl管來說B、E間電阻變小，B、E之間 感受到的電壓變小，導(dǎo)致Tl管的基極電流變小，所以飽和壓降提高。SCR的維持增大。R的 降低對(duì)于Τ2管來說C、E之間感受到的電壓變大，使得T2更早地被擊穿進(jìn)入飽和區(qū)，所以導(dǎo) 致整個(gè)的SCR的觸發(fā)電壓降低。本發(fā)明的靜電放電保護(hù)器件在應(yīng)用時(shí)，漏極1，2接高電位，源極9接低電位。在沒 有ESD事件發(fā)生的時(shí)候，它處于關(guān)斷狀態(tài)SCR關(guān)斷；在ESD事件發(fā)生時(shí)，在漏端出現(xiàn)高電位。 導(dǎo)致SCR結(jié)構(gòu)中的N阱7和P阱5結(jié)擊穿，PNP-NPN兩個(gè)BJT耦合作用下SCR開啟導(dǎo)通泄放 ESD電流，與其它的SCR不同的是雖然本發(fā)明所涉及的器件它的擊穿雖然也是發(fā)生在N阱7 和P阱5結(jié)，但是由于存在N注入?yún)^(qū)8使得器件的N阱區(qū)7摻雜濃度變大，耗盡區(qū)可擴(kuò)展的 距離變小，降低了 SCR的觸發(fā)電壓，同時(shí)如前面討論的一樣它的導(dǎo)通電阻會(huì)增加，提高了它 的維持電壓。本發(fā)明的結(jié)構(gòu)中，可以調(diào)整ESD注入的能量與劑量來改變本發(fā)明所述結(jié)構(gòu)的觸發(fā) 電壓和維持電壓，達(dá)到靈活調(diào)整的目的，這是其它結(jié)構(gòu)所不能達(dá)到的。
權(quán)利要求
1.一種基于SCR結(jié)構(gòu)的集成電路靜電保護(hù)器件，包含由P+注入?yún)^(qū)(1)、P阱(5)、N阱 (7)、N+注入?yún)^(qū)(9)構(gòu)成的SCR，其特征在于在所述SCR的陽極端(1)下面增加一個(gè)N注入 區(qū)⑶。
2.根據(jù)權(quán)利要求1所述的集成電路靜電保護(hù)器件，其特征在于由N+注入?yún)^(qū)0)， FOX (3)，POLY (4), N+注入?yún)^(qū)(9)共同形成LDMOS基本結(jié)構(gòu)，該結(jié)構(gòu)與所述SCR共同構(gòu)成一 個(gè) SCR-LDM0S 結(jié)構(gòu)。
3.根據(jù)權(quán)利要求2所述的集成電路靜電保護(hù)器件，其特征在于所述N注入?yún)^(qū)(8)位 于P+注入?yún)^(qū)(1)和N+注入?yún)^(qū)O)的下部，與P阱(5)、N阱(7)相鄰。
4.根據(jù)權(quán)利要求3所述的集成電路靜電保護(hù)器件，其特征在于包含一個(gè)LDMOS的漂 移區(qū)N注入?yún)^(qū)(6)，位于F0X(3)的下部，與所述N注入?yún)^(qū)⑶相連接。
5.用于權(quán)利要求1至4中任一權(quán)利要求所述的集成電路靜電保護(hù)器件的維持電壓調(diào)節(jié) 方法，其特征在于通過調(diào)整所述N注入?yún)^(qū)(8)的劑量，降低原有器件的ESD觸發(fā)電壓及提 高其維持電壓。
6.根據(jù)權(quán)利要求5所述的集成電路靜電保護(hù)器件的維持電壓調(diào)節(jié)方法，其特征在于 通過ESD注入提高N注入?yún)^(qū)(8)的電子濃度。
全文摘要
本發(fā)明提供一種提高維持電壓的基于可控硅整流器(SCR)集成電路的靜電保護(hù)器件，其中的高壓器件靜電放電保護(hù)結(jié)構(gòu)對(duì)傳統(tǒng)的高壓保護(hù)器件結(jié)構(gòu)進(jìn)行改進(jìn)，在原有的SCR的陽極端下面增加一個(gè)N注入?yún)^(qū)，提高SCR陽極下部的電子濃度。解決了傳統(tǒng)的集成電路的靜電保護(hù)器件維持電壓低的問題，通過調(diào)整該注入的劑量，降低原有器件的ESD觸發(fā)電壓及提高其維持電壓，本發(fā)明提升集成電路靜電放電保護(hù)能力和對(duì)閂鎖效應(yīng)的抵御能力。
文檔編號(hào)H01L27/02GK102110686SQ201010593440
公開日2011年6月29日 申請(qǐng)日期2010年12月17日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者代萌, 林中瑀 申請(qǐng)人:無錫華潤上華半導(dǎo)體有限公司, 無錫華潤上華科技有限公司