專利名稱：一種超級結半導體元件及其制造方法
技術領域：
本發(fā)明屬于半導體制造領域，具體涉及一種超級結半導體元件及其制造方法。
背景技術：
在通常的功率器件中，決定N+區(qū)和P+區(qū)間的反向電壓是由一個輕摻雜的半導體來承受的，以下稱此層為耐壓層(Voltage Sustaining Layer)。對于高壓功率器件，導通電阻Ron (或導通壓降)也主要由耐壓層來決定，此層摻雜越輕，或厚度越大，或兩者都是， 則擊穿電壓越高，但導通電阻(或導通壓降)也越大。在功率器件中最重要的問題之一是既要有高的擊穿電壓又要有低的導通電阻，這兩者之間的關系成為制造高性能功率器件的障礙?，F代常見的功率半導體器件主要有VDMOS和IGBT兩種，但這兩種器件導通電阻與擊穿電壓之間存在Ron ~ Kb2 5的近似關系，成為功率器件發(fā)展的瓶頸。并且，上述Ron是指耐壓層中的導通面積，而實際上耐壓層中總有些區(qū)域不參與導電。例如，垂直型(縱向型) MOSFET (金屬氧化物半導體場效應晶體管)的源襯底區(qū)之下的區(qū)域。超級結的出現解決了上述問題，解決方法是在P+區(qū)和N+區(qū)間用一個復合緩沖層(Composite Buffer Layer，或簡稱CB層)來耐壓。超級結的CB層中含有兩種相反導電類型的區(qū)域，這兩種區(qū)域從平行于CB層與N+ 層(或P+層)界面的任意剖面來講，都是相間排列的。即在P+區(qū)相接的平面與N+區(qū)界面之間有P區(qū)與N區(qū)交替組合而成的復合緩沖層，復合緩沖層中的每個P區(qū)與每個N區(qū)均有與上述兩個面相交的交接面，除這兩個相接面外，復合緩沖層的每個P區(qū)被相鄰的N區(qū)包圍，每個N區(qū)被相鄰的P區(qū)包圍。而在此之前的所有耐壓層都是單一導電類型的半導體。這樣， 在CB層耗盡時，兩種導電類型的材料(P區(qū)和N區(qū))，提供電性相反的電荷，其產生的電場大部分被互相抵消，這就使得P區(qū)及N區(qū)的摻雜濃度可高于通常的耐壓區(qū)，其導通電阻低于通常的耐壓區(qū)。器件的耐壓實際上相當于電場在耗盡區(qū)內的積分，對于普通的M0SFET，其耐壓層的電場從器件特征層A到襯底B呈下降趨勢，如圖一所示，耐壓層的耐壓為電場的積分即為一個梯形的面積；對于具有超級結的M0SFET，其耐壓層的電場器件特征層A到緩沖層C 均勻分布，如圖2所示，耐壓層的耐壓為電場的積分即近似為一個矩形加一個梯形的面積。 具有超級結結構的MOSFET導通電阻和擊穿電壓之間的關系近似為/Pon - KB13，打破傳統(tǒng) VDMOS器件導通電阻和擊穿電壓之間的瓶頸。由此可見采用相同電阻率外延，具有超級結結構的MOSFET的耐壓要高于普通的MOSFET的耐壓。即制造相同耐壓的MOSFET產品，超級結結構的MOSFET能夠采用更低電阻率外延，而對于高壓MOSFET來講，外延層電阻率的降低能極大的降低器件的導通電阻。目前超級結的制造方法大致分為兩種外延法和溝槽法。外延法，如圖2至圖3是現有技術外延法制造超級結的流程圖；先在重摻雜的N+ 襯底上生長第一層外延N，在該外延層的預定位置注入預定劑量的P型雜質，使得該外延層中的N型雜質的量與P型雜質的量匹配。由于需要在這一層外延中用注入的方法形成P區(qū)，所以每層外延的厚度不能太厚，一般為5-8um，大概50v到IOOv的耐壓需要這樣的一個外延層。因此，對于一個600v的晶體管，大致需要如圖二所示的幾層N型外延，并在每次外延之后要做P型離子注入。P型離子注入層經過擴散后形成了如圖三所示的上下形狀較一致氣泡狀相連且濃度擴散均勻的P型柱狀結。由此，形成了相間排列的P區(qū)與N區(qū)。然后再做器件特征層，如圖3所示。器件特征層由P阱區(qū)、P+區(qū)；柵氧層及多晶柵有離子注入形成的 N+源區(qū)等組成，如圖三中的30所示。外延法制造的超級結中的P型形柱狀結是經過多次反復外延、氧化、光刻和硼離子注入而形成的；工藝過程中，前次注入的硼離子會隨著后次外延而擴散漂移，需要經過大量實驗來校準。所以此過程需要精確控制硼離子注入劑量、窗口及推進時間，來形成上下形狀較一致氣泡狀相連且濃度擴散均勻的柱狀結，以實現超級結的電荷補償。芯片終端設計必須與有源區(qū)兼容，實現芯片終端的電荷補償。且超級結MOSFET器件的雪崩耐量會較傳統(tǒng)高壓MOS低，而多次外延生長、離子注入和擴散會產生大量的晶格缺陷，也會影響器件的可靠性。挖槽法，如圖4至圖6是現有技術溝槽法制造超級結的流程圖；其過程是先在重摻雜的N+襯底上生長一層N型外延，此處以600v晶體管為例大約需要40um，在該N型摻雜類型的外延層的預定區(qū)域挖溝槽，溝槽的深度大約為40um，如圖四所示；然后在溝槽中分別形成具有P型摻雜類型的外延層，此P型外延中的P型雜質的含量是根據電荷平衡要求預先設定的，外延層中的N型雜質的量與P型雜質的量相等。由此，形成了相間排列的P區(qū)與N區(qū)，如圖五所示；然后再做器件特征層，如圖6所示。器件特征層由有離子注入形成的 N+源區(qū)，P阱區(qū)、P+區(qū)；柵氧層及多晶柵等組成。如圖六中的60所示。深溝槽刻蝕造成應力及晶圓的翹曲，芯片的良率有待提高。現有技術中外延法制造超級結需要外延很多層才能滿足要求，多次外延生長、離子注入和擴散會產生大量的晶格缺陷，也會影響器件的可靠性。挖槽法需要刻蝕較深的槽才能滿足要求，深溝槽刻蝕造成應力及晶圓的翹曲，芯片的良率有待提高，工藝難度高、成本較高。

發(fā)明內容
本發(fā)明解決的技術問題是現有技術中純粹的多次外延法造成晶格缺陷、影響器件可靠性的問題，純粹的深溝槽刻蝕造成應力及晶圓的翹曲，工藝難度高、成本較高的問題。為解決上述技術問題，本發(fā)明提供如下技術方案
一種超級結半導體元件，包括第一導電類型襯底；設置于第一導電類型襯底上的至少一層第一導電類型的第一外延層，所述第一外延層中包括第二導電類型摻雜；設置于第一導電類型的第一外延層上的至少第一導電類型第二外延層；所述第二外延層包括第二導電類型摻雜；第二外延層上設置有器件特征層。一種上述超級結半導體元件的制造方法，包括步驟一提供第一導電類型襯底； 步驟二 在第一導電類型襯底上生長第一導電類型的第一外延層，在第一外延層上進行第二導電類型摻雜注入；步驟三在進行第二導電類型摻雜注入完成的第一外延層上生長具有第一導電類型的第二外延層；在第二外延層上刻蝕，并在刻蝕的槽中制作第二導電類型摻雜；步驟四在第二外延層上制作器件特征層。
一種上述超級結半導體元件的制造方法，包括步驟一提供第一導電類型襯底；步驟二 在第一導電類型襯底上生長第一導電類型的第三外延層，在第一外延層上刻蝕，并在刻蝕的槽中制作第二導電類型摻雜；步驟三在第三外延層上生長具有第一導電類型的第四外延層；在第四外延層上進行第二導電類型摻雜注入；步驟四在第四外延層上制作器件特征層。與現有技術相比本發(fā)明具有如下有益效果本發(fā)明實施例提供的一種超級結半導體元件及其制造方法；在生長外延層時，對控制第二導電類型摻雜注入劑量、窗口及推進時間等的精確度要求不會像外延法那么高，也會在一定程度上減輕因為多次外延生長、離子注入和擴散而產生的晶格缺陷問題，避免了外延次數過多產生的高成本。同時，此工藝過程中需刻蝕的溝槽的深度不如純粹溝槽法制造超級結時深，因此刻蝕和填充溝槽的工藝難度隨著溝槽大大降低；也減輕了因溝槽深度過深造成應力及晶圓的翹曲的問題。


圖1是普通器件耐壓層和具有超級結器件的耐壓層的電場分布圖。圖2至圖3是現有技術外延法制造超級結的流程圖。圖4至圖6是現有技術溝槽法制造超級結的流程圖。圖7至圖12是本發(fā)明第一實施例制造超級結的流程圖。圖13至圖18是本發(fā)明第二實施例制造超級結的流程圖。
具體實施例方式為了使本發(fā)明所解決的技術問題、技術方案及有益效果更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明公開了一種超級結半導體元件，包括第一導電類型襯底；設置于第一導電類型襯底上的至少一層第一導電類型的第一外延層，所述第一外延層中包括第二導電類型摻雜；設置于第一導電類型的第一外延層上的至少第一導電類型第二外延層；所述第二外延層包括第二導電類型摻雜；第二外延層上設置有器件特征層。本發(fā)明提供兩種實施例來解釋本技術方案。實施例一
參照圖12，一種超級結半導體元件，包括第一導電類型襯底11 ；設置于第一導電類型襯底上的至少一層第一導電類型的第一外延層12，所述第一外延層中包括第二導電類型摻雜122 ；設置于第一導電類型的第一外延層上的第一導電類型第二外延層13 ；所述第二外延層包括第二導電類型摻雜132 ；第二外延層上設置有器件特征層100。一種上述超級結半導體元件的制造方法，其流程圖如圖7至圖12所示，包括步驟一提供第一導電類型襯底；步驟二 在第一導電類型襯底上生長第一導電類型的第一外延層，在第一外延層上進行第二導電類型摻雜注入；步驟三在進行第二導電類型摻雜注入完成的第一外延層上生長具有第一導電類型的第二外延層；在第二外延層上刻蝕，并在刻蝕的槽中制作第二導電類型摻雜；步驟四在第二外延層上制作器件特征層。在生長外延層時，對控制第二導電類型摻雜注入劑量、窗口及推進時間等的精確度要求不會像外延法那么高，也會在一定程度上減輕因為多次外延生長、離子注入和擴散而產生的晶格缺陷問題，避免了外延次數過多產生的高成本。同時，此工藝過程中需刻蝕的溝槽的深度不如純粹溝槽法制造超級結時深，因此刻蝕和填充溝槽的工藝難度隨著溝槽大大降低；也減輕了因溝槽深度過深造成應力及晶圓的翹曲的問題。以600v具有超級結結構的MOSFET器件為例詳細說明
步驟一提供第一導電類型襯底；此處第一導電類型為N型，具體提供具有N型重摻雜的半導體硅片11 ；
步驟二 在第一導電類型襯底上生長第一導電類型的第一外延層，在第一外延層上進行第二導電類型摻雜注入在N型摻雜的半導體硅片11上生長一層較薄的N型第一外延層 121，厚度為5-8um，通過光刻，界定出P型離子122注入的區(qū)域，并進行P型離子注入；重復上述步驟，形成如圖7所示的結構。步驟三在進行第二導電類型摻雜注入完成的第一外延層上生長具有第一導電類型的第二外延層；在第二外延層上刻蝕，并在刻蝕的槽中制作第二導電類型摻雜在硅片上生長一層較厚的第二外延層，厚度約為20um，如圖8中的131所示，該第二外延層的厚度大于步驟中第一外延層的厚度；用光刻法界定出挖槽的區(qū)域，并進行刻蝕出溝槽，如圖9所示；然后利用外延法在硅片上生長一層P型外延132，其中P型的雜質的量是提前計算好與 N型雜質的量是相匹配的，可以達到電荷平衡，如圖10所示；最后用化學機械拋光法將該P 型外延的厚度磨至與N型外延的厚度一樣，如圖11所示。步驟四在第二外延層上制作器件特征層100，經過退火處理后，形成具有超級結的MOSFET結構，如圖12所示。制作器件特征層的具體過程如下
1)在半導體硅片上生長氧化層；
2)通過光刻，界定出有源區(qū)，對場氧化層進行刻蝕；
3)生長柵氧化層，于柵氧化層表面淀積導電多晶硅；
4)通過光刻，界定出多晶硅區(qū)域，進行多晶硅刻蝕
5)與整個半導體硅片表面進行P型雜質離子注入，前面工藝形成的場氧化層和多晶硅區(qū)域可以界定形成的P阱的區(qū)域，高溫退火形成陣列的P阱；
6)通過光刻界定出源極區(qū)域，N型雜質離子注入，并進行推阱形成N+型源區(qū)；7)與整個半導體硅片表面淀積介質層；
8)通過光刻，界定出接觸孔區(qū)域，并進行氧化層刻蝕；
9)淀積金屬層，通過光刻，定義出刻蝕區(qū)域，進行金屬刻蝕。該方法制造出的M0SFET，減輕了因為多次外延生長、離子注入和擴散而產生的晶格缺陷問題；也減輕了因溝槽深度過深造成應力及晶圓的翹曲的問題。實施例二
參照圖18，一種超級結半導體元件，包括第一導電類型襯底；設置于第一導電類型襯底上的第一導電類型的第三外延層，所述第三外延層中包括第二導電類型摻雜；設置于第一導電類型的第一外延層上的至少一層第一導電類型第四外延層；所述第四外延層包括第二導電類型摻雜；第四外延層上設置有器件特征層。一種上述超級結半導體元件的制造方法，包括步驟一提供第一導電類型襯底；步驟二 在第一導電類型襯底上生長第一導電類型的第三外延層，在第一外延層上刻蝕，并在刻蝕的槽中制作第二導電類型摻雜；步驟三在第三外延層上生長具有第一導電類型的第四外延層；在第四外延層上進行第二導電類型摻雜注入；步驟四在第四外延層上制作器件特征層。在生長外延層時，對控制第二導電類型摻雜注入劑量、窗口及推進時間等的精確度要求不會像外延法那么高，也會在一定程度上減輕因為多次外延生長、離子注入和擴散而產生的晶格缺陷問題。同時，此工藝過程中需刻蝕的溝槽的深度不如純粹溝槽法制造超級結時深，因此刻蝕和填充溝槽的工藝難度隨著溝槽大大降低；也減輕了因溝槽深度過深造成應力及晶圓的翹曲的問題。以600v具有超級結結構的MOSFET器件為例詳細說明
步驟一提供第一導電類型襯底此處第一導電類型為N型，具體提供具有N型重摻雜的半導體硅片21 ；
步驟二 在第一導電類型襯底上生長第一導電類型的第三外延層，在第一外延層上刻蝕，并在刻蝕的槽中制作第二導電類型摻雜在N型摻雜的半導體硅片221上生長一層較厚的N型第三外延層，厚度約為20um，如圖13 ；光刻法界定出挖槽的區(qū)域，并進行硅刻蝕，如圖 14 ；利用外延法在硅片上生長一層P型外延222，如圖15所示；采用化學機械拋光法將該P 型外延的厚度磨至與N型外延的厚度一樣，如圖16所示。步驟三在第三外延層上生長具有第一導電類型的第四外延層；在第四外延層上進行第二導電類型摻雜注入；在第三外延層22上生長一層較薄的N型第四外延層231，厚度為5-8um ；然后過光刻，界定出P注入的區(qū)域，并進行第二導電類型P離子232注入；重復該步驟三，形成如圖17所示的結構。步驟四在第四外延層上制作器件特征層200。經過退火處理后，形成具有超級結的MOSFET結構，如圖18所示。制作器件特征層的具體過程如下
1)在半導體硅片上生長氧化層；
2)通過光刻，界定出有源區(qū)，對場氧化層進行刻蝕；
3)生長柵氧化層，于柵氧化層表面淀積導電多晶硅；
4)通過光刻，界定出多晶硅區(qū)域，進行多晶硅刻蝕；
5)與整個半導體硅片表面進行P型雜質離子注入，前面工藝形成的場氧化層和多晶硅區(qū)域可以界定形成的P阱的區(qū)域，高溫退火形成陣列的P阱；
6)通過光刻，界定出源極區(qū)域，N型雜質離子注入，并進行推阱形成N+型源區(qū)；
7)與整個半導體硅片表面淀積介質層；
8)通過光刻，界定出接觸孔區(qū)域，并進行氧化層刻蝕； 淀積金屬層，通過光刻，定義出刻蝕區(qū)域，進行金屬刻蝕。該方法制造出的M0SFET，減輕了因為多次外延生長、離子注入和擴散而產生的晶格缺陷問題；也減輕了因溝槽深度過深造成應力及晶圓的翹曲的問題。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種超級結半導體元件，其特征在于，包括 第一導電類型襯底；設置于第一導電類型襯底上的至少一層第一導電類型的第一外延層，所述第一外延層中包括第二導電類型摻雜；設置于第一導電類型的第一外延層上的至少第一導電類型第二外延層；所述第二外延層包括第二導電類型摻雜；第二外延層上設置有器件特征層。
2.根據權利要求1所述的超級結半導體元件，其特征在于，所述第二外延層厚度大于第一外延層厚度。
3.根據權利要求1所述的超級結半導體元件，其特征在于，所述第一導電類型是N型， 第二導電類型是P型。
4.一種如權利要求1所述的超級結半導體元件的制造方法，其特征在于，包括 步驟一提供第一導電類型襯底；步驟二 在第一導電類型襯底上生長第一導電類型的第一外延層，在第一外延層上進行第二導電類型摻雜注入；步驟三在進行第二導電類型摻雜注入完成的第一外延層上生長具有第一導電類型的第二外延層；在第二外延層上刻蝕，并在刻蝕的槽中制作第二導電類型摻雜； 步驟四在第二外延層上制作器件特征層。
5.根據權利要求4所述的超級結半導體元件的制造方法，其特征在于，在所述步驟二和步驟三之間還包括重復執(zhí)行步驟二的步驟。
6.根據權利要求4所述的超級結半導體元件的制造方法，其特征在于，所述第二外延層厚度大于第一外延層厚度。
7.根據權利要求4所述的超級結半導體元件的制造方法，其特征在于，所述第一導電類型是N型，第二導電類型是P型。
8.根據權利要求4所述的超級結半導體元件的制造方法，其特征在于，所述步驟三還包括將第二導電類型摻雜進行研磨至與第二外延層厚度相同。
9.一種如權利要求1所述的超級結半導體元件的制造方法，其特征在于，包括 步驟一提供第一導電類型襯底；步驟二 在第一導電類型襯底上生長第一導電類型的第三外延層，在第一外延層上刻蝕，并在刻蝕的槽中制作第二導電類型摻雜；步驟三在第三外延層上生長具有第一導電類型的第四外延層；在第四外延層上進行第二導電類型摻雜注入；步驟四在第四外延層上制作器件特征層。
10.根據權利要求9所述的超級結半導體元件的制造方法，其特征在于，在所述步驟三和步驟四之間還包括重復執(zhí)行步驟三的步驟。
11.根據權利要求9所述的超級結半導體元件的制造方法，其特征在于，所述第三外延層厚度大于第四外延層厚度。
12.根據權利要求9所述的超級結半導體元件的制造方法，其特征在于，所述第一導電類型是N型，第二導電類型是P型。
13.根據權利要求9所述的超級結半導體元件的制造方法，其特征在于，所述步驟二還包括將第二導電類型摻雜進行研磨至與第三外延層厚度相同。
全文摘要
一種超級結半導體元件，包括第一導電類型襯底；設置于第一導電類型襯底上的至少一層第一導電類型的第一外延層，所述第一外延層中包括第二導電類型摻雜；設置于第一導電類型的第一外延層上的至少第一導電類型第二外延層；所述第二外延層包括第二導電類型摻雜；第二外延層上設置有器件特征層。以及其制造方法；也會在一定程度上減輕因為多次外延生長、離子注入和擴散而產生的晶格缺陷問題，避免了外延次數過多產生的高成本。同時，刻蝕和填充溝槽的工藝難度隨著溝槽大大降低；也減輕了因溝槽深度過深造成應力及晶圓的翹曲的問題。
文檔編號H01L29/12GK102479805SQ201010564950
公開日2012年5月30日 申請日期2010年11月30日 優(yōu)先權日2010年11月30日
發(fā)明者任文珍, 曾愛平, 朱超群, 鐘樹理, 陳宇 申請人:比亞迪股份有限公司