專利名稱:Cmos圖像傳感器及其制造方法
技術(shù)領(lǐng)域:
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,特別涉及金屬氧化物半導(dǎo)體(CM0Q圖像傳感器及其制造方法。
背景技術(shù):
圖像傳感器是將光學(xué)圖像轉(zhuǎn)換為電信號(hào)的半導(dǎo)體器件,是數(shù)字?jǐn)z像頭的重要組成部分,圖像傳感器包括電荷耦合(CCD,Charge Coupled Device)圖像傳感器和金屬氧化物半導(dǎo)體(CMOS,Complementary Metal-OxideSemiconductor)圖像傳感器。其中,由于 CMOS 圖像傳感器集成度高,容易與標(biāo)準(zhǔn)的CMOS制作工藝兼容,并且功耗低,隨著CMOS制作工藝的改進(jìn),CMOS圖像傳感器成為目前圖像傳感器的主流技術(shù)。由于在CMOS制造技術(shù)中使用了相對(duì)較少的必要光刻處理步驟,CMOS圖像傳感器具有功率損耗低和制造過(guò)程簡(jiǎn)單的特點(diǎn)。此外,由于CMOS圖像傳感器集成在其芯片上,所以可以被用于制造小尺寸產(chǎn)品。因?yàn)檫@些優(yōu)點(diǎn),CMOS圖像傳感器被廣泛應(yīng)用于不同領(lǐng)域, 例如,制造數(shù)字照相機(jī)和數(shù)字?jǐn)z像機(jī)。在公開(kāi)號(hào)為CN1819225A的中國(guó)專利申請(qǐng)中,對(duì)CMOS圖像傳感器的結(jié)構(gòu)及原理有進(jìn)一步的描述。但是在實(shí)際應(yīng)用中發(fā)現(xiàn),現(xiàn)有的CMOS圖像傳感器信噪比比較低,CMOS圖像傳感器成像質(zhì)量較差。
發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種高信噪比的CMOS圖像傳感器及其制造方法。本發(fā)明所提供的CMOS圖像傳感器制造方法包括提供ρ型襯底,所述ρ型襯底包括外圍區(qū)域和像素單元區(qū)域;在位于像素單元區(qū)域的P型襯底表面形成η型埋層;形成覆蓋所述P型襯底和η型埋層的P型外延層;在所述外圍區(qū)域和像素單元區(qū)域的邊界處形成環(huán)繞所述像素單元區(qū)域的η型隔離環(huán);形成外圍區(qū)域電路和像素單元區(qū)域器件。優(yōu)選地,在像素單元區(qū)域形成η型埋層的步驟包括在所述ρ型襯底表面形成含有第一開(kāi)口的第一光刻膠層,所述第一開(kāi)口的位置及寬度與所述像素單元區(qū)域的位置與寬度對(duì)應(yīng);以所述第一光刻膠層為掩膜,注入η型離子,在像素單元區(qū)域形成η型埋層;對(duì)所形成的η型掩埋層進(jìn)行退火處理。優(yōu)選地,所述η型離子為磷離子或者砷離子。優(yōu)選地,所述η型離子的注入能量為lO-lOOkeV。優(yōu)選地,所述η型離子的注入劑量為IO18-IO2ci/平方厘米。優(yōu)選地,所述ρ型外延層的厚度為2-4微米。優(yōu)選地,所述ρ型外延層的電阻率為1-100歐姆。優(yōu)選地,在所述外圍區(qū)域和像素單元區(qū)域的邊界處形成環(huán)繞所述像素單元區(qū)域的 η型隔離環(huán)的步驟包括在所述ρ型外延層表面形成有第二開(kāi)口的第二光刻膠層,所述第二開(kāi)口的位置與外圍區(qū)域和像素單元區(qū)域的邊界相對(duì)應(yīng);以所述第二光刻膠層為掩膜,注入 η型離子,形成圍繞所述像素單元區(qū)域的η型隔離環(huán);對(duì)所形成的η型隔離環(huán)104進(jìn)行退火處理。優(yōu)選地,所述η型離子注入的注入能量為40-3500keV。優(yōu)選地,所述η型離子注入的注入劑量為IO17-IO19/平方厘米。優(yōu)選地,所述η型隔離環(huán)的寬度為0. 3-1微米。優(yōu)選地,所述η型隔離環(huán)的厚度為2-4微米。優(yōu)選地,形成外圍區(qū)域電路和像素單元區(qū)域器件的步驟包括形成與所述η型隔離環(huán)電連接的導(dǎo)電插塞,所述導(dǎo)電插塞與高電位電連接。優(yōu)選地,所述高電位的電勢(shì)為0. 7ν-3. 3ν。相應(yīng)地,本發(fā)明還提供利用本發(fā)明所提供CMOS圖像傳感器制造方法所形成的 CMOS圖像傳感器,包括p型襯底,所述ρ型襯底包括外圍區(qū)域和像素單元區(qū)域;位于像素單元區(qū)域的P型襯底表面的η型埋層;覆蓋所述ρ型襯底和η型埋層的ρ型外延層;圍繞所述像素單元區(qū)域的η型隔離環(huán);與所述η型隔離環(huán)電連接的導(dǎo)電插塞,所述導(dǎo)電插塞接高電位。優(yōu)選地,所述η型埋層注入的η型離子為磷離子或者砷離子。優(yōu)選地,所述η型埋層的η型離子注入劑量為IO18-IO2ci/平方厘米。優(yōu)選地,所述ρ型外延層的厚度為2-4微米。優(yōu)選地,所述ρ型外延層的電阻率為1-100歐姆。優(yōu)選地,所述η型隔離環(huán)注入的η型離子為磷離子。優(yōu)選地,所述η型隔離環(huán)的η型離子注入劑量為IO17-IO19/平方厘米。優(yōu)選地,所述η型隔離環(huán)的寬度為0. 3-1微米。優(yōu)選地,所述η型隔離環(huán)的厚度為2-4微米。與現(xiàn)有技術(shù)相比,本發(fā)明具有以下優(yōu)點(diǎn)第一,本發(fā)明中所形成的η型隔離環(huán)與高電位電連接,并且把像素單元區(qū)域與外圍區(qū)域隔開(kāi),使得外圍區(qū)域所產(chǎn)生的噪聲被隔離在像素單元區(qū)域之外;第二,在入射光比較強(qiáng)的情況下,像素單元區(qū)域本身會(huì)有電子溢出,本發(fā)明所形成的η型埋層和與高電位電連接的η型隔離環(huán)可以有效俘獲溢出的電子,并抽送到高電位,從而提高圖像質(zhì)量。
圖1是本發(fā)明所提供的CMOS圖像傳感器制造方法的流程示意圖;圖2至圖6是本發(fā)明所提供的CMOS圖像傳感器制造方法的實(shí)施例的剖面示意圖;圖7是本發(fā)明所提供的CMOS圖像傳感器的布局圖。
具體實(shí)施例方式由背景技術(shù)得知,現(xiàn)有的CMOS圖像傳感器成像質(zhì)量較差,本發(fā)明的發(fā)明人經(jīng)過(guò)研究發(fā)現(xiàn),現(xiàn)有CMOS圖像傳感器中對(duì)外圍電路中所產(chǎn)生的噪聲缺乏有效隔離,噪聲進(jìn)入像素單元區(qū)域影響CMOS圖像傳感器的成像質(zhì)量;此外,在入射光比較強(qiáng)的情況下,像素單元區(qū)域本身會(huì)有電子溢出,所溢出的電子被周圍的光電二極管所俘獲,造成信號(hào)串?dāng)_,也會(huì)影響圖像質(zhì)量。為此,在本發(fā)明中提供一種CMOS圖像傳感器制造方法,及對(duì)應(yīng)的CMOS圖像傳感
ο圖1是本發(fā)明所提供的CMOS圖像傳感器制造方法的流程示意圖,本發(fā)明所提供的 CMOS圖像傳感器制造方法包括以下步驟步驟S101,提供ρ型襯底,所述ρ型襯底包括外圍區(qū)域和像素單元區(qū)域;步驟S102,在位于像素單元區(qū)域的ρ型襯底表面形成η型埋層;步驟S103,形成覆蓋所述ρ型襯底和η型埋層的ρ型外延層;步驟S104,在所述外圍區(qū)域和像素單元區(qū)域的邊界處形成環(huán)繞所述像素單元區(qū)域的η型隔離環(huán);步驟S105,形成外圍區(qū)域電路和像素單元區(qū)域器件。在本發(fā)明所提供的CMOS圖像傳感器制造方法中,在外圍區(qū)域與像素單元區(qū)域邊界處形成與高電位電連接的η型隔離環(huán),所形成的η型隔離環(huán)把像素單元區(qū)域與外圍區(qū)域隔開(kāi),使得外圍區(qū)域所產(chǎn)生的噪聲被隔離在像素單元區(qū)域之外,從而提高成像質(zhì)量;此外, 在入射光比較強(qiáng)的情況下,像素單元區(qū)域本身會(huì)有電子溢出,本發(fā)明中所形成的η型埋層和與高電位電連接的η型隔離環(huán)可以有效俘獲溢出的電子,并抽送到高電位,從而提高圖像質(zhì)量。下面結(jié)合實(shí)施例和附圖對(duì)本發(fā)明做進(jìn)一步的描述。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來(lái)實(shí)施,本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣,因此本發(fā)明不受下面公開(kāi)的具體實(shí)施的限制。其次,本發(fā)明利用示意圖進(jìn)行詳細(xì)描述,在詳述本發(fā)明實(shí)施例時(shí),為便于說(shuō)明,表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大,而且所述示意圖只是實(shí)例,其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外,在實(shí)際制作中應(yīng)包括長(zhǎng)度、寬度及深度的三維空間尺寸。請(qǐng)參考圖2,提供ρ型襯底100,所述ρ型襯底100包括外圍區(qū)域A和像素單元區(qū)域B。所述ρ型襯底100包括至少一個(gè)像素單元區(qū)域B,所述像素單元區(qū)域B用于形成像素單元,所述像素單元通常包括光電二極管和若干晶體管。所述光電二極管用于對(duì)入射像素單元區(qū)域B內(nèi)的光線進(jìn)行光電轉(zhuǎn)換,產(chǎn)生光生載流子;所述晶體管用于傳輸光生載流子。相鄰的像素單元區(qū)域B之間具有深溝槽結(jié)構(gòu),所述深溝槽結(jié)構(gòu)貫穿所述ρ型襯底 100。為了便于說(shuō)明,在本實(shí)施例中,以包含一個(gè)像素單元區(qū)域B為例進(jìn)行說(shuō)明。所述ρ型襯底100材質(zhì)可以為硅、SOI、氮化鎵或者砷化鎵。通常所述ρ型襯底100 的厚度范圍為1. 5 5微米,優(yōu)選地,為了提高像素的光電二極管對(duì)光線的吸收效率,所述 P型襯底100的厚度范圍優(yōu)選為2 3微米。本實(shí)施例中,所述ρ型襯底100為厚度是2. 5 微米。所述外圍區(qū)域A用于在后續(xù)工藝中形成控制電路和信號(hào)處理電路,以檢測(cè)和處理像素單元區(qū)域B產(chǎn)生的信號(hào)。參考圖3,在位于像素單元區(qū)域B的ρ型襯底表面形成η型埋層102。在像素單元區(qū)域B形成η型埋層的步驟包括在所述ρ型襯底表面形成含有第一開(kāi)口的第一光刻膠層101,所述第一開(kāi)口的位置及寬度與所述像素單元區(qū)域的位置與寬度對(duì)應(yīng);以所述第一光刻膠層101為掩膜,注入η型離子,在位于像素單元區(qū)域B的P型襯底表面形成η型埋層102,對(duì)所述η型埋層102進(jìn)行退火處理。在本發(fā)明的部分實(shí)施例中,所述η型離子為磷離子或者砷離子。所述η型離子的注入能量為lO-lOOkeV,所述η型離子的注入劑量為IO18-IO2tl/平方厘米。當(dāng)注入離子為磷離子時(shí),優(yōu)選的注入能量為^kev,注入劑量為IO19/平方厘米;當(dāng)注入離子為砷離子時(shí),優(yōu)選的注入能量為200kev,注入劑量為IO19/平方厘米。經(jīng)過(guò)此步驟在位于像素單元區(qū)域B的 P型襯底表面形成η型埋層102,然后對(duì)所形成的η型埋層102進(jìn)行溫度范圍是900-1000°C 的快速退火處理,以激活所注入的η型離子。參考圖4,形成覆蓋所述ρ型襯底100和η型埋層102的ρ型外延層103。所述ρ型外延層的電阻率在1-100歐姆/厘米范圍內(nèi),可以利用現(xiàn)有的摻雜技術(shù)在外延層中摻入銦或者硼形成,所述P型外延層的厚度為2-4微米。在本發(fā)明的一個(gè)實(shí)施例中,所述P型外延層的摻雜材料是銦,厚度是3微米,電阻率為20歐姆/厘米。參考圖5,在所述外圍區(qū)域A和像素單元區(qū)域B的邊界處形成環(huán)繞所述像素單元區(qū)域B的η型隔離環(huán)104。在所述外圍區(qū)域A和像素單元區(qū)域B的邊界處形成環(huán)繞所述像素單元區(qū)域B的η 型隔離環(huán)的步驟包括在所述P型外延層103表面形成有第二開(kāi)口的第二光刻膠層(未示出),所述第二開(kāi)口的位置與外圍區(qū)域和像素單元區(qū)域的邊界相對(duì)應(yīng);以所述第二光刻膠層為掩膜,注入η型離子,形成圍繞所述像素單元區(qū)域的η型隔離環(huán)104 ;對(duì)所形成的η型隔離環(huán)104進(jìn)行退火處理以激活所注入的η型離子。所述第二開(kāi)口定義了所述η型隔離環(huán)104的位置和寬度。所注入的η型離子為磷離子,所述η型離子注入的注入能量為40_3500keV,所述η 型離子注入的注入劑量為IO17-IO19/平方厘米。當(dāng)注入離子為磷離子時(shí),優(yōu)選的注入能量為 ^OOkev,注入劑量為IO18/平方厘米。所述η型隔離環(huán)104的寬度太小可能無(wú)法隔離外圍區(qū)域A的噪聲,并且在工藝上不易形成開(kāi)口寬度很小的光刻膠層,所述η型隔離環(huán)104的寬度太大不利于實(shí)現(xiàn)器件的小型化,所以所述η型隔離環(huán)104的寬度的優(yōu)選范圍為0. 3-1毫米,比如0. 5毫米。因?yàn)樗?η型隔離環(huán)104需要與所述η型埋層102相連接,以形成電流通路,而所述ρ型外延層103 的厚度范圍是2-4微米,所以所述η型隔離環(huán)104的厚度為2-4微米。接著,參考圖6,形成外圍區(qū)域電路和像素單元區(qū)域器件。形成外圍區(qū)域電路和像素單元區(qū)域器件的步驟還包括形成與所述η型隔離環(huán) 104電連接的導(dǎo)電插塞,所述導(dǎo)電插塞與高電位電連接。所述高電位的電勢(shì)為0. 7-3. 3ν,在本發(fā)明的一個(gè)實(shí)施例中,所述高電位的電勢(shì)是2. 5ν。像素單元區(qū)域器件包括由光電二極管和復(fù)位晶體管組成的像素,所述ρ型外延層 103與η型阱108組成光電二極管,η型阱108與ρ型阱107組成PIN 二極管,復(fù)位晶體管控制光電二極管的工作狀態(tài)。作為示例在圖6中只提供了一個(gè)像素,在本發(fā)明的其它實(shí)施例中,還可以有多個(gè)像素,相鄰像素之間由隔離結(jié)構(gòu)106隔開(kāi)。所述外圍區(qū)域電路包括控制電路和信號(hào)處理電路,以檢測(cè)和處理像素單元區(qū)域B 產(chǎn)生的信號(hào)。形成外圍區(qū)域電路和像素單元區(qū)域器件的技術(shù)已為本領(lǐng)域技術(shù)人員所熟知,在此不再詳述。相應(yīng)地,本發(fā)明還提供一種CMOS圖像傳感器。請(qǐng)參考圖5,本發(fā)明所提供的CMOS 圖像傳感器包括Φ型襯底100,所述P型襯底包括外圍區(qū)域A和像素單元區(qū)域B ;位于像素單元區(qū)域B的ρ型襯底100表面的η型埋層102 ;覆蓋所述ρ型襯底100和η型埋層的ρ型外延層103 ;圍繞所述像素單元區(qū)域B的η型隔離環(huán)104 ;與所述η型隔離環(huán)104電連接的導(dǎo)電插塞(未示出),所述導(dǎo)電插塞接高電位。圖7為本發(fā)明所提供的CMOS圖像傳感器的布局圖,如圖7所示,在本發(fā)明所提供的CMOS圖像傳感器中,所述η型隔離環(huán)104隔離所述外圍區(qū)域A和像素單元區(qū)域B,因?yàn)楣ぷ鳡顟B(tài)下,所述η型隔離環(huán)104接高電位,所以產(chǎn)生于外圍區(qū)域A的噪聲被η型隔離環(huán)104 所屏蔽,并被吸收到高電位,此外,產(chǎn)生于像素單元區(qū)域B的浮動(dòng)電子也被吸收到高電位, 從而減少像素單元區(qū)域B的噪聲,有效提高所述CMOS圖像傳感器的成像質(zhì)量。進(jìn)一步,所述η型埋層注入的η型離子為磷離子或者砷離子,所述η型埋層的η型離子注入劑量為IO18-IO2ci/平方厘米。所述ρ型外延層的厚度為2-4微米,所述ρ型外延層的電阻率為1-100歐姆。所述η型隔離環(huán)注入的η型離子為磷離子,所述η型隔離環(huán)的磷離子注入劑量為 IO17-IO1V平方厘米,所述η型隔離環(huán)的寬度為0. 3-1微米,所述η型隔離環(huán)的厚度為2_4微米。所述η型隔離環(huán)104與導(dǎo)電插塞電連接,所述導(dǎo)電插塞與高電位電連接。所述高電位的電勢(shì)為0. 7-3. 3ν,在本發(fā)明的一個(gè)實(shí)施例中,所述高電位的電勢(shì)是2. 5ν。綜上,本發(fā)明具有以下優(yōu)點(diǎn)第一,本發(fā)明中所形成的η型隔離環(huán)與高電位電連接,并且把像素單元區(qū)域與外圍區(qū)域隔開(kāi),使得外圍區(qū)域所產(chǎn)生的噪聲被隔離在像素單元區(qū)域之外,從而提高成像質(zhì)量;第二,在入射光比較強(qiáng)的情況下,像素單元區(qū)域本身會(huì)有電子溢出,如果所溢出的電子被周圍的光電二極管所俘獲,會(huì)造成信號(hào)串?dāng)_,影響圖像質(zhì)量, 本發(fā)明所形成的η型埋層和與高電位電連接的η型隔離環(huán)可以有效俘獲溢出的電子,并抽送到高電位,進(jìn)一步提高圖像質(zhì)量。本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上,但其并不是用來(lái)限定本發(fā)明,任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi),都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改,因此,凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容,依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾,均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種CMOS圖像傳感器制造方法,其特征在于,包括提供P型襯底,所述P型襯底包括外圍區(qū)域和像素單元區(qū)域;在位于像素單元區(qū)域的襯底表面形成η型埋層;形成覆蓋所述P型襯底和η型膜層的ρ型外延層;在所述外圍區(qū)域和像素單元區(qū)域的邊界處形成環(huán)繞所述像素單元區(qū)域的η型隔離環(huán);形成外圍區(qū)域電路和像素單元區(qū)域器件。
2.依據(jù)權(quán)利要求1的CMOS圖像傳感器制造方法,其特征在于,在像素單元區(qū)域形成η 型埋層的步驟包括在所述P型襯底表面形成含有第一開(kāi)口的第一光刻膠層,所述第一開(kāi)口的位置及寬度與所述像素單元區(qū)域的位置與寬度對(duì)應(yīng);以所述第一光刻膠層為掩膜,注入η型離子,在像素單元區(qū)域形成η型埋層;對(duì)所形成的η型埋層進(jìn)行退火處理。
3.依據(jù)權(quán)利要求2的CMOS圖像傳感器制造方法,其特征在于,所述η型離子為磷離子或者砷離子。
4.依據(jù)權(quán)利要求3的CMOS圖像傳感器制造方法,其特征在于,所述η型離子的注入能量為 10-100keV。
5.依據(jù)權(quán)利要求4的CMOS圖像傳感器制造方法,其特征在于,所述η型離子的注入劑量為IO18-IO2ci/平方厘米。
6.依據(jù)權(quán)利要求1的CMOS圖像傳感器制造方法,其特征在于,所述ρ型外延層的厚度為2-4微米。
7.依據(jù)權(quán)利要求6的CMOS圖像傳感器制造方法,其特征在于,所述ρ型外延層的電阻率為1-100歐姆/cm。
8.依據(jù)權(quán)利要求7的CMOS圖像傳感器制造方法,其特征在于,在所述外圍區(qū)域和像素單元區(qū)域的邊界處形成環(huán)繞所述像素單元區(qū)域的η型隔離環(huán)的步驟包括在所述P型外延層表面形成有第二開(kāi)口的第二光刻膠層,所述第二開(kāi)口的位置與外圍區(qū)域和像素單元區(qū)域的邊界相對(duì)應(yīng);以所述第二光刻膠層為掩膜,注入η型離子,形成圍繞所述像素單元區(qū)域的η型隔離環(huán);對(duì)所形成的η型隔離環(huán)進(jìn)行退火處理。
9.依據(jù)權(quán)利要求8的CMOS圖像傳感器制造方法,其特征在于,所述η型離子的注入能量為 40-3500keV。
10.依據(jù)權(quán)利要求9的CMOS圖像傳感器制造方法,其特征在于,所述η型離子的注入劑量為IO17-IO19/平方厘米。
11.依據(jù)權(quán)利要求10的CMOS圖像傳感器制造方法,其特征在于,所述η型隔離環(huán)的寬度為0. 3-1微米。
12.依據(jù)權(quán)利要求10的CMOS圖像傳感器制造方法,其特征在于,所述η型隔離環(huán)的厚度為2-4微米。
13.依據(jù)權(quán)利要求1的CMOS圖像傳感器制造方法,其特征在于,形成外圍區(qū)域電路和像素單元區(qū)域器件的步驟包括形成與所述η型隔離環(huán)電連接的導(dǎo)電插塞,所述導(dǎo)電插塞與高電位電連接。
14.依據(jù)權(quán)利要求1的CMOS圖像傳感器制造方法,其特征在于,所述高電位的電勢(shì)為 0. 7v-3. 3v0
15.一種CMOS圖像傳感器,其特征在于,包括P型襯底,所述P型襯底包括外圍區(qū)域和像素單元區(qū)域;位于像素單元區(qū)域的P型襯底表面的η型埋層;覆蓋所述P型襯底和η型埋層的ρ型外延層;圍繞所述像素單元區(qū)域的η型隔離環(huán);與所述η型隔離環(huán)電連接的導(dǎo)電插塞,所述導(dǎo)電插塞接高電位。
16.依據(jù)權(quán)利要求15的CMOS圖像傳感器,其特征在于,所述η型掩埋層注入的η型離子為磷離子或者砷離子。
17.依據(jù)權(quán)利要求16的CMOS圖像傳感器,其特征在于,所述η型埋層的η型離子注入劑量為IO18-IO2ci/平方厘米。
18.依據(jù)權(quán)利要求15的CMOS圖像傳感器,其特征在于,所述ρ型外延層的厚度為2-4 微米。
19.依據(jù)權(quán)利要求16的CMOS圖像傳感器,其特征在于,所述ρ型外延層的電阻率為 1-100歐姆。
20.依據(jù)權(quán)利要求19的CMOS圖像傳感器,其特征在于,所述η型隔離環(huán)注入的η型離子為磷離子或者砷離子。
21.依據(jù)權(quán)利要求16的CMOS圖像傳感器,其特征在于,所述η型隔離環(huán)的η型離子注入劑量為IO17-IO19/平方厘米。
22.依據(jù)權(quán)利要求16的CMOS圖像傳感器,其特征在于,所述η型隔離環(huán)的寬度為0.3-1 微米。
23.依據(jù)權(quán)利要求16的CMOS圖像傳感器,其特征在于,所述η型隔離環(huán)的厚度為2_4 微米。
全文摘要
一種CMOS圖像傳感器制造方法,包括提供p型襯底,所述p型襯底包括外圍區(qū)域和像素單元區(qū)域;在位于像素單元區(qū)域的襯底表面形成n型埋層;形成覆蓋所述襯底和n型膜層的p型外延層;在所述外圍區(qū)域和像素單元區(qū)域的邊界處形成環(huán)繞所述像素單元區(qū)域的n型隔離環(huán),并形成與所述n型隔離環(huán)電連接的導(dǎo)電插塞,所述導(dǎo)電插塞與高電位電連接;形成外圍區(qū)域電路和像素單元區(qū)域器件。相應(yīng)地,本發(fā)明還提供利用上述方法所形成的CMOS圖像傳感器。本發(fā)明所提供CMOS圖像傳感器及其制造方法可以有效隔離外圍電路中產(chǎn)生的噪聲,并且可以吸收像素單元區(qū)域的浮動(dòng)電子,從而提高CMOS圖像傳感器的成像質(zhì)量。
文檔編號(hào)H01L27/146GK102479793SQ20101056488
公開(kāi)日2012年5月30日 申請(qǐng)日期2010年11月29日 優(yōu)先權(quán)日2010年11月29日
發(fā)明者霍介光 申請(qǐng)人:格科微電子(上海)有限公司