專利名稱：減少金屬柵電極和接觸孔之間寄生電容的方法
技術領域：
本發(fā)明涉及半導體邏輯電路制造領域，特別涉及一種減少金屬柵電極和接觸孔之間寄生電容的方法。
背景技術：
目前，高介電常數(shù)絕緣材料和金屬柵電極將被用于制造邏輯電路器件。為了控制短溝道效應，更小尺寸器件要求進一步提高柵電極電容。這能夠通過不斷減薄柵氧化層的厚度而實現(xiàn)，但隨之而來的是柵電極漏電流的提升。當二氧化硅作為柵氧化層，厚度低于5.0納米時，漏電流就變得無法忍受了。解決上述問題的方法就是使用高介電常數(shù)絕緣材料取代二氧化硅，高介電常數(shù)絕緣材料可以為鉿硅酸鹽、鉿硅氧氮化合物、 鉿氧化物等，介電常數(shù)一般都大于15，采用這種材料能夠進一步提高柵電容，同時柵漏電流又能夠得到明顯的改善。對于相同的柵氧化層厚度，將高介電常數(shù)絕緣材料與金屬柵電極搭配，其柵電極漏電流將減少幾個指數(shù)量級，而且用金屬柵電極取代多晶硅柵電極解決了高介電常數(shù)絕緣材料與多晶硅之間不兼容的問題?，F(xiàn)有技術利用后柵極工藝制作金屬柵電極的方法包括以下步驟，下面結合圖Ia 至圖Ie進行說明。步驟11、如圖Ia所示，在半導體襯底100的有源區(qū)101上依次形成界面層102和多晶硅柵極103。其中，界面層102極薄，一般為氧化硅層，或者氮氧化硅層。步驟12、如圖Ib所示，在半導體襯底100的表面上，未形成有界面層102和多晶硅柵極103的位置沉積層間介質層(ILD) 104，所述層間介質層104沉積的高度與多晶硅柵極 103齊平。層間介質層的材料一般為氧化硅層。步驟13、如圖Ic所示，將多晶硅柵極103從掩埋的層間介質層104中去除形成溝槽。一般采用濕法(wet clean)去除，具體采用硝酸和雙氧水酸溶去除。步驟14、如圖Id所示，依次沉積具有高介電常數(shù)的柵氧化層和金屬柵電極的材料，沉積時該具有高介電常數(shù)的柵氧化層還會覆蓋層間介質層104的表面，金屬柵電極材料覆蓋具有高介電常數(shù)的柵氧化層表面，然后通過化學機械研磨(CMP)，對金屬柵電極材料和具有高介電常數(shù)的柵氧化層依次進行拋光，至顯露出層間介質層104，以形成具有高介電常數(shù)的柵氧化層105和金屬柵電極106。其中，作為金屬柵電極的材料可以為鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)中的任意兩種或者三種的組合。步驟15、如圖Ie所示，在金屬柵電極106的兩側有源區(qū)101的上方，對層間介質層 104進行刻蝕，形成接觸孔(CT) 107。填充金屬后的接觸孔用于與后段工藝中的金屬互連層進行電性互連。需要注意的是，從圖Ie可以看出，在接觸孔107與金屬柵電極106之間存在高介電常數(shù)的柵氧化層105和層間介質層104，而高介電常數(shù)的柵氧化層105由于其極高的介電常數(shù)大大增加了接觸孔107與金屬柵電極106之間的寄生電容。因此會導致所形成的半導體器件信號延遲或功耗增加的缺陷。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明解決的技術問題是如何降低接觸孔與金屬柵電極之間的寄生電容。為解決上述技術問題，本發(fā)明的技術方案具體是這樣實現(xiàn)的本發(fā)明公開了一種減少金屬柵電極和接觸孔之間寄生電容的方法，該方法包括在半導體襯底的有源區(qū)上依次形成界面層和替代柵極；在半導體襯底的表面上，未形成有界面層和替代柵極的位置沉積層間介質層；將替代柵極從掩埋的層間介質層中去除形成溝槽；沉積具有高介電常數(shù)的柵氧化層；所述具有高介電常數(shù)的柵氧化層覆蓋溝槽的底部、側壁和外部；形成附著于具有高介電常數(shù)的柵氧化層表面的溝槽內(nèi)部兩側的側壁層；沉積金屬柵電極材料，并對所述金屬柵電極材料和具有高介電常數(shù)的柵氧化層進行化學機械研磨，至顯露出層間介質層，形成金屬柵電極；刻蝕位于所述溝槽側壁的具有高介電常數(shù)的柵氧化層以及與其接觸的層間介質層，形成與有源區(qū)接觸的接觸孔。 所述側壁層為氮化硅層。該方法進一步包括在沉積具有高介電常數(shù)的柵氧化層之后，形成附著于溝槽兩側的側壁層之前，在具有高介電常數(shù)的柵氧化層表面沉積氧化硅層的步驟；在形成附著于溝槽兩側的側壁層之后，沉積金屬柵電極材料之前，對所述氧化硅層進行刻蝕，至顯露出具有高介電常數(shù)的柵氧化層的步驟。所述側壁層為氧化硅層。所述界面層為氧化硅層或者氮氧化硅層。所述替代柵極為多晶硅柵極。所述層間介質層為氧化硅層。由上述的技術方案可見，本發(fā)明關鍵的是預先在溝槽的內(nèi)部兩側制作側壁層，該側壁層將金屬柵電極和接觸孔間隔開一定距離，這樣就可以在刻蝕接觸孔時，將位于金屬柵電極兩側的高介電常數(shù)的柵氧化層一同去除，因此金屬柵電極和接觸孔之間由于不再存在高介電常數(shù)的柵氧化層，所以寄生電容大大減少，有效克服了所形成的半導體器件信號延遲或功耗增加的缺陷。


圖Ia至Ie為現(xiàn)有技術中利用后柵極工藝制作金屬柵電極的具體過程的結構示意圖。圖2為本發(fā)明優(yōu)選實施例為減少金屬柵電極和接觸孔之間寄生電容的方法流程圖。圖加至圖池為本發(fā)明與圖2方法相對應的具體結構示意圖。
具體實施方式
為使本發(fā)明的目的、技術方案、及優(yōu)點更加清楚明白，以下參照附圖并舉實施例， 對本發(fā)明進一步詳細說明。本發(fā)明利用示意圖進行了詳細描述，在詳述本發(fā)明實施例時，為了便于說明，表示結構的示意圖會不依一般比例作局部放大，不應以此作為對本發(fā)明的限定，此外，在實際的制作中，應包含長度、寬度及深度的三維空間尺寸。本發(fā)明優(yōu)選實施例為減少金屬柵電極和接觸孔之間寄生電容的方法流程圖如圖2 所示，下面結合圖加至圖進行詳細說明，其包括以下步驟步驟21、如圖加所示，在半導體襯底100的有源區(qū)101上依次形成界面層102和多晶硅柵極103。其中，界面層102極薄，一般為氧化硅層，或者氮氧化硅層。需要說明的是，因為最終形成的是金屬柵電極，多晶硅柵極103會被金屬柵電極替代，也就是說多晶硅柵極103最終是不存在的，所以作為多晶硅柵極的替代柵極的材料可以有多種，本發(fā)明實施例中替代柵極的材料為多晶硅。步驟22、如圖2b所示，在半導體襯底100的表面上，未形成有界面層102和多晶硅柵極103的位置沉積層間介質層(ILD) 104，所述層間介質層104沉積的高度與多晶硅柵極 103齊平。層間介質層的材料一般為氧化硅層。步驟23、如圖2c所示，將多晶硅柵極103從掩埋的層間介質層104中去除形成溝槽。一般采用濕法(wet clean)去除，具體采用硝酸和雙氧水酸溶去除。步驟M、如圖2d所示，依次沉積具有高介電常數(shù)的柵氧化層205、氧化硅層206和氮化硅層207，所述具有高介電常數(shù)的柵氧化層205覆蓋溝槽的底部、側壁和外部。其中，高介電常數(shù)絕緣材料可以為鉿硅酸鹽、鉿硅氧氮化合物、鉿氧化物等，介電常數(shù)一般都大于15，根據(jù)公知常識，由于其比由氧化硅構成的普通柵氧化層的介電常數(shù)高很多，所以稱之為具有高介電常數(shù)的柵氧化層。 步驟25、如圖iq所示，對所述氮化硅層207進行各向異性刻蝕，形成附著于氧化硅層表面的溝槽內(nèi)部兩側的氮化硅側壁層207’。形成氮化硅側壁層207’是本發(fā)明的關鍵步驟，該側壁層將金屬柵電極和后續(xù)形成的接觸孔間隔開一定距離。步驟沈、如圖2f所示，對所述氧化硅層206進行刻蝕，至顯露出具有高介電常數(shù)的柵氧化層。此時，氧化硅層206經(jīng)過刻蝕之后，未被覆蓋部分全部去除，保留位于溝槽側壁和底部的部分氧化硅層206’。該步驟的主要目的是為了后續(xù)將金屬柵電極和具有高介電常數(shù)的柵氧化層接觸。步驟27、如圖2g所示，沉積金屬柵電極材料，并對所述金屬柵電極材料和具有高介電常數(shù)的柵氧化層205進行化學機械研磨，至顯露出層間介質層104，形成金屬柵電極 208。其中，所沉積的金屬柵電極材料會填充滿整個溝槽，并覆蓋具有高介電常數(shù)的柵氧化層表面，經(jīng)過化學機械研磨之后，具有高介電常數(shù)的柵氧化層205同時被研磨，形成被研磨的具有高介電常數(shù)的柵氧化層205’，原來覆蓋溝槽外部的具有高介電常數(shù)的柵氧化層被研磨去除，保留溝槽側壁和底部的具有高介電常數(shù)的柵氧化層。作為金屬柵電極的材料可以為鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)中的任意兩種或者三種的組合。步驟觀、如圖池所示，刻蝕位于所述溝槽側壁的具有高介電常數(shù)的柵氧化層以及與其接觸的層間介質層，形成與有源區(qū)接觸的接觸孔209。填充金屬后的接觸孔用于與后段工藝中的金屬互連層進行電性互連。由于具有高介電常數(shù)的柵氧化層只在與金屬柵電極接觸的平面上起作用，而所述位于溝槽側壁的部分是沉積時不可避免地形成的，所以本發(fā)明的方法在該步驟形成接觸孔的過程中，恰好將溝槽側壁的具有高介電常數(shù)的柵氧化層去除，保留溝槽底部的與金屬柵電極接觸的具有高介電常數(shù)的柵氧化層205”，解決了接觸孔與金屬柵電極之間的寄生電容大的問題。而現(xiàn)有技術的工藝是不可能在該步驟中直接將溝槽側壁的具有高介電常數(shù)的柵氧化層去除的，這是因為現(xiàn)有技術中如圖Id所示，金屬柵電極與具有高介電常數(shù)的柵氧化層直接接觸，距離太近，刻蝕接觸孔時，只能刻蝕層間介質層。需要說明的是，在步驟M中，沉積氧化硅層206的目的是降低所沉積的氮化硅層 207的應力，根據(jù)公知常識，氮化硅層形成的應力比較大，會對其下面的材料層造成損傷， 所以本發(fā)明沉積氧化硅層206主要作為緩沖層，保護其他層不受損傷，而且在步驟觀中溝槽側壁的氧化硅層會在刻蝕接觸孔的過程中一同去除，只保留位于溝槽底部的氧化硅層 206”，該氧化硅層206”不起任何功能作用，也不會阻礙所形成的半導體器件的工作。為清楚描述本發(fā)明，在本發(fā)明的方法中省略了例如離子注入等多個工藝步驟，此為公知常識，不再贅述。根據(jù)上述描述，氧化硅層206的沉積并不是必要的，如果只將氮化硅層207作為側壁層也可實現(xiàn)本發(fā)明的目的，只是效果不是最佳，所以上述是本發(fā)明的優(yōu)選實施例。另外， 也可以只將氧化硅層作為側壁層，從而實現(xiàn)本發(fā)明的目的。綜上，本發(fā)明提供了一種減少金屬柵電極和接觸孔之間寄生電容的方法，該方法包括在半導體襯底的有源區(qū)上依次形成界面層和替代柵極；在半導體襯底的表面上，未形成有界面層和替代柵極的位置沉積層間介質層；將替代柵極從掩埋的層間介質層中去除形成溝槽；沉積具有高介電常數(shù)的柵氧化層；所述具有高介電常數(shù)的柵氧化層覆蓋溝槽的底部、側壁和外部；形成附著于具有高介電常數(shù)的柵氧化層表面的溝槽內(nèi)部兩側的側壁層；所述側壁層為氧化硅層或者氮化硅層；沉積金屬柵電極材料，并對所述金屬柵電極材料和具有高介電常數(shù)的柵氧化層進行化學機械研磨，至顯露出層間介質層，形成金屬柵電極；刻蝕位于所述溝槽側壁的具有高介電常數(shù)的柵氧化層以及與其接觸的層間介質層，形成與有源區(qū)接觸的接觸孔。需要說明的是，本發(fā)明的方法在溝槽內(nèi)部兩側形成側壁層，會占據(jù)一定的尺寸，如果溝槽寬度仍與現(xiàn)有技術相同，則會導致溝槽內(nèi)金屬柵電極的尺寸變小，所以如果要形成與現(xiàn)有技術相同尺寸的金屬柵電極，則將溝槽寬度刻蝕地寬一些即可。通過本發(fā)明的方法， 降低了金屬柵電極和接觸孔之間的寄生電容，有效克服了所形成的半導體器件信號延遲或功耗增加的缺陷。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明保護的范圍之內(nèi)。
權利要求
1.一種減少金屬柵電極和接觸孔之間寄生電容的方法，該方法包括在半導體襯底的有源區(qū)上依次形成界面層和替代柵極；在半導體襯底的表面上，未形成有界面層和替代柵極的位置沉積層間介質層；將替代柵極從掩埋的層間介質層中去除形成溝槽；沉積具有高介電常數(shù)的柵氧化層；所述具有高介電常數(shù)的柵氧化層覆蓋溝槽的底部、 側壁和外部；形成附著于具有高介電常數(shù)的柵氧化層表面的溝槽內(nèi)部兩側的側壁層；沉積金屬柵電極材料，并對所述金屬柵電極材料和具有高介電常數(shù)的柵氧化層進行化學機械研磨，至顯露出層間介質層，形成金屬柵電極；刻蝕位于所述溝槽側壁的具有高介電常數(shù)的柵氧化層以及與其接觸的層間介質層，形成與有源區(qū)接觸的接觸孔。
2.如權利要求1所述的方法，其特征在于，所述側壁層為氮化硅層。
3.如權利要求2所述的方法，其特征在于，該方法進一步包括在沉積具有高介電常數(shù)的柵氧化層之后，形成附著于溝槽兩側的側壁層之前，在具有高介電常數(shù)的柵氧化層表面沉積氧化硅層的步驟；在形成附著于溝槽兩側的側壁層之后，沉積金屬柵電極材料之前，對所述氧化硅層進行刻蝕，至顯露出具有高介電常數(shù)的柵氧化層的步驟。
4.如權利要求1所述的方法，其特征在于，所述側壁層為氧化硅層。
5.如權利要求1所述的方法，其特征在于，所述界面層為氧化硅層或者氮氧化硅層。
6.如權利要求1所述的方法，其特征在于，所述替代柵極為多晶硅柵極。
7.如權利要求1所述的方法，其特征在于，所述層間介質層為氧化硅層。
全文摘要
本發(fā)明提供了一種減少金屬柵電極和接觸孔之間寄生電容的方法，按照后柵極工藝將替代柵極去除形成溝槽后，預先在溝槽的內(nèi)部兩側制作側壁層，該側壁層將金屬柵電極和接觸孔間隔開一定距離，這樣就可以在刻蝕接觸孔時，將位于金屬柵電極兩側的高介電常數(shù)的柵氧化層一同去除，因此金屬柵電極和接觸孔之間由于不再存在高介電常數(shù)的柵氧化層，所以寄生電容大大減少，有效克服了所形成的半導體器件信號延遲或功耗增加的缺陷。
文檔編號H01L21/28GK102479746SQ20101056366
公開日2012年5月30日 申請日期2010年11月29日 優(yōu)先權日2010年11月29日
發(fā)明者劉金華 申請人:中芯國際集成電路制造(上海)有限公司