專利名稱：半導體結構以及半導體元件的形成方法
技術領域：
本發(fā)明涉及半導體元件，特別涉及基板接觸窗。
背景技術：
自集成電路(integrated circuit, IC)發(fā)明以來，由于各種電子組件(例如晶體管、二極管、電阻、電容等)的集成密度(integration density)不斷提高，半導體工業(yè)已經歷了連續(xù)的快速成長。在大多數的情況下，集成密度的提高是來自于最小特征尺寸 (minimum feature size) 一再地縮小，且最小特征尺寸的縮小可使更多的組件集成到一給定的面積中。在過去的幾十年中，也經歷了許多半導體封裝的轉變，且這些轉變影響了整個半導體工業(yè)。一般而言，導入表面粘著技術(surface-mount technology, SMT)與球格陣列 (ball grid array)封裝對于眾多種類的集成電路元件的高產量組裝而言是重要的手段， 于此同時還能允許印刷電路板(printed circuit board,PCB)上的接墊間距(pad pitch) 縮小。公知的集成電路封裝基本上是借由細金線互連，細金線位于芯片上的金屬接墊與由模制樹脂封裝(molded resin package)所延伸出的電極之間。在另一方面，有些球格陣列封裝是依靠焊料凸塊來電性連接芯片上的接點與封裝基板(例如硅轉接板、有機基板、 陶瓷基板或其相似物)上的接點，并依靠焊球來電性連接封裝基板上的接點與印刷電路板。同樣地，有些芯片級封裝(chip size packaging，CSP)的封裝體是依靠焊球來直接電性連接裸片上的接點與印刷電路板、另一芯片/晶片或其相似物。這些技術也可用來使多個芯片和/或晶片互相連接。組成這些互連的各種膜層通常具有不同的熱膨脹系數 (coefficients of thermal expansion，CTEs)。因此，在連接區(qū)可能會出現相當大的應力， 而應力經常會導致產生裂縫。

發(fā)明內容
為了解決現有技術中存在的上述問題，本發(fā)明一實施例提供一種半導體結構包括一第一基板、一第二基板以及一導電材料。第一基板具有形成于其上的電路。第二基板包括一第一接墊、一第一緩沖層以及一第一導體焊墊，其中第一緩沖層位于第一接墊上，且第一緩沖層的一開口暴露出至少部分的第一接墊，第一導體焊墊電性接觸第一接墊并具有一非平坦的表面，第一導體焊墊沿著開口的側壁而形成并延伸至至少部分的第一緩沖層上。導電材料插置于第一基板與第二基板之間，導電材料直接接觸第一導體焊墊。本發(fā)明一實施例提供一種半導體結構包括一第一基板以及一凸塊應力緩沖層。第一基板具有一第一側與一第二側，且第一側與第二側至少其中之一被形成為接受一連接至一集成電路芯片。凸塊應力緩沖層位于第一基板的第一側上，凸塊應力緩沖層包括一第一凸塊緩沖層，第一凸塊緩沖層位于一第一電接點上，且第一凸塊緩沖層具有一開口，開口位于至少部分的第一電接點上，第一凸塊應力緩沖層還包括多個第一凸塊導體焊墊，第一凸塊導體焊墊具有均勻的厚度并延伸至第一凸塊緩沖層的一頂面上。
本發(fā)明一實施例提供一種形成一半導體元件的方法，其包括提供一第一基板，第一基板具有一第一電接點與一第二電接點，第一電接點位于一第一側上，第二電接點位于一第二側上；形成一第一凸塊緩沖層于第一電接點上，第一凸塊緩沖層具有一第一開口，第一開口位于至少部分的第一電接點上；以及形成一第一凸塊導體焊墊，第一凸塊導體焊墊延伸至第一凸塊緩沖層的一頂面上，第一凸塊導體焊墊具有均勻的厚度。本發(fā)明的上述實施例可減少凸塊與芯片之間的界面區(qū)域中的應力。


圖1示出本發(fā)明一實施例的接點結構的剖面圖，該接點結構可被用來電性連接基板。圖2A與圖2B示出本發(fā)明另一實施例的接點結構的剖面圖，接點結構可被用來電性連接基板。圖3示出本發(fā)明又一實施例的一連接結構的剖面圖，該連接結構位于一芯片與一印刷電路板之間。主要附圖標記說明
100 ‘ 第—-基板；
102 ‘ 外部接點；
104 ‘、第—-鈍化層；
105 ‘A-A-—鈍化層；
106 ‘ 第—-導電接墊；
107 ‘ 凸塊下金屬層；
120 ‘A-A-—基板；
122 ‘ 凸塊應力緩沖層；
124 ‘ 芯片側；
126 ‘ 第—』球應力緩沖層；
128 ‘ 外側；
130 ‘ 凸塊接點；
132、1321、1322 凸塊緩沖.
134、1341、1342 凸塊導體:
140 ‘、第—-球接點；
142 ‘、第—-球緩沖層；
144 ‘、第—-球導體焊墊；
150 ‘、第三基板；
160 ‘A-A-— 、弟—球應力緩沖層；
162 ‘Λ-ΛΤ — 、弟—球接點；
164 ‘A-A-——球緩沖層；
1641,1642 球緩沖層；
166 ‘A-A-—球導體焊墊；
1661,1662 球導體焊墊；
170 導電凸塊；
172,372 導電球；
174,374 底膠；
300 晶片級芯片尺寸封裝的芯片；
302 印刷電路板；
330 晶片級芯片尺寸封裝的球接點；
332 晶片級芯片尺寸封裝的球緩沖層；
334 晶片級芯片尺寸封裝的球導體焊墊
D 寬度；
H 尚度。
具體實施例方式以下將詳細說明本發(fā)明的多個實施例的制作與使用方式。然而應注意的是，這些實施例提供許多可供應用的發(fā)明概念，其可在多種特定的環(huán)境中實施。文中所討論的特定實施例僅用以說明以特定的方式去制作與使用實施例，非用以限制本發(fā)明的范圍。在此描述的實施例關于凸塊下金屬(under-bump metallization, UBM)的使用， 該凸塊下金屬適用于半導體元件。如同以下即將討論的，實施例揭示利用基板上的凸塊下金屬結構來將一基板貼附至另一基板，其中各基板可為封裝基板、轉接板(interposer)、印刷電路板或其相似物。其他實施例的凸塊下金屬結構可被用來電性連接一或多個芯片與一基板，并可依序電性連接至另一基板。舉例來說，實施例也可應用在晶片級芯片尺寸封裝 (wafer level chip scale packaging,WLCSP)工藝中。在全部的圖示與說明實施例中，相似的標號將用以標示相似的元件。圖1示出本發(fā)明一實施例的三個相互連接的基板的部分剖面圖。一第一基板100可代表一或多個芯片，且前述芯片上具有電路。第一基板100可包括任何適合的基板，例如已摻雜或未摻雜的塊狀硅(bulk silicon)或是絕緣體上半導體 (semiconductor-on-insulator,SOI)基板的有源層，或是其相似物。第一基板100上所包括的電路可為任何類型的電路，且前述電路適于特定的應用。舉例來說，電路可包括各種N 型金屬氧化物半導體(N-type metal-oxide semiconductor, NM0S)和/或P型金屬氧化物半導體(P-type metal-oxide semiconductor, PM0S)元件(例如晶體管)、電容、電阻、二極管、光二極管、保險絲及其相似物，且前述元件可彼此互連以執(zhí)行一或多個功能。前述功能可包括存儲器結構(memory structure)、處理結構(processing structure)、感應器、增幅器(amplifier)、電力分配(power distribution)、輸入/輸出電路或其相似功能。本領域普通技術人員將可了解上述所提供的例子僅為了進一步解釋一些說明實施例的應用，并非用以限制本發(fā)明。其他的電路可恰當地用在一特定的應用上。第一基板100還包括多個外部接點102，用以提供外部電性連接至形成于其上的電路。圖案化一第一鈍化層104以提供一位于外部接點102上的開口以及保護下層不受到各種環(huán)境污染。當第一基板100的上介電層暴露于外界環(huán)境中時容易被氧化，因此第一鈍化層104形成在最上面的介電層上。之后，在第一鈍化層104上形成并圖案化多個第一導電接墊106，如此一來，可暴露出至少部分的外部接點102。在第一鈍化層104上形成一第二鈍化層105，第二鈍化層105例如為一聚酰亞胺層(polyimide layer)或者是由其他的高分子材料所構成。之后，在第二鈍化層105上形成并圖案化一凸塊下金屬層107以電性連接至外部接點102。凸塊下金屬層107可由任何適合的導電材料(例如銅、鎢、鋁、銀、前述的組合或是其相似物)所構成。本領域普通技術人員將可了解第一基板100可包括許多其他的特征。舉例來說，第一基板100可包括各種金屬化層/介電層、導孔(via)、接點、貫穿基板導孔(through-substrate via)、鈍化層、襯層(liner)、粘著/阻擋層、重分布層 (redistribution layer)和 / 或其相似物。任何適合的工藝都可被用來形成上述的結構，并且在此將不會再作更詳細的討論。本領域普通技術人員將可了解以上的描述提供了實施例的特征的一般說明，而且可提出許多其他的特征。舉例來說，可提出其他的電路、襯層、阻擋層、凸塊下金屬結構及其相似物。以上的描述在此僅用以討論實施例，并非用以將本發(fā)明或是任何權利要求限制在那些特定的實施例中。圖1也示出本發(fā)明一實施例的一第二基板120與一第三基板150。第二基板120例如可為有機基板、陶瓷基板、硅或玻璃轉接板、高密度互連(high-density interconnect), 及其相似物。在一實施例中，第三基板150為一印刷電路板，但可包括其他類型的基板。 在某些實施例中，第二基板120可包括電子組件，例如電容、電阻、信號分配電路(signal distribution circuitry)、和/或其相似的電子組件。這些電子組件可為有源、無源或是有源與無源組件的結合。第二基板120具有一凸塊應力緩沖層(bump stress buffer layer) 122與一第一球應力緩沖層(ball stress buffer layer) 126，其中凸塊應力緩沖層122沿著一芯片側 124配置，第一球應力緩沖層1 沿著一外側1 配置。在芯片側IM上，凸塊應力緩沖層 122包括多個凸塊接點130，其上具有一凸塊緩沖層(bump buffer layer) 132。圖案化凸塊緩沖層132以提供多個位于凸塊接點130上的開口，從而暴露出至少部分的凸塊接點130。 凸塊導體焊墊(bump conductor pad) 134形成于開口中并且與凸塊緩沖層132的至少部分上表面重疊。同樣地，在外側1 上，第一球應力緩沖層1 包括多個第一球接點140，其上具有一第一球緩沖層(ball buffer layer) 1420第二基板120可具有一或多個導孔(例如貫穿基板導孔，未示出)以電性連接各第一球接點140以及各凸塊接點130。圖案化第一球緩沖層142以在第一球接點140上形成開口，從而暴露出至少部分的第一球接點140。第一球導體焊墊(ball conductor pad) 144形成于(第一球緩沖層142的)開口中，并與第一球緩沖層142的上表面至少部分重疊。第三基板150具有一第二球應力緩沖層160，第二球應力緩沖層160包括一第二球接點162以及形成于第二球接點162上的一第二球緩沖層164。圖案化第二球緩沖層164 以于第二球接點162上形成開口，從而暴露出至少部分的第二球接點162。第二球導體焊墊166形成于(第二球緩沖層164的)開口中并與第二球緩沖層164的上表面至少部分重疊。凸塊緩沖層132、第一球緩沖層142以及第二球緩沖層164共同稱為緩沖層， 其可由介電材料所構成，介電材料例如為高分子材料、環(huán)氧樹脂(epoxy)、聚酰亞胺(polyimide)、防焊材料(solder resist)、光致刻蝕劑材料或其相似物，并可以任何適合的方法制得，例如噴涂法(spray coating)、滾輪涂布(roller coating)、印刷(printing)、 層壓(film lamination)或其相似的方法。在一實施例中，緩沖層的厚度約為1_30微米。 之后，以光刻技術圖案化緩沖層，其借由沉積一光致刻蝕劑材料、以定義有開口的圖案對該光致刻蝕劑材料進行曝光、以及使該光致刻蝕劑材料顯影以移除該光致刻蝕劑材料的多余的部分，或是以激光鉆孔的方式移除該光致刻蝕劑材料的多余的部分來達成。一旦形成該圖案化的光致刻蝕劑材料，就可以該圖案化光致刻蝕劑材料作為蝕刻掩模圖案化該緩沖層 (如圖1所示)。值得注意的是，緩沖層本身可由光致刻蝕劑材料所構成(例如感光高分子材料)，且當緩沖層本身是由光致刻蝕劑材料所構成時可省略蝕刻步驟，或者是緩沖層本身可以激光鉆孔的方式形成。如圖1中的插圖所示，在一實施路中，緩沖層的開口具有一寬度D以及一高度H，高寬比(H/D)的范圍約為0.1至1。在另一實施例中，寬度D約為高度H的二分之一。值得注意的是，在一實施例中，開口的側壁可以是傾斜的(slanted)，而且在本實施例中，寬度D可以是從開口的側壁的中點量測而得的。凸塊導體焊墊134、第一球導體焊墊144以及第二球導體焊墊166共同稱為導體焊墊，其可經由任何適當的方法而形成，包括物理氣相沉積(physical vapor deposition, PVD)、化學氣相沉積(chemical vapor deposition, CVD)、電化學沉積(electrochemical deposition, ECD)、分子束夕卜延(molecular beam epitaxy, MBE)、原子層沉禾只(atomic layer deposition, ALD)、電鍍以及其相似的制作方法。在一實施例中，導體焊墊是借由沉積一共形的(conformal)晶種層而形成的，該晶種層為一導電材料薄膜，其可有助于在后續(xù)的工藝中形成一較厚的膜層。晶種層可以是以化學氣相沉積技術或是物理氣相沉積技術沉積一薄導電層的方式形成，其中該薄導電層例如為鎳、金、銅、鈦、鉭(Ta)、氮化鈦(TiN)、 氮化鉭(TaN)、其他的惰性金屬(inert metal)、前述的組合、或其相似物的一薄層。之后，在晶種層上形成一圖案化掩模并進行圖案化，以定義出導體焊墊的橫向邊界(lateral boundary)。圖案化掩模例如可為一圖案化光致刻蝕劑掩模、硬掩模、前述的組合、或其相似物。在圖案化掩模形成在晶種層上之后，可進行一電鍍工藝以形成導體焊墊至希望的厚度。導體焊墊可為由一或多種材料所構成的單層、復合層、疊層、及其相似的結構，且前述材料例如為鉭、鈦、鎳、金、銅、鋁、鈀、其他惰性金屬或其相似物。舉例來說，在一實施例中，導體焊墊包括一厚度約為5微米的銅層以及一厚度約為3微米的上方鎳層。在一實施例中，導體焊墊是由一材料所構成，該材料例如為鎳、鈀、金、或其相似物，該材料可防止銅擴散至導電凸塊/球中或是減少銅的擴散至導電凸塊/球中的能力。在一實施例中，導體焊墊具有一非平坦的表面并具有一均勻的厚度，該厚度約小于10微米。一旦導體焊墊形成，可移除圖案化掩模及晶種層的剩下的部分。在多個實施例中，圖案化掩模層是由光致刻蝕劑材料所形成的，而光致刻蝕劑可例如被一化學溶液剝除，該化學溶液例如為乳酸乙酯(ethyl lactate)、苯甲醚(anisole)、乙酸甲酯丁酯(methyl butyl acetate)、乙酸戊酯(amyl acetate)、甲酚醛樹脂(cresol novolak resin)以及重氮光活性化合物(diazo photoactive compound，稱為SPR9)的混合物，或者光致刻蝕劑可被其他的剝除工藝剝除。 可進行一清潔工藝(例如浸濕于一磷酸與過氧化氫的化學溶液(稱為DPP)中，其具有2%的氫氟酸)或是另外的清潔工藝以移除晶種層的外露的部分以及任何來自于緩沖層表面的污染物。值得注意的是，上述工藝可使凸塊導體焊墊134、第一球導體焊墊144以及第二球導體焊墊166具有圓化的邊緣(rounded edge)。導電凸塊170電性連接于第一基板100與第二基板120之間，導電球172電性連接于第二基板120與第三基板150之間。在一實施例中，第二基板120提供一與第一基板 100相配的熱膨脹系數以減少因熱應力所導致的第一基板100與第二基板120之間的焊料連接故障的可能性(potential solder failure)，第二基板120例如為一硅轉接板。第二基板120用來轉接第一基板100上的縮小間距的較小接墊與第三基板150上的增大間距的較大接墊。為了有助于轉接工藝以及容許第一基板100與第三基板150具有不同的接腳配置(pin configuration)，第二基板120可包括一或多個重分布層，重分布層可位于芯片側 1 與外側1 其中的一或兩者上。導電凸塊170與導電球172可為無鉛凸塊(lead free bump)、共晶凸塊(eutectic bump)、銅柱(Cu post)、或其相似物，且導電凸塊170與導電球 172可包括同質的(homogeneous)材料特性。本領域人員應當可了解，可選擇性地(optional)在第一基板100與第二基板120 之間以及第二基板120與第三基板150之間形成一底膠(underfill) 174，以分別提供較為可靠的電性連接以及保護連接第一基板100與第二基板120以及連接第二基板120與第三基板150的焊料凸塊/球免于受到外界的污染。圖2A與圖2B分別示出本發(fā)明的其他實施例的凸塊連接與球連接。圖2A所介紹的實施例相似于圖1所介紹的實施例，除了圖2A所介紹的實施例具有二凸塊緩沖層(1321、 1322)以及二凸塊導體焊墊(1341,1342)以外，且凸塊緩沖層(1321,1322)以及凸塊導體焊墊(1341、1342)可分別使用相似于上述的凸塊緩沖層132與凸塊導體焊墊134的技術與材料并以相似的方式形成。同樣地，圖2B所介紹的實施例相似于圖1所介紹的實施例，除了圖2B所介紹的實施例具有二球緩沖層(1641、1642)與二球導體焊墊(1661、1662)以外，且球緩沖層(1641、 1642)與球導體焊墊(1661、1662)可分別使用相似于上述的球緩沖層164與球導體焊墊 166的技術與材料并以相似的方式形成。值得注意的是，圖2B的基板200代表圖1的第二基板120或第三基板150，故第二基板120和/或第三基板150可具有二球緩沖層164與二球導體焊墊166。值得注意的是，實施例(例如在此介紹的多個實施例)允許導電凸塊和/或導電球具有同質的材料特性。在其他元件所用的連接(connection)中，導電凸塊和/或導電球會被多種類型的材料所圍繞，例如防焊材料及底膠材料。然而，在此揭示的這些實施例中， 導電凸塊和/或導電球僅被單一類型的材料所圍繞，例如底膠材料。如此一來，單一材料特性會施加應力在導電凸塊和/或導電球上。也已經發(fā)現在導體焊墊與導電凸塊/球之間的熱應力小于(如同在其他系統(tǒng)中的)導電凸塊/球與防焊材料直接連接處的熱應力。圖3介紹本發(fā)明的另一實施例，其例如可被用于晶片級芯片尺寸封裝中。在本實施例中，一晶片級芯片尺寸封裝的芯片300經由導電球372直接連接至一印刷電路板302。 晶片級芯片尺寸封裝的芯片300已于其上形成一晶片級芯片尺寸封裝的球緩沖層332，其中晶片級芯片尺寸封裝的球緩沖層332已被圖案化以暴露出其下方的晶片級芯片尺寸封裝的球接點330。晶片級芯片尺寸封裝的球導體焊墊334形成于晶片級芯片尺寸封裝的球緩沖層332的開口中并延伸至晶片級芯片尺寸封裝的球緩沖層332的一表面上?？衫妙愃仆箟K接點130、凸塊緩沖層132與凸塊導體焊墊134的工藝與材料來分別形成晶片級芯片尺寸封裝的球接點330、晶片級芯片尺寸封裝的球緩沖層332與晶片級芯片尺寸封裝的球導體焊墊334。在晶片級芯片尺寸封裝工藝完成后，晶片級芯片尺寸封裝的芯片300可利用例如導電球372連接至印刷電路板302，其中導電球372可類似于上述的導電球172。一選擇性的底膠374也被表示出來，其中底膠374可相似于上述的底膠174。值得注意的是，在本實施例中，依照晶片級芯片尺寸封裝技術，晶片級芯片尺寸封裝的芯片300是本身具有導電球372于其上的芯片。因此，本實施例將上述的芯片上的導電凸塊/球接點結構(參考圖1-圖2B)應用在晶片級芯片尺寸封裝結構中并用在印刷電路板302上。雖然某些元件具有過去使用的導電凸塊/球結構(其相似于上述在芯片本身上的導電凸塊/球結構)，但本實施例除此之外還將導電凸塊/球結構應用在晶片級芯片尺寸封裝結構中。已經發(fā)現例如上述的這些實施例可減少導電凸塊/球、第二基板與第三基板之間的應力，并且使用例如在第二基板與第三基板上的結構也可減少第一基板本身中的應力， 第一基板本身例如為硅芯片。舉例來說，模擬結果指出，在一實施例中，芯片直接貼附至基板，且基板例如使用上述的導體焊墊，此實施例不僅可以減少凸塊與基板之間的應力，還可減少凸塊與硅芯片本身之間的應力。特別是，模擬比較了位于一(不具有上述的導體焊墊結構的)基板與一芯片之間的連接以及位于一(具有上述的導體焊墊結構的)基板與一芯片之間的連接，在凸塊與芯片之間的界面區(qū)域中的應力可減少至少32%。雖然本發(fā)明已以數個較佳實施例揭示如上，然而其并非用以限定本發(fā)明，任何所屬技術領域中普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可作任意的改變與潤飾， 因此本發(fā)明的保護范圍當視隨附的權利要求書所界定的范圍為準。
10
權利要求
1.一種半導體結構，包括一第一基板，具有形成于其上的電路；一第二基板，包括一第一接墊、一第一緩沖層以及一第一導體焊墊，其中該第一緩沖層位于該第一接墊上，且該第一緩沖層的一開口暴露出至少部分的該第一接墊，該第一導體焊墊電性接觸該第一接墊并具有一非平坦的表面，該第一導體焊墊沿著該開口的側壁而形成并延伸至至少部分的該第一緩沖層上；以及一導電材料，插置于該第一基板與該第二基板之間，該導電材料直接接觸該第一導體焊墊。
2.如權利要求1所述的半導體結構，其中該第一緩沖層包括高分子材料、環(huán)氧樹脂、聚酰亞胺、防焊材料或感光材料。
3.如權利要求1所述的半導體結構，還包括一第二緩沖層，插置于該第一緩沖層與該第一接墊之間；以及一第二導體焊墊，插置于該第一導體焊墊與該第一接墊之間，該第二導體焊墊延伸至該第二緩沖層的一頂面上。
4.一種半導體結構，包括一第一基板，具有一第一側與一第二側，且該第一側與該第二側至少其中之一用來接受至一集成電路芯片的連接；以及一凸塊應力緩沖層，位于該第一基板的該第一側上，該凸塊應力緩沖層包括一第一凸塊緩沖層，該第一凸塊緩沖層位于一第一電接點上，且該第一凸塊緩沖層具有一開口，該開口位于至少部分的該第一電接點上，該凸塊應力緩沖層還包括多個第一凸塊導體焊墊，所述多個第一凸塊導體焊墊具有均勻的厚度并延伸至該第一凸塊緩沖層的一頂面上。
5.如權利要求4所述的半導體結構，還包括一球應力緩沖層，位于該第一基板的該第二側上，該球應力緩沖層包括一球緩沖層，該球緩沖層位于一第二電接點上，該球緩沖層具有一開口，該開口位于至少部分的該第二電接點上，該球應力緩沖層還包括一球導體焊墊，該球導體焊墊具有均勻的厚度并延伸至該球緩沖層的一頂面上。
6.如權利要求4所述的半導體結構，還包括一第二基板，具有形成于其上的電路，該第二基板利用多個導電凸塊電性連接至該第一基板的所述多個第一凸塊導體焊墊。
7.如權利要求4所述的半導體結構，其中該第一凸塊緩沖層包括高分子材料、環(huán)氧樹脂、聚酰亞胺、防焊材料或感光材料。
8.如權利要求4所述的半導體結構，還包括一第二凸塊緩沖層，插置于該第一凸塊緩沖層與該第一電接點之間；以及一第二凸塊導體焊墊，插置于該第一凸塊導體焊墊與該第一電接點之間，該第二凸塊導體焊墊延伸至該第二凸塊緩沖層的一頂面上。
9.一種半導體元件的形成方法，該方法包括提供一第一基板，該第一基板具有一第一電接點與一第二電接點，該第一電接點位于一第一側上，該第二電接點位于一第二側上；形成一第一凸塊緩沖層于該第一電接點上，該第一凸塊緩沖層具有一第一開口，該第一開口位于至少部分的該第一電接點上；以及形成一第一凸塊導體焊墊，該第一凸塊導體焊墊延伸至該第一凸塊緩沖層的一頂面上，該第一凸塊導體焊墊具有均勻的厚度。
10.如權利要求9所述的半導體元件的形成方法，還包括形成一第二凸塊緩沖層于該第一凸塊導體焊墊上，該第二凸塊緩沖層具有一第二開口，該第二開口位于至少部分的該第一凸塊導體焊墊上；以及形成一第二凸塊導體焊墊，該第二凸塊導體焊墊延伸至該第二凸塊緩沖層的一頂面上并具有均勻的厚度。
全文摘要
本發(fā)明提供一種半導體結構以及半導體元件的形成方法，半導體結構包括一第一基板、一第二基板以及一導電材料。第一基板具有形成于其上的電路。第二基板包括一第一接墊、一第一緩沖層以及一第一導體焊墊，其中第一緩沖層位于第一接墊上，且第一緩沖層的一開口暴露出至少部分的第一接墊，第一導體焊墊電性接觸第一接墊并具有一非平坦的表面，第一導體焊墊沿著開口的側壁而形成并延伸至至少部分的第一緩沖層上。導電材料插置于第一基板與第二基板之間，導電材料直接接觸第一導體焊墊。本發(fā)明可減少凸塊與芯片之間的界面區(qū)域中的應力。
文檔編號H01L23/488GK102254872SQ201010546700
公開日2011年11月23日 申請日期2010年11月11日 優(yōu)先權日2010年5月20日
發(fā)明者余振華, 吳俊毅 申請人:臺灣積體電路制造股份有限公司