專利名稱：具有金屬柵極的半導(dǎo)體元件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有金屬柵極(metal gate)的半導(dǎo)體元件及其制作方法，尤指一種實(shí)施后柵極(gate last)工藝的具有金屬柵極的半導(dǎo)體元件及其制作方法。
背景技術(shù)：
隨著CMOS元件尺寸持續(xù)微縮，傳統(tǒng)方法中利用降低柵極介電層的厚度，例如降低二氧化硅層的厚度，以達(dá)到最佳化目的的方法，面臨到因電子的穿遂效應(yīng)(tunneling effect)而導(dǎo)致漏電流過大的物理限制。為了有效延展邏輯元件的世代演進(jìn)，高介電常數(shù) (high-K)材料因具有可有效降低物理極限厚度，并且在相同的等效氧化厚度(equivalent oxide thickness,以下簡稱為EOT)下，有效降低漏電流并實(shí)現(xiàn)等效電容以控制溝道開關(guān)等優(yōu)點(diǎn)，而被用以取代傳統(tǒng)二氧化硅層或氮氧化硅層作為柵極介電層。而傳統(tǒng)的多晶硅柵極則因硼穿透(boron penetration)效應(yīng)，導(dǎo)致元件效能降低等問題；且多晶硅柵極也遭遇難以避免的耗層效應(yīng)(cbpletion effect)，使得等效的柵極介電層厚度增加、柵極電容值下降，進(jìn)而導(dǎo)致元件驅(qū)動能力的衰退等困境。故目前便有新的柵極材料被研制生產(chǎn)，其利用雙功能函數(shù)(double work function)金屬來取代傳統(tǒng)的多晶硅柵極，用以作為匹配high-K柵極介電層的控制電極。雙功能函數(shù)金屬柵極與NMOS元件搭配，則與PMOS元件搭配，因此使得相關(guān)元件的整合技術(shù)以及工藝控制更加復(fù)雜，且各材料的厚度與成分控制要求亦更加嚴(yán)苛。雙功函數(shù)金屬柵極的制作方法可概分為前柵極(gate first)工藝及后柵極(gate last)工藝兩大類，其中前柵極工藝會在形成金屬柵極后始進(jìn)行源極/漏極超淺結(jié)面活化回火以及形成金屬硅化物等高熱預(yù)算工藝，因此使得材料的選擇與調(diào)整面臨較多的挑戰(zhàn)。為避免上述高熱預(yù)算環(huán)境并獲得較寬的材料選擇，業(yè)界提出以后柵極工藝取代前柵極工藝的方法。而已知的后柵極工藝中，是先形成虛置柵極(dummy gate)或取代柵極 (replacement gate)，并在完成一般MOS晶體管的制作后，將虛置/取代柵極移除而形成柵極凹槽(gate trench)，再依電性需求于柵極凹槽內(nèi)填入不同的金屬。由此可知，后柵極工藝雖可避免源極/漏極超淺結(jié)面活化回火以及形成金屬硅化物等高熱預(yù)算工藝，而具有較寬廣的材料選擇，但仍面臨復(fù)雜工藝的整合性等可靠度要求。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是在于提供一種實(shí)施后柵極工藝的具有金屬柵極的半導(dǎo)體元件制作方法。根據(jù)本發(fā)明所提供的權(quán)利要求，提供一種具有金屬柵極的半導(dǎo)體元件的制作方法，該方法首先提供基底，該基底上形成有至少一半導(dǎo)體元件與覆蓋該半導(dǎo)體元件的接觸洞蝕刻停止層(contact etch stop layer，以下簡稱為CESL)與介電層，且該半導(dǎo)體元件至少包含一虛置柵極。隨后進(jìn)行虛置柵極移除步驟，以于該半導(dǎo)體元件內(nèi)形成至少一開口。 該虛置柵極移除步驟同時(shí)移除部分該CESL，使該CESL的頂部低于該半導(dǎo)體元件與該介電
5層而形成多個凹槽。而在形成該開口與這些凹槽之后，進(jìn)行凹槽移除步驟，以于該基底上形成約略平坦的介電層表面。根據(jù)本發(fā)明所提供的權(quán)利要求，另提供一種具有金屬柵極的半導(dǎo)體元件的制作方法，該方法首先提供基底，該基底上形成有至少一第一晶體管、第二晶體管、覆蓋該第一晶體管與該第二晶體管的CESL與介電層。接下來進(jìn)行第一虛置柵極移除步驟，以于該第一晶體管內(nèi)形成第一開口。該第一虛置柵極移除步驟同時(shí)移除部分該CESL，使該CESL的頂部低于該第一晶體管與該介電層，而形成多個第一凹槽。在形成該第一開口與這些第一凹槽之后，進(jìn)行第一蝕刻工藝，移除部分該介電層，使該介電層表面與這些第一凹槽底部共平面， 隨后于該第一開口內(nèi)形成第一金屬層。接下來進(jìn)行第二虛置柵極移除步驟，以于該第二晶體管內(nèi)形成第二開口，隨后于該第二開口內(nèi)形成第二金屬層。根據(jù)本發(fā)明所提供的權(quán)利要求，還提供一種具有金屬柵極的半導(dǎo)體元件的制作方法，該方法首先提供基底，該基底上形成有至少一第一晶體管、第二晶體管、覆蓋該第一晶體管與該第二晶體管的CESL與介電層。隨后，進(jìn)行第一虛置柵極移除步驟，以于該第一晶體管內(nèi)形成第一開口，該第一虛置柵極移除步驟同時(shí)移除部分該CESL。在形成該第一開口之后，于該第一開口內(nèi)形成第一金屬層。接下來進(jìn)行第二虛置柵極移除步驟，以于該第二晶體管內(nèi)形成第二開口，該第二虛置柵極移除步驟同時(shí)移除部分該CESL。在形成該第二開口之后，在該第二開口內(nèi)形成第二金屬層，隨后于該基底上形成填充金屬層，且該填充金屬層至少填滿該第二開口。形成該填充金屬層之后，依序進(jìn)行金屬化學(xué)機(jī)械拋光步驟，以移除部分該填充金屬層，以及進(jìn)行非選擇性金屬化學(xué)機(jī)械拋光步驟，使該CESL、該介電層與該填充金屬層共平面。根據(jù)本發(fā)明所提供的權(quán)利要求，還提供一種具有金屬柵極的半導(dǎo)體元件，該半導(dǎo)體元件包含有基底、形成于該基底上的金屬柵極、形成于該金屬柵極側(cè)壁的間隙壁、覆蓋該間隙壁的CESL與介電層，該CESL的頂部低于該間隙壁頂部與該介電層而形成有至少一凹槽。該半導(dǎo)體元件還包含至少一填滿該凹槽的金屬層。根據(jù)本發(fā)明所提供的具有金屬柵極的半導(dǎo)體元件的制作方法，形成在CESL內(nèi)的凹槽可通過凹槽移除步驟，例如進(jìn)行于形成金屬層之前的蝕刻工藝或進(jìn)行于形成金屬層之后的二階段平坦化工藝等被移除，因此可避免形成于凹槽內(nèi)的金屬層在后續(xù)工藝中影響半導(dǎo)體元件的電性表現(xiàn)等問題。


圖1至圖4為本發(fā)明所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的第一優(yōu)選實(shí)施例的示意圖；圖5至圖7為本發(fā)明所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的第二優(yōu)選實(shí)施例的示意圖；圖8至圖12為本發(fā)明所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的第三優(yōu)選實(shí)施例的示意圖；圖13為本第三優(yōu)選實(shí)施例的變化型的示意圖；圖14至圖17為本發(fā)明所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的第四優(yōu)選實(shí)施例的示意圖；以及
6
圖18為本第四優(yōu)選實(shí)施例的變化型的示意圖。附圖標(biāo)記說明100、200、300、400基底102、202、302、402淺溝隔離104、204、304、404柵極介電層306、406虛置柵極110、210、310、410第一有源區(qū)域112、212、312、412第二有源區(qū)域120、220、320、420第一導(dǎo)電型晶體管122、222、322、422第二導(dǎo)電型晶體管130、230、330、430第一輕摻雜漏極132、232、332、432第二輕摻雜漏極134、234、334、434間隙壁136,336a,336b間隙壁凸出部分338a、338b、438a、438b圖案化硬掩模140、240、340、440第一源極 / 漏極142、242、342、442第二源極 / 漏極144、244、344、444金屬硅化物150,250,350,450接觸洞蝕刻停止層152,252,352,452層間介電層154、254、354a、354b、454a、454b凹槽156,356a,356b,456a,456b虛置柵極移除步驟158,358a,358b稀釋氟化氫蝕刻工藝258a、458a金屬化學(xué)機(jī)械拋光工藝258b、458b非選擇性化學(xué)機(jī)械拋光工藝160、260、360、460第一開口162、262、362、462第二開口170、270、370、470第一金屬層172、272、372、472第二金屬層174、274、374、474填充金屬層180,280,380,480第一金屬柵極182,282,382,482第二金屬柵極
具體實(shí)施例方式請參閱圖1至圖4，圖1至圖4為本發(fā)明所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的第一優(yōu)選實(shí)施例的示意圖。如圖1所示，首先提供基底100，如硅基底、含硅基底或硅覆絕緣(silicon-on-insulator，SOI)基底等，基底100表面定義有第一有源區(qū)域 110與第二有源區(qū)域112，且基底100內(nèi)形成有多個用以電性隔離第一有源區(qū)域110與第二有源區(qū)域112的淺溝絕緣(shallow trench isolation,以下簡稱為STI) 102。接下來于第一有源區(qū)域Iio與第二有源區(qū)域112內(nèi)的基底100上分別形成第一導(dǎo)電型晶體管120與第二導(dǎo)電型晶體管122。在本優(yōu)選實(shí)施例中，第一導(dǎo)電型晶體管120為P型晶體管；而第二導(dǎo)電型晶體管122則為N型晶體管，但本領(lǐng)域的一般技術(shù)人員應(yīng)知反之亦可。由此可知本優(yōu)選實(shí)施例所提供的半導(dǎo)體元件為互補(bǔ)式金屬氧化物半導(dǎo)體(complementary metal-oxide semiconductor, CMOS)晶體管元件。如圖1所示，第一導(dǎo)電型晶體管120與第二導(dǎo)電型晶體管122各包含柵極介電層 104、虛置柵極(圖未示)如多晶硅層、與圖案化硬掩模(圖未示)。在本優(yōu)選實(shí)施例中，柵極介電層104可為傳統(tǒng)的二氧化硅層，亦可為高介電常數(shù)(high-K)柵極介電層，而此high-K 柵極介電層選自氮化硅(SiN)、氮氧化硅(SiON)以及金屬氧化物所組成的群組，其中金屬氧化物則包含氧化鉿(hafnium oxide，HfO)、硅酸鉿氧化合物(hafnium silicon oxide, HfSiO)、硅酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide, A10)、氧化鑭(lanthanum oxide, LaO)、招酸鑭(lanthanum aluminum oxide, LaAlO)、氧化鉭(tantalum oxide, TaO)、氧化鋯(zirconium oxide, ZrO)、硅酸鋯氧化合物 (zirconium silicon oxide, ZrSiO)、或錯酸給(hafnium zirconium oxide, HfZrO)等。請繼續(xù)參閱圖1。第一導(dǎo)電型晶體管120與第二導(dǎo)電型晶體管122分別包含第一輕摻雜漏極(light doped drain,以下簡稱為LDD) 130與第二 LDD132、間隙壁134、與第一源極/漏極140與第二源極/漏極142。間隙壁134可為包含氧化硅(SiO)或高溫氧化硅層(high temperature oxide, HT0)等介電材料的單層結(jié)構(gòu)或氧化硅-氮化硅-氧化硅 (oxide-nitride-oxide,0N0)復(fù)合膜層結(jié)構(gòu)。另外，在本優(yōu)選實(shí)施例中，亦可利用選擇性外延生長(selective epitaxial growth,以下簡稱為SEG)方法來制作第一源極/漏極140 與第二源極/漏極142。例如，當(dāng)?shù)谝粚?dǎo)電型晶體管120為P型晶體管，而第二導(dǎo)電型晶體管122為N型晶體管時(shí)，可利用包含有鍺化硅(SiGe)的外延層以及包含有碳化硅(SiC)的外延層分別制作第一源極/漏極140與第二源極/漏極142，以利用外延層與溝道硅之間的應(yīng)力作用進(jìn)一步改善電性表現(xiàn)。此外，第一源極/漏極140與第二源極/漏極142表面分別包含有金屬硅化物144。而在形成第一導(dǎo)電型晶體管120與第二導(dǎo)電型晶體管122之后，于基底100上依序形成覆蓋第一導(dǎo)電型晶體管120與第二導(dǎo)電型晶體管122的接觸洞蝕刻停止層(CESL) 150與層間介電(inter-layer dielectric,以下簡稱為ILD)層152。請繼續(xù)參閱圖1。接下來可利用已知平坦化工藝，如CMP工藝，用以平坦化ILD層 152與CESL 150，直至暴露出虛置柵極。在平坦化工藝后，則利用虛置柵極移除步驟156 同時(shí)移除第一導(dǎo)電型晶體管120與第二導(dǎo)電型晶體管122的虛置柵極，而于第一導(dǎo)電型晶體管120與第二導(dǎo)電型晶體管122內(nèi)分別形成第一開口(opening) 160與第二開口 162，且柵極介電層104暴露于第一開口 160與第二開口 162的底部。另外值得注意的是，虛置柵極移除步驟156在移除虛置柵極時(shí)，同時(shí)移除部分CESL 150，使CESL 150的頂部低于第一導(dǎo)電型晶體管120與第二導(dǎo)電型晶體管122的間隙壁134與ILD層152，而形成多個凹槽 (recess) 154，凹槽巧4具有深度，且該深度的范圍介于50 150埃(angstrom)。請參閱圖2。接下來，進(jìn)行凹槽移除步驟，優(yōu)選為稀釋氟化氫(dilute HF,DHF)蝕刻工藝158，例如包含DHF的濕蝕刻(wet etching)或干蝕刻(dryetching)工藝。凹槽移除步驟158用以移除部分ILD層152，使ILD層152與CESL 150、以及凹槽154的底部共平面。因此在凹槽移除步驟158之后，凹槽巧4如圖2所示被移除，且形成約略平坦的ILD層152表面，以及凸出于ILD層152表面的間隙壁凸出部分136。請參閱圖3。在進(jìn)行凹槽移除步驟158之后，于第一開口 160與第二開口 162內(nèi)分別形成阻障層(barrier layer)(圖未示)，用以避免high_K柵極介電層104與后續(xù)形成的金屬層產(chǎn)生反應(yīng)或擴(kuò)散效應(yīng)。并在形成阻障層之后分別于第一開口 160與第二開口 162內(nèi)形成第一金屬層170與第二金屬層172。第一金屬層170可為滿足P型晶體管所需功函數(shù)要求的金屬，如氮化鈦(titanium nitride,TiN)或碳化鉭(tantalum carbide,TaC)等；而第二金屬層172則可為滿足N型晶體管所需功函數(shù)要求的金屬，例如選自鋁化鈦(TiAl)、鋁化鋯(ZrAl)、鋁化鎢(WAl)、鋁化鉭(TaAl)或鋁化鉿(HfAl)所組成的群組。在形成第一金屬層170與第二金屬層172之后，于基底100上形成填滿第一開口 160與第二開口 162的填充金屬(filling metal)層174，填充金屬層174為填洞能力優(yōu)秀的金屬，例如鋁、鎢、銅等金屬，且優(yōu)選為鋁，但不限于此。值得注意的是，第一金屬層170與第二金屬層172可以是單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)， 其形成方法具有多種方式；其形成順序亦有多種組合。舉例來說，可在于第一開口 160與第二開口 162內(nèi)皆形成第一金屬層170之后，先移除第二有源區(qū)域112內(nèi)的第一金屬層170， 再于基底100上形成第二金屬層172，隨后移除第一有源區(qū)域110內(nèi)的第二金屬層172。或者可在于第一開口 160與第二開口 162內(nèi)皆形成第一金屬層170之后，再于第二開口 162 內(nèi)形成第二金屬層172，隨后移除第一有源區(qū)域110內(nèi)的第二金屬層172。此外亦可在移除第一有源區(qū)域110內(nèi)的第二金屬層172后再利用熱處理(anneal)調(diào)整(timing)第二開口 162內(nèi)的金屬組合，使第二開口 162內(nèi)最終的金屬復(fù)合層進(jìn)一步滿足N型晶體管所需功函數(shù)要求。又或者，可在基底100上全面性地形成第二金屬層172，隨后利用離子摻雜，將第一有源區(qū)域110內(nèi)的第二金屬層172轉(zhuǎn)變(convert)成為滿足P型晶體管所需功函數(shù)要求的第一金屬層170。上述形成第一金屬層170與第二金屬層172的方法僅為例示，本領(lǐng)域一般技術(shù)人員應(yīng)知這些方法可根據(jù)產(chǎn)品與工藝需求實(shí)施，且不限于此，故于此不再贅述。此外， 本優(yōu)選實(shí)施例也可整合high-K last的工藝，亦即在進(jìn)行凹槽移除步驟158之后，旋即形成 high-K的柵極介電層(圖未示)，然后再填入各種所需的柵極金屬層。請參閱圖4。接下來進(jìn)行平坦化工藝，例如化學(xué)機(jī)械拋光(chemical-mechanical polishing, CMP)工藝，用以移除多余的填充金屬層174、第一金屬層170與第二金屬層172。 值得注意的是，由于CMP工藝對于平面上的凸起物較為敏感，因此在進(jìn)行CMP工藝移除上述金屬層的同時(shí)，會將凸出于ILD層152表面的間隙壁凸出部分136 —并移除。故在CMP工藝后，可獲得第一導(dǎo)電型晶體管120的第一金屬柵極180與第二導(dǎo)電型晶體管122的第二金屬柵極182。如圖4所示，第一金屬柵極180與第二金屬柵極182的頂部與ILD層152以及CESL 150共平面。根據(jù)本發(fā)明所提供的第一優(yōu)選實(shí)施例，在同時(shí)移除第一導(dǎo)電型晶體管120與第二導(dǎo)電型晶體管122的虛置柵極且形成凹槽巧4后，還利用DHF蝕刻工藝158移除部分ILD 層152，使ILD層152與凹槽154的底部共平面。換句話說，本優(yōu)選實(shí)施例是利用DHF蝕刻工藝158消除凹槽154的存在，而在ILD層152上形成了間隙壁凸出部分136。因此，在后續(xù)完成各金屬層170/172/174的制作并利用CMP工藝平坦化基底100表面時(shí)，可利用CMP 工藝對于基底100上的凸出部分較為敏感此特點(diǎn)，一次性地成功移除間隙壁凸出部分136， 使基底100上除第一金屬柵極180與第二金屬柵極182之外沒有殘余的金屬存在。
9
接下來請參閱圖5至圖7，圖5至圖7為本發(fā)明所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的第二優(yōu)選實(shí)施例的示意圖。首先值得注意的是，本第二優(yōu)選實(shí)施例中各元件所包含的材料選擇同于第一優(yōu)選實(shí)施例，因此本領(lǐng)域一般技術(shù)人員可參酌第一優(yōu)選實(shí)施例而得知，故這些材料不再于第二優(yōu)選實(shí)施例中贅述。如圖5所示，本優(yōu)選實(shí)施例首先提供基底200，基底200表面定義有第一有源區(qū)域210與第二有源區(qū)域212，且基底200內(nèi)形成有多個用以電性隔離第一有源區(qū)域210與第二有源區(qū)域212的STI 202。接下來于第一有源區(qū)域210與第二有源區(qū)域212內(nèi)的基底200上分別形成第一導(dǎo)電型晶體管220與第二導(dǎo)電型晶體管222。在本優(yōu)選實(shí)施例中，第一導(dǎo)電型晶體管220為P型晶體管；而第二導(dǎo)電型晶體管222則為N型晶體管，但本領(lǐng)域一般技術(shù)人員應(yīng)知反之亦可。由此可知本優(yōu)選實(shí)施例所提供的半導(dǎo)體元件亦為CMOS元件。如圖5所示，第一導(dǎo)電型晶體管220與第二導(dǎo)電型晶體管222各包含柵極介電層 204、虛置柵極(圖未示)如多晶硅層、與圖案化硬掩模(圖未示)。此外，第一導(dǎo)電型晶體管220與第二導(dǎo)電型晶體管222分別包含第一 LDD230與第二 LDD 232、間隙壁234、與第一源極/漏極240與第二源極/漏極M2。如前所述，在本優(yōu)選實(shí)施例中，亦可利用SEG方法來制作第一源極/漏極240與第二源極/漏極M2。此外，第一源極/漏極240與第二源極 /漏極242表面分別包含有金屬硅化物M4。而在形成第一導(dǎo)電型晶體管220與第二導(dǎo)電型晶體管222之后，于基底200上依序形成覆蓋第一導(dǎo)電型晶體管220與第二導(dǎo)電型晶體管 222 的 CESL 250 與 ILD 層 252。請繼續(xù)參閱圖5。接下來可利用已知平坦化工藝，如CMP工藝，用以平坦化ILD層 252與CESL 250，直至暴露出虛置柵極。在平坦化工藝后，則利用虛置柵極移除步驟同時(shí)移除第一導(dǎo)電型晶體管220與第二導(dǎo)電型晶體管222的虛置柵極，而于第一導(dǎo)電型晶體管220 與第二導(dǎo)電型晶體管222內(nèi)分別形成第一開口 260與第二開口沈2，且柵極介電層204暴露于第一開口 260與第二開口 262的底部。另外值得注意的是，虛置柵極移除步驟在移除虛置柵極時(shí)，同時(shí)移除部分CESL 250，使CESL 250的頂部低于第一導(dǎo)電型晶體管220與第二導(dǎo)電型晶體管222的間隙壁234與ILD層252而形成多個凹槽254，凹槽2M具有深度，且該深度的范圍介于50 150埃。請仍然參閱圖5。接下來，在第一開口 260與第二開口沈2內(nèi)分別形成阻障層(圖未示)，并在形成阻障層之后分別于第一開口 260與第二開口沈2內(nèi)形成第一金屬層270 與第二金屬層272。第一金屬層270可為滿足P型晶體管所需功函數(shù)要求的金屬；而第二金屬層272則可為滿足N型晶體管所需功函數(shù)要求的金屬。而在形成第一金屬層270與第二金屬層272后，于基底200上形成填滿第一開口 260與第二開口沈2的填充金屬層274。 值得注意的是，第一金屬層270、第二金屬層272與填充金屬層274如圖5所示填入了凹槽 2M之內(nèi)。如前所述，第一金屬層270與第二金屬層272可以是單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)，其形成方法具有多種方式；其形成順序亦有多種組合，且第一金屬層270與第二金屬層272的制作方法以及可選擇性整合high-Klast的工藝亦可參考第一優(yōu)選實(shí)施例的說明，故于此亦不再贅述。請參閱圖6。在完成第一金屬層270、第二金屬層272與填充金屬層274之后，進(jìn)行凹槽移除步驟。在本優(yōu)選實(shí)施例中，凹槽移除步驟可包含兩部分，首先是進(jìn)行金屬化學(xué)機(jī)械拋光(metal-chemical mechanical polish，metal-CMP)步驟 258a，用以移除多余的填
10充金屬層274、第一金屬層270與第二金屬層272。值得注意的是，金屬CMP步驟258a停止于ILD層252的表面，而獲得第一導(dǎo)電型晶體管220的第一金屬柵極280與第二導(dǎo)電型晶體管222的第二金屬柵極觀2，且第一金屬柵極280與第二金屬柵極282與ILD層252共平面。至此，本優(yōu)選實(shí)施例還提供一種具有金屬柵極的半導(dǎo)體元件，其包含有基底200、 形成于基底200上的金屬柵極觀0/觀2、形成于金屬柵極280/282側(cè)壁上的間隙壁234、與覆蓋間隙壁234的CESL 250與ILD層252。值得注意的是，CESL 250的頂部低于間隙壁 234與ILD層252而形成有凹槽254，凹槽254內(nèi)則填滿金屬層270、272、或274。如前所述， 金屬柵極280/282包含設(shè)置于基底200上的柵極介電層204、設(shè)置于柵極介電層204上的功函數(shù)(work function)金屬層270或272、與設(shè)置于功函數(shù)金數(shù)層270或272上的填充金屬層274。如前所述，第一金屬柵極觀0的第一金屬層272包含P型晶體管所需功函數(shù)要求的金屬，故作為第一金屬柵極觀0的功函數(shù)金屬層；而第二金屬柵極觀2的第二金屬層272 包含N型晶體管所需功函數(shù)要求的金屬，故作為第二金屬柵極觀2的功函數(shù)金屬層。凹槽 254具有深度，且該深度的范圍介于50 150埃。請參閱圖7。接下來進(jìn)行凹槽移除步驟的第二部分，即進(jìn)行非選擇性 (non-selectivity)化學(xué)機(jī)械拋光步驟258b。與金屬CMP步驟258a不同的是，非選擇性 CMP步驟258b為不具選擇性的平坦化方法，因此非選擇性CMP步驟258b用以同時(shí)移除ILD 層252、凹槽254內(nèi)的金屬層270、272、274，故可完全移除凹槽邪4及其內(nèi)的金屬。如圖7 所示，在非選擇性CMP步驟258b之后，ILD層252、CESL 250、間隙壁234、第一金屬層270、 第二金屬層272與填充金屬層274皆共平面，且與原本凹槽254的底部共平面。根據(jù)本發(fā)明所提供的第二優(yōu)選實(shí)施例，在形成第一金屬層270、第二金屬層272與填充金屬層274之后，利用凹槽移除步驟移除凹槽2M及其內(nèi)的金屬層。首先，利用金屬 CMP步驟258a移除多余的填充金屬層274、第一金屬層270與第二金屬層272 ；再利用非選擇性CMP步驟258b移除ILD層252與凹槽254內(nèi)的金屬層270、272、274。通過此兩步驟 CMP工藝，可成功地移除凹槽2M與其內(nèi)的金屬層，使基底200上除第一金屬柵極280與第二金屬柵極282之外沒有殘余的金屬存在。請參閱圖8至圖12，圖8至圖12為本發(fā)明所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的第三優(yōu)選實(shí)施例的示意圖。首先值得注意的是，本第三優(yōu)選實(shí)施例中各元件所包含的材料選擇同于前述優(yōu)選實(shí)施例，因此本領(lǐng)域一般技術(shù)人員可參酌前述優(yōu)選實(shí)施例而得知，故這些材料不再于第三優(yōu)選實(shí)施例中贅述。如圖8所示，本優(yōu)選實(shí)施例首先提供基底 300，其表面定義有第一有源區(qū)域310與第二有源區(qū)域312，且基底300內(nèi)形成有多個用以電性隔離第一有源區(qū)域310與第二有源區(qū)域312的STI 302。接下來于第一有源區(qū)域310 與第二有源區(qū)域312內(nèi)的基底300上分別形成第一導(dǎo)電型晶體管320與第二導(dǎo)電型晶體管 322。在本優(yōu)選實(shí)施例中，第一導(dǎo)電型晶體管320為P型晶體管；而第二導(dǎo)電型晶體管322 則為N型晶體管，但本領(lǐng)域一般技術(shù)人員應(yīng)知反之亦可。如圖8所示，第一導(dǎo)電型晶體管320與第二導(dǎo)電型晶體管322各包含柵極介電層 304、與虛置柵極306如多晶硅層、與圖案化硬掩模(圖未示)。此外，第一導(dǎo)電型晶體管320 與第二導(dǎo)電型晶體管322分別包含第一 LDD 330與第二 LDD 332、間隙壁334、與第一源極 /漏極340與第二源極/漏極342。如前所述，在本優(yōu)選實(shí)施例中，亦可利用SEG方法來制作第一源極/漏極340與第二源極/漏極342。此外，第一源極/漏極340與第二源極/漏極342表面分別包含有金屬硅化物344。而在形成第一導(dǎo)電型晶體管320與第二導(dǎo)電型晶體管322之后，于基底300上依序形成覆蓋第一導(dǎo)電型晶體管320與第二導(dǎo)電型晶體管322 的 CESL 350 與 ILD 層；352。請繼續(xù)參閱圖8。接下來可利用已知平坦化工藝，如CMP工藝，用以平坦化ILD層 352與CESL 350，直至暴露出第一導(dǎo)電型晶體管320與第二導(dǎo)電型晶體管322的虛置柵極 306。隨后于第二有源區(qū)域312內(nèi)形成圖案化硬掩模338a，用以保護(hù)第二有源區(qū)域312內(nèi)的虛置柵極306。待形成圖案化硬掩模338a后，進(jìn)行第一虛置柵極移除步驟356a移除第一導(dǎo)電型晶體管320的虛置柵極306，而于第一導(dǎo)電型晶體管320內(nèi)形成第一開口 360，且柵極介電層304暴露于第一開口 360的底部。另外值得注意的是，第一虛置柵極移除步驟356a 在移除虛置柵極306時(shí)，同時(shí)移除部分CESL 350，使CESL 350的頂部低于第一導(dǎo)電型晶體管320的間隙壁334與ILD層352而形成多個凹槽35 ，凹槽35 具有深度，且該深度的范圍介于50 150埃。請參閱圖9。接下來進(jìn)行第一蝕刻工藝，優(yōu)選為DHF蝕刻工藝358a，例如包含DHF 的濕蝕刻或干蝕刻工藝。第一蝕刻工藝是用以移除部分ILD層352，使ILD層352與凹槽 354a的底部共平面。因此在第一蝕刻工藝之后，凹槽35 被移除，而如圖9所示形成約略平坦的ILD層352表面，僅有間隙壁凸出部分336a約略凸出于ILD層352的表面。請參閱圖10。在移除第一凹槽邪4并形成間隙壁凸出部分336a之后，移除圖案化硬掩模338a，隨后于第一開口 360內(nèi)依序形成阻障層(圖未示)、第一金屬層370與填滿第一開口 360的填充金屬層374。如前所述，第一金屬層370可為滿足P型晶體管所需功函數(shù)要求的金屬；填充金屬層374則為填洞能力優(yōu)秀的金屬材料。同樣的，在第一蝕刻工藝之后亦可選擇性先形成high-K柵極介電層(圖未示)。隨后進(jìn)行第一平坦化工藝，例如CMP工藝，用以移除部分的填充金屬層374與第一金屬層370，完成第一導(dǎo)電型晶體管320的第一金屬柵極380的制作。請繼續(xù)參閱圖10。在完成第一金屬柵極380的制作后，還于第一有源區(qū)域310內(nèi)形成圖案化硬掩模338b，用以保護(hù)第一有源區(qū)域312內(nèi)的第一金屬柵極380。隨后，利用第二虛置柵極移除步驟356b移除第二導(dǎo)電型晶體管322的虛置柵極306，而于第二導(dǎo)電型晶體管322內(nèi)形成第二開口 362，且柵極介電層304亦暴露于第二開口 362的底部。同理，第二虛置柵極移除步驟356b在移除虛置柵極306時(shí)，同時(shí)移除部分CESL 350，使CESL 350 的頂部低于第二導(dǎo)電型晶體管322的間隙壁334與ILD層352，而形成多個凹槽354b，凹槽 354b的深度同于凹槽35乜。請參閱圖11。接下來進(jìn)行第二蝕刻工藝，優(yōu)選為DHF蝕刻工藝358b，例如包含DHF 的濕蝕刻或干蝕刻工藝，用以移除部分ILD層352，使ILD層352與凹槽354b的底部共平面。 因此在第二蝕刻工藝之后，凹槽354b被移除，而如圖11所示形成約略平坦的ILD層352表面，僅有間隙壁凸出部分336b約略凸出于ILD層352的表面。請參閱圖12。在移除凹槽354b并形成間隙壁凸出部分336b之后，移除圖案化硬掩模338b，隨后于第二開口 362內(nèi)依序形成阻障層(圖未示)、第二金屬層372與填滿第二開口 362的填充金屬層374，其中第二金屬層372可為滿足N型晶體管所需功函數(shù)要求的金屬。此外，在第二蝕刻工藝之后亦可選擇性先形成high-K柵極介電層(圖未示)。在形成第二金屬層372與填充金屬層374之后，進(jìn)行第二平坦化工藝，例如CMP工藝，用以移除部分的填充金屬層374與第二金屬層372，完成第二導(dǎo)電型晶體管322的第二金屬柵極382 的制作。值得注意的是，由于CMP工藝對于基底上的凸起物較為敏感，因此在進(jìn)行CMP工藝移除上述金屬層的同時(shí)，會將凸出于ILD層352表面的間隙壁凸出部分336a/336b與殘余于ILD層352上的金屬層一并移除，使得第一金屬柵極380、第二金屬柵極382、ILD層352 與CESL 350如圖12所示共平面。此外，為更有效地移除金屬與間隙壁凸出部分336a/336b，在本優(yōu)選實(shí)施例的變化型中，是將CMP工藝分為二步驟進(jìn)行，首先進(jìn)行金屬化學(xué)機(jī)械拋光步驟(圖未示)，以移除多余的填充金屬層374、第一金屬層370與第二金屬層372。之后，再利用非選擇性CMP步驟(圖未示)移除ILD層352與凹槽35^/3Mb內(nèi)的金屬層370、372、374。通過此兩步驟 CMP工藝，可成功地移除凹槽35^/354b與其內(nèi)的金屬層。另外請參閱圖13。圖13為本第三優(yōu)選實(shí)施例的變化型的示意圖。本變化型與第三優(yōu)選實(shí)施例的主要不同之處在于填滿第一開口 360與第二開口 362的填充金屬層374是同時(shí)形成的。例如在本變化型中，第一金屬層370形成之后，先于第一有源區(qū)域310內(nèi)形成圖案化硬掩模(圖未示)，以保護(hù)第一有源區(qū)域310內(nèi)的第一金屬層370，隨后移除第二導(dǎo)電型晶體管322的虛置柵極306。而在移除虛置柵極306后，再移除第一有源區(qū)域310內(nèi)的圖案化硬掩模，隨后于基底300上依序形成第二金屬層372與填滿第一開口 360與第二開口 362的填充金屬層374。待完成所有金屬層的制作后，才通過CMP工藝一次性地或通過如前述的二階段CMP工藝移除多余的填充金屬層374、第二金屬層372與第一金屬層370，而形成如圖12所示的約略平坦的表面。此外如前所述，CMP工藝對于基底上的凸起物較為敏感，因此在進(jìn)行CMP工藝移除上述金屬層的同時(shí)，會將凸出于ILD層352表面的間隙壁凸出部分336&/33乩一并移除。根據(jù)本發(fā)明所提供的第三優(yōu)選實(shí)施例，在分別移除第一導(dǎo)電型晶體管320與第二導(dǎo)電型晶體管322的虛置柵極306且于CESL 350內(nèi)形成凹槽35^/354b后，分別利用DHF 蝕刻工藝358a/358b移除相對應(yīng)的部分ILD層352，使ILD層352與凹槽35^/354b的底部共平面。換句話說，利用兩次的DHF蝕刻工藝358a/358b分別消除凹槽的存在， 而在基底300上分別形成了間隙壁凸出部分336a/336b。因此，在后續(xù)完成各金屬層的制作并利用CMP工藝平坦化基底300表面時(shí)，可利用CMP工藝對于基底300上的凸出部分較為敏感此特點(diǎn)，成功地移除間隙壁凸出部分336a/336b，使基底300上除第一金屬柵極380與第二金屬柵極382之外沒有殘余的金屬存在。請參閱圖14至圖17，圖14至圖17為本發(fā)明所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的第四優(yōu)選實(shí)施例的示意圖。如前所述，本第四優(yōu)選實(shí)施例中各元件所包含的材料選擇同于前述優(yōu)選實(shí)施例，因此本領(lǐng)域一般技術(shù)人員可參酌前述優(yōu)選實(shí)施例而得知， 故這些材料亦不再于第四優(yōu)選實(shí)施例中贅述。如圖14所示，本優(yōu)選實(shí)施例首先提供基底 400，其表面定義有第一有源區(qū)域410與第二有源區(qū)域412，且基底400內(nèi)形成有多個用以電性隔離第一有源區(qū)域410與第二有源區(qū)域412的STI 402。接下來于第一有源區(qū)域410 與第二有源區(qū)域412內(nèi)的基底400上分別形成第一導(dǎo)電型晶體管420與第二導(dǎo)電型晶體管 422。在本優(yōu)選實(shí)施例中，第一導(dǎo)電型晶體管420為P型晶體管；而第二導(dǎo)電型晶體管422 則為N型晶體管，但本領(lǐng)域一般技術(shù)人員應(yīng)知反之亦可。
13
如圖14所示，第一導(dǎo)電型晶體管420與第二導(dǎo)電型晶體管422各包含柵極介電層404、與虛置柵極406如多晶硅層、與圖案化硬掩模(圖未示)。此外，第一導(dǎo)電型晶體管 420與第二導(dǎo)電型晶體管422分別包含第一 LDD430與第二 LDD 432、間隙壁434、與第一源極/漏極440與第二源極/漏極442。如前所述，在本優(yōu)選實(shí)施例中，亦可利用SEG方法來制作第一源極/漏極440與第二源極/漏極442。此外，第一源極/漏極440與第二源極/ 漏極442表面分別包含有金屬硅化物444。而在形成第一導(dǎo)電型晶體管420與第二導(dǎo)電型晶體管422之后，于基底400上依序形成覆蓋第一導(dǎo)電型晶體管420與第二導(dǎo)電型晶體管 422 的 CESL 450 與 ILD 層 452。請繼續(xù)參閱圖14。接下來可利用已知平坦化工藝，如CMP工藝，用以平坦化ILD 層452與CESL 450。隨后于第二有源區(qū)域412內(nèi)形成圖案化硬掩模438a，用以保護(hù)第二有源區(qū)域412內(nèi)的虛置柵極406。待形成圖案化硬掩模438a后，進(jìn)行第一虛置柵極移除步驟 456a移除第一導(dǎo)電型晶體管420的虛置柵極406，而于第一導(dǎo)電型晶體管420內(nèi)形成第一開口 460，且柵極介電層404暴露于第一開口 460的底部。另外值得注意的是，第一虛置柵極移除步驟456a在移除虛置柵極時(shí)406，同時(shí)移除部分CESL 450，使CESL 450的頂部低于第一導(dǎo)電型晶體管420的間隙壁434與ILD層452而形成多個凹槽45 ，凹槽45 具有深度，且該深度的范圍介于50 150埃。請參閱圖15。移除圖案化硬掩模438a后，接下來于第一開口 460內(nèi)依序形成阻障層(圖未示)、第一金屬層470與填滿第一開口 460的填充金屬層474。如前所述，第一金屬層470可為滿足P型晶體管所需功函數(shù)要求的金屬；填充金屬層474則為填洞能力優(yōu)秀的金屬材料。此外，在移除虛置柵極時(shí)406之后亦可選擇性先形成high-K柵極介電層(圖未示)。隨后進(jìn)行第一平坦化工藝，優(yōu)選為金屬CMP工藝，用以移除部分的填充金屬層474 與第一金屬層470，完成第一導(dǎo)電型晶體管420的第一金屬柵極480的制作。值得注意的是，金屬CMP步驟停止于ILD層452的表面，故如圖15所示，金屬CMP工藝之后，部分第一金屬層470或填充金屬層474仍存留于凹槽45 內(nèi)。請繼續(xù)參閱圖15。在完成第一金屬柵極480的制作后，還于第一有源區(qū)域410內(nèi)形成圖案化硬掩模438b，用以保護(hù)第一有源區(qū)域412內(nèi)的第一金屬柵極480。隨后，利用第二虛置柵極移除步驟456b移除第二導(dǎo)電型晶體管422的虛置柵極406，而于第二導(dǎo)電型晶體管422內(nèi)形成第二開口 462，且柵極介電層404亦暴露于第二開口 462的底部。同理，第二虛置柵極移除步驟456b在移除虛置柵極406時(shí)，同時(shí)移除部分CESL 450，使CESL 450 的頂部低于第二導(dǎo)電型晶體管422的間隙壁434與ILD層452而形成多個凹槽454b，凹槽 454b的深度同于凹槽45乜。請參閱圖16。接下來移除圖案化硬掩模438b，隨后于第二開口 462內(nèi)可選擇性先形成high-K柵極介電層(圖未示)并依序形成阻障層(圖未示)、第二金屬層472與填充金屬層474，第二金屬層472可為滿足N型晶體管所需功函數(shù)要求的金屬。在形成第二金屬層472與填充金屬層474之后，進(jìn)行金屬CMP工藝458a，用以移除多余的填充金屬層474 與第二金屬層472。值得注意的是，金屬CMP工藝458a停止于ILD層452的表面，而獲得第二導(dǎo)電型晶體管422的第二金屬柵極482。請參閱圖17。接下來還進(jìn)行非選擇性CMP工藝458b。與金屬CMP工藝458a不同的是，非選擇性CMP工藝458b為不具選擇性的平坦化方法，因此非選擇性CMP工藝458b用以移除ILD層452與凹槽內(nèi)的金屬層470/472/474，故可完全移除凹槽及其內(nèi)的金屬。換句話說，在非選擇性CMP工藝458b之后，基底400表面，尤其是ILD層 452、CESL450、間隙壁434、第一金屬層470、第二金屬層472與填充金屬層474皆共平面，且與凹槽45^/454b的底部共平面。另外請參閱圖18。圖18為本第四優(yōu)選實(shí)施例的變化型的示意圖。相類似的，本變化型與第四優(yōu)選實(shí)施例的主要不同之處在于填滿第一開口 460與第二開口 462的金屬層 474是同時(shí)形成的。例如在本變化型中，第一金屬層470形成之后，于第一有源區(qū)域410內(nèi)形成圖案化硬掩模(圖未示)，以保護(hù)第一有源區(qū)域410內(nèi)的第一金屬層470，隨后移除第二導(dǎo)電型晶體管422的虛置柵極406。而在移除虛置柵極406后，再移除第一有源區(qū)域410 內(nèi)的圖案化硬掩模，隨后于基底400上依序形成第二金屬層472與填滿第一開口 460與第二開口 462的填充金屬層474。待完成所有金屬層的制作后，先進(jìn)行金屬CMP工藝458a，移除多余的第三金屬層474、第二金屬層472與第一金屬層470，而形成如圖16所示的約略平坦的表面。如前所述，金屬CMP工藝458a后，第一金屬層470與第三金屬層474仍存留于凹槽45 之內(nèi)；而第二金屬層472與第三金屬層474存留于凹槽454b之內(nèi)。接下來還進(jìn)行非選擇性CMP步驟45 ，用以移除ILD層452與凹槽內(nèi)的金屬層470/472/474， 故可完全移除凹槽45^/454b及其內(nèi)的金屬。在非選擇性CMP步驟458b之后，ILD層452、 CESL 450、間隙壁434、第一金屬層470、第二金屬層472與填充金屬層474皆共平面，且與凹槽45^/454b的底部共平面。此外還須注意的事，本第四優(yōu)選實(shí)施例與其變化型也不限于在形成第一開口 460 與凹槽45 之后先進(jìn)行DHF蝕刻工藝，移除部分的ILD層452，使ILD層與原來的凹槽45 底部共平面。同理，亦不限于在形成第二開口 462與凹槽454b之后進(jìn)行DHF蝕刻工藝，移除部分的ILD層452，使ILD層與原來的凹槽454b底部共平面。待完成第一金屬層470、第二金屬層472與第三金屬層474的制作后，依序進(jìn)行上述的金屬CMP步驟458a與非選擇性 CMP步驟45汕。根據(jù)本發(fā)明所提供的第四優(yōu)選實(shí)施例，在分別形成第一開口 460與第二開口 462， 以及分別形成第一金屬層470、第二金屬層472與填充金屬層474之后，先利用金屬CMP步驟458a移除多余的填充金屬層474、第一金屬層470與第二金屬層472 ；再利用非選擇性 CMP步驟458b移除ILD層452與凹槽內(nèi)的金屬層470、472、474。通過此兩步驟CMP工藝，可成功地移除凹槽45^/454b與其內(nèi)的金屬層，使基底400上除第一金屬柵極 480與第二金屬柵極482之外沒有殘余的金屬存在。綜上所述，根據(jù)本發(fā)明所提供的具有金屬柵極的半導(dǎo)體元件的制作方法，形成在 CESL內(nèi)的凹槽可通過凹槽移除步驟，例如進(jìn)行于形成金屬層之前的蝕刻工藝或進(jìn)行于形成金屬層之后的二階段平坦化工藝等被移除，因此可避免形成于凹槽內(nèi)的金屬層在后續(xù)工藝中影響半導(dǎo)體元件的電性表現(xiàn)等問題。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明的權(quán)利要求所做的等同變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
1權(quán)利要求
1.一種具有金屬柵極的半導(dǎo)體元件的制作方法，包含有提供基底，該基底上形成有至少一半導(dǎo)體元件與覆蓋該半導(dǎo)體元件的接觸洞蝕刻停止層與介電層，且該半導(dǎo)體元件至少包含一虛置柵極；進(jìn)行虛置柵極移除步驟，以于該半導(dǎo)體元件內(nèi)形成至少一開口，同時(shí)移除部分該接觸洞蝕刻停止層，使該接觸洞蝕刻停止層的頂部低于該半導(dǎo)體元件與該介電層而形成多個凹槽；以及進(jìn)行凹槽移除步驟，以于該基底上形成平坦的介電層表面。
2.如權(quán)利要求1所述的制作方法，其中該凹槽移除步驟包含稀釋氟化氫蝕刻工藝，用以蝕刻該介電層。
3.如權(quán)利要求2所述的制作方法，其中該凹槽移除步驟之后該介電層表面與該凹槽的底部共平面。
4.如權(quán)利要求2所述的制作方法，還包含于該基底表面形成至少一金屬層與進(jìn)行平坦化工藝的步驟，依序進(jìn)行于該凹槽移除步驟之后。
5.如權(quán)利要求1所述的制作方法，還包含于該基底表面形成至少一金屬層的步驟，進(jìn)行于該凹槽移除步驟之前。
6.如權(quán)利要求5所述的制作方法，其中該凹槽移除步驟還包含 進(jìn)行金屬化學(xué)機(jī)械拋光步驟；以及進(jìn)行非選擇性化學(xué)機(jī)械拋光步驟。
7.如權(quán)利要求6所述的制作方法，其中該凹槽移除步驟之后該金屬層、該介電層與該接觸洞蝕刻停止層共平面。
8.如權(quán)利要求1所述的制作方法，其中該半導(dǎo)體元件包含CMOS晶體管元件，該CMOS晶體管元件還包含第一導(dǎo)電型晶體管與第二導(dǎo)電型晶體管，且該第一導(dǎo)電型晶體管與該第二導(dǎo)電型晶體管還分別包含該虛置柵極。
9.如權(quán)利要求8所述的制作方法，其中該虛置柵極移除步驟同時(shí)移除該第一導(dǎo)電型晶體管與該第二導(dǎo)電型晶體管的該虛置柵極。
10.一種具有金屬柵極的半導(dǎo)體元件的制作方法，包含有提供基底，該基底上形成有至少一第一晶體管、第二晶體管、覆蓋該第一晶體管與該第二晶體管的接觸洞蝕刻停止層與介電層；進(jìn)行第一虛置柵極移除步驟，以于該第一晶體管內(nèi)形成第一開口，同時(shí)移除部分該接觸洞蝕刻停止層，使該接觸洞蝕刻停止層的頂部低于該第一晶體管與該介電層而形成多個第一凹槽；進(jìn)行第一蝕刻工藝，移除部分該介電層，使該介電層表面與這些第一凹槽底部共平面；于該第一開口內(nèi)形成第一金屬層；進(jìn)行第二虛置柵極移除步驟，以于該第二晶體管內(nèi)形成第二開口 ；以及于該第二開口內(nèi)形成第二金屬層。
11.如權(quán)利要求10所述的制作方法，其中該第二虛置柵極移除步驟同時(shí)移除部分該接觸洞蝕刻停止層，使該接觸洞蝕刻停止層的頂部低于該第二晶體管與該介電層而形成多個第二凹槽。
12.如權(quán)利要求11所述的制作方法，還包含第二蝕刻工藝，進(jìn)行于形成該第二開口之后，用以移除部分該介電層，使該介電層表面與這些第二凹槽底部共平面。
13.如權(quán)利要求10所述的制作方法，還包含于該基底上形成第三金屬層的步驟。
14.如權(quán)利要求13所述的制作方法，其中該第三金屬層形成于移除該第二晶體管的該第二虛置柵極之前，且該第三金屬層填滿該第一開口。
15.如權(quán)利要求14所述的制作方法，還包含進(jìn)行平坦化工藝的步驟，用以移除部分的該第三金屬層與該第一金屬層。
16.如權(quán)利要求13所述的制作方法，其中該第三金屬層形成于形成該第二金屬層之后，且該第三金屬層填滿該第一開口與該第二開口。
17.如權(quán)利要求16所述的制作方法，還包含進(jìn)行平坦化工藝的步驟，移除部分的該第三金屬層、該第一金屬層與該第二金屬層，使該第一金屬層、該第二金屬層、該第三金屬層、 該介電層與該接觸洞蝕刻停止層共平面。
18.如權(quán)利要求17所述的制作方法，其中該平坦化工藝還包含進(jìn)行金屬化學(xué)機(jī)械拋光步驟；以及進(jìn)行非選擇性化學(xué)機(jī)械拋光步驟。
19.一種具有金屬柵極的半導(dǎo)體元件的制作方法，包含有提供基底，該基底上形成有至少一第一晶體管、第二晶體管、覆蓋該第一晶體管與該第二晶體管的接觸洞蝕刻停止層與介電層；進(jìn)行第一虛置柵極移除步驟，以于該第一晶體管內(nèi)形成第一開口，同時(shí)移除部分該接觸洞蝕刻停止層；于該第一開口內(nèi)形成第一金屬層；進(jìn)行第二虛置柵極移除步驟，以于該第二晶體管內(nèi)形成第二開口，同時(shí)移除部分該接觸洞蝕刻停止層；于該第二開口內(nèi)形成第二金屬層；于該基底上形成填充金屬層，且該填充金屬層至少填滿該第二開口 ；進(jìn)行金屬化學(xué)機(jī)械拋光工藝，以移除部分該填充金屬層；以及進(jìn)行非選擇性金屬化學(xué)機(jī)械拋光工藝，以使該接觸洞蝕刻停止層、該介電層與該填充金屬層共平面。
20.如權(quán)利要求19所述的制作方法，其中該第一虛置柵極移除步驟使該接觸洞蝕刻停止層的頂部低于該第一晶體管與該介電層，而形成多個第一凹槽。
21.如權(quán)利要求20所述的制作方法，還包含第一蝕刻工藝，進(jìn)行于形成該第一開口與這些第一凹槽后，用以移除部分該介電層，使該介電層表面與這些第一凹槽底部共平面。
22.如權(quán)利要求19所述的制作方法，還包含形成第三金屬層的步驟，進(jìn)行于形成該第一金屬層之后，且該第三金屬層填滿該第一開口。
23.如權(quán)利要求22所述的制作方法，還包含進(jìn)行平坦化工藝的步驟，進(jìn)行于形成該第三金屬層之后，用以移除部分該第三金屬層。
24.如權(quán)利要求19所述的制作方法，其中該第二虛置柵極移除步驟使該接觸洞蝕刻停止層的頂部低于該第二晶體管與該介電層而形成多個第二凹槽。
25.如權(quán)利要求M所述的制作方法，還包含第二蝕刻工藝，進(jìn)行于形成該第二開口與這些第二凹槽后，用以移除部分該介電層，使該介電層表面與這些第二凹槽底部共平面。
26.如權(quán)利要求19所述的制作方法，其中該非選擇性金屬化學(xué)機(jī)械拋光工藝用以移除該第一凹槽與該第二凹槽。
27.一種具有金屬柵極的半導(dǎo)體元件，包含有 基底；金屬柵極，形成于該基底上； 間隙壁，形成于該金屬柵極的側(cè)壁；接觸洞蝕刻停止層與介電層，覆蓋該間隙壁，且該接觸洞蝕刻停止層的頂部低于該間隙壁頂部與介電層而形成有至少一凹槽；以及至少一金屬層，填滿該凹槽。
28.如權(quán)利要求27所述的半導(dǎo)體元件，其中該金屬柵極結(jié)構(gòu)還包含有 柵極介電層，設(shè)置于該基底上；功函數(shù)金屬層，設(shè)置于該柵極介電層上；以及填充金屬層，設(shè)置于該功函數(shù)金數(shù)層上。
29.如權(quán)利要求觀所述的半導(dǎo)體元件，其中該金屬層包含該功函數(shù)金屬層與該填充金屬層中至少之一。
30.如權(quán)利要求27所述的半導(dǎo)體元件，其中該凹槽具有一深度，且該深度的范圍介于 50 150埃。
全文摘要
本申請公開了一種具有金屬柵極的半導(dǎo)體元件及其制作方法，該金屬柵極的半導(dǎo)體元件包含提供基底，該基底上形成有至少一半導(dǎo)體元件與覆蓋該半導(dǎo)體元件的接觸洞蝕刻停止層與介電層，且該半導(dǎo)體元件至少包含一虛置柵極。進(jìn)行虛置柵極移除步驟，以于該半導(dǎo)體元件內(nèi)形成至少一開口，該虛置柵極移除步驟同時(shí)移除部分該接觸洞蝕刻停止層，使該接觸洞蝕刻停止層的頂部低于該半導(dǎo)體元件與該介電層而形成多個凹槽。之后進(jìn)行凹槽移除步驟，以于該基底上形成約略平坦的介電層表面。
文檔編號H01L27/092GK102468238SQ20101053747
公開日2012年5月23日 申請日期2010年11月4日 優(yōu)先權(quán)日2010年11月4日
發(fā)明者張振輝, 蔡騰群, 許信國, 謝雅雪, 陳佳禧, 黃柏誠 申請人:聯(lián)華電子股份有限公司