專利名稱：一種GaAs基MOS器件的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種MOS器件的制備方法，具體是一種利用原子層沉積技術(shù)在S-鈍 化的n-GaAs襯底上制備MOS器件的方法。
背景技術(shù)：
隨著器件的尺寸持續(xù)縮小，發(fā)展與現(xiàn)存金屬-氧化物-半導(dǎo)體場效應(yīng)管 (Metal-oxide-semiconductor field-effect transistors, MOSFETs)工藝兼容的柵介電薄膜制
備技術(shù)，是微電子領(lǐng)域的一個重要任務(wù)。原子層沉積技術(shù)(Atomic Layer Deposition， ALD)是一種可對膜厚進行亞單層(sub-monolayer)精確控制的化學(xué)氣相沉積技術(shù)，正受 到越來越多的關(guān)注，在深亞微米集成電路和納米結(jié)構(gòu)的制備上顯示出巨大的應(yīng)用前景。高1柵介質(zhì)和金屬柵材料的引入，在降低硅基MOSFET器件高功耗的同時，也 帶來溝道材料/柵介質(zhì)材料界面的惡化，導(dǎo)致溝道遷移率的明顯下降，極大影響了 CMOS 邏輯器件速度的提高，尋求具有高遷移率的新型半導(dǎo)體襯底來替代Si，成為制備高性能 新型CMOS器件的另一個有吸引力的解決方案。與傳統(tǒng)硅基微電子器件相比，GaAs基 金屬一氧化物一半導(dǎo)體場效應(yīng)管(MOSFET)由于具有很高的電子遷移率，較大的帶隙， 較高的擊穿場強。但是，妨礙化合物半導(dǎo)體MOSFET應(yīng)用的原因，是在半導(dǎo)體化合物襯 底上缺乏合適的柵氧化物材料，例如GaAs的天然氧化物Ga2O3具有非常差的質(zhì)量，產(chǎn) 生嚴重的費米釘扎效應(yīng)。最近的實驗證實，直接在GaAs上沉積高1 (k:介電常數(shù))柵 介質(zhì)層并不能獲得高質(zhì)量的界面和優(yōu)異的電學(xué)性質(zhì)。表面鈍化(Surface passivation)成 為發(fā)展高遷移率溝道材料MOS器件的一個極其重要的技術(shù)。研究表明，引入合適的界面 鈍化層IPL (Interfacial passivation layer)可以極大地改進高k材料/高遷移率溝道材料 的界面質(zhì)量，有效降低界面態(tài)密度，解決費米能級釘扎問題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種GaAs基MOS器件的制備方法，該方法 在ALD沉積的ZrO2、Zr-Al-O、HfO2等高1材料和S_鈍化的GaAs襯底之間引入薄層 Gd2O3控制層，使高-l/Gd203/GaAs的電學(xué)性質(zhì)得到明顯改善。本發(fā)明所述的一種GaAs基MOS器件的制備方法，其包括以下步驟
1)襯底清洗將GaAs襯底依次用丙酮、乙醇、異丙醇超聲清洗3 10分鐘，去除 GaAs襯底表面的油污，再用HCl水溶液浸泡3 5分鐘，去除表面的自然氧化層；
2)襯底鈍化將清洗好的GaAs襯底，用8 40%體積比的(NH4)2S水溶液浸泡 10 40分鐘，使GaAs表面形成Ga_S以及As_S鍵，進一步去除多余的As單質(zhì)和As的氧 化物；
3) MOCVD沉積薄層Gd2O3控制層工藝將鈍化好的GaAs襯底立即放入MOCVD反應(yīng)室中，沉積Gd2O3薄層，薄層厚度為1 3nm，沉積溫度為500 ° C，采用的金屬源為 四甲基庚二酮釓Gd (DPM) 3 [DPM=tris (2,2,6,6-tetramethyl-3-5-heptanedionato)]；
4) ALD沉積高i柵介質(zhì)層工藝將步驟3)處理后的GaAs襯底放入ALD反應(yīng)室 中，進行高1柵介質(zhì)層的沉積，設(shè)定的ALD沉積參數(shù)為 反應(yīng)室溫度250 350 V ；
反應(yīng)源沉積ZrO2采用ZrCl4和H2O反應(yīng)，ZrCl4源溫為180 200°C ；沉積Zr-A卜O 采用ZrCl4、Al (CH3) 3和H2O反應(yīng)，ZrCl4源溫為180 200°C，Al (CH3) 3源溫為室溫；沉 積HfO2采用HfCl4和H2O反應(yīng)，HfCl4源溫為180 200°C ；
脈沖和清洗時間金屬源和水源的脈沖都為0.1 0.4 s，根據(jù)所要沉積介質(zhì)層厚度選 擇脈沖次數(shù)，每次源脈沖之后，都緊接著用高純氮氣清洗1 10 s，沖掉反應(yīng)副產(chǎn)物和殘 留的源。退火將沉積薄膜后的GaAs襯底放于快速退火爐中，在風(fēng)保護下，于 400 600°C快速退火20 60 s，即得到GaAs基MOS器件。上述步驟3)中沉積Gd2O3薄層，薄層厚度為1 3nm。本發(fā)明在S-鈍化的n-GaAs襯底上，通過引入MOCVD的方法制備的薄層Gd2O3 控制層，能夠有效抑制界面處As氧化物和Ga氧化物的形成，使得high-l/Gd203/GaAs MOS器件的電學(xué)性質(zhì)明顯改善，表現(xiàn)出較高的積累態(tài)電容、較小的電容回滯和較低的漏 電流密度(減少近兩個數(shù)量級)。通過確定high-1 /GaAs和high-1 /Gd203/GaAs的能帶 排列圖，發(fā)現(xiàn)后者導(dǎo)帶補償CBO比前者增大。電學(xué)性能的改善歸功于CBO的增大以及 界面陷阱和缺陷的減少。這些結(jié)果說明Gd2O3控制層能夠成功優(yōu)化和改善了柵介質(zhì)與 GaAs襯底之間的界面質(zhì)量，并且有效地調(diào)節(jié)了 n-GaAs和柵介質(zhì)薄膜之間的能帶補償， 改進了柵介質(zhì)薄膜的電學(xué)性能。表明此方法在新型的GaAs基MOSFET制備中具有重要 的應(yīng)用前景。


圖1為薄膜界面處的XPS譜圖，其中圖1 (a)為Zr02/Gd203/GaAs樣品的Gd 3d的XPS深度分析；圖1 (b)為Zr02/GaAs和Zr02/Gd203/GaAs兩種樣品界面的As 3d 圖；圖1 (c)為Zr02/GaAs和Zr02/Gd203/GaAs兩種樣品界面的Ga 2p圖。圖2為MOS器件的C-V曲線，其中圖2(a)為Pt/Zr02/GaAs ；圖2((b)為 Pt/Zr02/Gd203/GaAs,兩圖中的插圖為頻率為1 MHz下的電容回滯特性。圖3 為 Pt/Zr02/GaAs 和 Pt/Zr02/Gd203/GaAs MOS 的 J-V 曲線。圖4 (a)為 S-鈍化 GaAs 襯底，Zr02/n_GaAs 和 Zr02/Gd203 /n-GaAs 的 XPS 價 帶譜；圖4(b)兩種樣品的ZrO2薄膜的O Is能量損失譜。
具體實施例方式實施例1
1)襯底清洗將GaAs襯底依次用丙酮、乙醇、異丙醇超聲清洗5分鐘，再用體積 比為1:10的HCl水溶液浸泡3分鐘。2)襯底鈍化將清洗好的GaAs襯底，用8%體積比的(NH4)2S水溶液浸泡30分鐘；
3)MOCVD沉積薄層Gd2O3控制層工藝將鈍化好的GaAs襯底立即放入MOCVD 反應(yīng)室中，沉積Gd2O3薄層，薄層厚度為2nm，沉積溫度為500 ° C，采用的金屬源為四 甲基庚二酮釓Gd(DPM)3 [DPM=tris (2,2,6,6-tetramethy卜3-5-heptanedionato)]；
4)ALD沉積ZrO2柵介質(zhì)層工藝將處理后的GaAs襯底放入ALD反應(yīng)室中，設(shè)定 的ALD沉積參數(shù)為
反應(yīng)室溫度300 V ；
反應(yīng)源金屬源為ZrCl4,源溫為180°C。脈沖和清洗時間金屬源和水源的脈沖都為0.1 s，每個源脈沖次數(shù)為60次，每 次源脈沖之后，都緊接著用高純氮氣清洗6 S。退火將沉積薄膜后的GaAs襯底放于快速退火爐中，在N2保護下，在500°C快 速退火30 s，即得到GaAs基MOS器件。以下為實施例1得到的樣品和現(xiàn)有技術(shù)的性能對比
1. Gd2O3對ZKVVGaAs界面的影響。圖1是薄膜界面處的XPS譜圖。圖1 (a)是 引入Gd2O3界面鈍化層的樣品的Gd3d XPS剖面譜圖。測試時，每個XPS譜之間，Ar離 子濺射的能量和時間間隔分別是1000 eV和15 s。XPS深度分析發(fā)現(xiàn)有Gd3d的芯電子信 號出現(xiàn)，說明Zr02/GaAs界面處形成Gd2O3層，而且厚度很薄。圖1 (b)和(C)為有無 Gd2O3界面鈍化層的兩種樣品界面處的As 3d和Ga 2p。由圖1 (b)可見，對于Zr02/GaAs 樣品界面處的As 3d XPS譜圖，結(jié)合能位于44.3 eV的位置峰來源于As-O鍵，而在同樣 的位置，Zr02/Gd203/GaAs樣品沒有明顯的峰出現(xiàn)。在圖1 (C)中，直接在GaAs上沉積 ZrO2W樣品界面處，出現(xiàn)了一個更高價態(tài)的GaOx峰。這些結(jié)果表明，薄層Gd2O3控制 層的引入能夠抑制As氧化物和Ga氧化物在界面處形成。.薄膜的電學(xué)性能。圖2是兩種MOS器件的C-K曲線，其中的插圖是頻率為 1 MHz下的電容回滯特性Δ 7fb。ZrCVGaAs樣品的曲線沿著電壓軸有明顯的伸長 現(xiàn)象。其惡化的電學(xué)性質(zhì)主要是由于Zr02/GaAS界面存在大量的As氧化物，造成高的 陷阱密度。而對于引入薄Gd2O3層后的Zr02/Gd203/GaAs MOS電容，其性質(zhì)得到 明顯改善，具有了更高的積累態(tài)電容，且電容回滯從400 mV降到210 mV，這些表面薄 膜的陷阱缺陷被抑制，可動電荷減少。圖3 為 Pt/Zr02/GaAs 和 Pt/Zr02/Gd203/GaAs MOS 的 曲線。GaAs 之間引 入薄Gd2O3鈍化層后，相比于直接將ZrO2沉積在GaAs上的MOS器件，漏電流密度減小 了近兩個數(shù)量級。結(jié)合之前的XPS分析結(jié)果，除了增大的CBO對柵極漏電流起到抑制 之外，漏電流的減小還歸功于As氧化物和Ga氧化物的抑制，減小了界面陷阱和缺陷。.薄膜的能帶結(jié)構(gòu)。圖4所示的是S-鈍化GaAs襯底，ZrO/n-GaAs和ZrO2/ Gd2O3Ai-GaAs的XPS價帶譜以及兩種樣品的ZrO2薄膜的O Is能量損失譜。S-鈍化 GaAs 襯底的 VBM 位于 0.39 eV。由圖可知 Zr02/n_GaAs 和 Zr02/Gd203 /n-GaAs 樣品的 ZrO2薄膜VBM分別位于3.15和2.98 eV,于是可以知道這兩種樣品的VBO分別為2.76和 2.59 eV。ZrO2薄膜在有無Gd2O3界面層的樣品中的帶隙均為5.67 eV,故可以得到ZrO2/ n-GaAs和Zr02/Gd203/n_GaAs樣品中柵介質(zhì)與GaAs襯底之間的CBO分別為1.45和1.62 eV。因此，Gd2O3界面層的引入改變了 ZrO2柵介質(zhì)與GaAs襯底之間的能帶排列，使柵介質(zhì)的CBO增大。由于CBO比VBO的值低，所以主要是CBO影響柵極漏電流的大， 即CBO的增大可以抑制柵極漏電流。實施例2
1)襯底清洗將GaAs襯底依次用丙酮、乙醇、異丙醇超聲清洗3分鐘，再用體積 比為1:10的HCl水溶液浸泡4分鐘。2 )襯底鈍化將清洗好的GaAs襯底，用40%體積比的(NH4) 2S水溶液浸泡30 分鐘；
3)MOCVD沉積薄層Gd2O3控制層工藝將鈍化好的GaAs襯底立即放入MOCVD 反應(yīng)室中，沉積Gd2O3薄層，薄層厚度為lnm，沉積溫度為500 ° C，采用的金屬源為四 甲基庚二酮釓Gd(DPM)3 [DPM=tris (2,2,6,6-tetramethy卜3-5-heptanedionato)]；
4)ALD沉積Zr-Al-O柵介質(zhì)層工藝將處理后的GaAs襯底放入ALD反應(yīng)室中， 設(shè)定的ALD沉積參數(shù)為
反應(yīng)室溫度250 V ；
反應(yīng)源金屬源為ZrCl4,源溫為180，金屬源為Al(CH3)3，源溫為室溫。脈沖和清洗時間金屬源和水源的脈沖都為0.2 S，先Al脈沖，再水脈沖。再 &脈沖，再水脈沖，每個源脈沖次數(shù)為40次，每次源脈沖之后，都緊接著用高純氮氣清 洗4s。退火將沉積薄膜后的GaAs襯底放于快速退火爐中，在N2保護下，于400°C快 速退火60 s，即得到GaAs基MOS器件。實施例3
1)襯底清洗將GaAs襯底依次用丙酮、乙醇、異丙醇超聲清洗10分鐘，再用體積 比為1:10的HCl水溶液浸泡5分鐘。2 )襯底鈍化將清洗好的GaAs襯底，用20%體積比的(NH4) 2S水溶液浸泡40 分鐘；
3)MOCVD沉積薄層Gd2O3控制層工藝將鈍化好的GaAs襯底立即放入MOCVD 反應(yīng)室中，沉積Gd2O3薄層，薄層厚度為3nm，沉積溫度為500 ° C，采用的金屬源為四 甲基庚二酮釓Gd(DPM)3 [DPM=tris (2,2,6,6-tetramethy卜3-5-heptanedionato)]；
4)ALD沉積HfO2柵介質(zhì)層工藝將處理后的GaAs襯底放入ALD反應(yīng)室中，設(shè)定 的ALD沉積參數(shù)為
反應(yīng)室溫度350 V ；
反應(yīng)源金屬源為HfCl4，源溫為200°C。脈沖和清洗時間金屬源和水源的脈沖都為0.4 s，每個源脈沖次數(shù)為50次，每 次源脈沖之后，都緊接著用高純氮氣清洗10 S。退火將沉積薄膜后的GaAs襯底放于快速退火爐中，在N2保護下，于600°C快 速退火20 s，即得到GaAs基MOS器件。
權(quán)利要求
1. 一種GaAs基MOS器件的制備方法，其特征在于包括以下步驟1)襯底清洗將GaAs襯底依次用丙酮、乙醇、異丙醇超聲清洗3 10分鐘，去除 GaAs襯底表面的油污，再用HCl水溶液浸泡3 5分鐘，去除表面的自然氧化層；2)襯底鈍化將清洗好的GaAs襯底，用8 40%體積比的(NH4)2S水溶液浸泡 10 40分鐘，使GaAs表面形成Ga_S以及As_S鍵，進一步去除多余的As單質(zhì)和As的氧 化物；3)MOCVD沉積薄層Gd2O3控制層工藝將鈍化好的GaAs襯底立即放入MOCVD 反應(yīng)室中，沉積Gd2O3薄層，薄層厚度為1 3nm，沉積溫度為500 ° C，采用的金屬源為 四甲基庚二酮釓Gd (DPM) 3 [DPM=tris (2,2,6,6-tetramethyl-3-5-heptanedionato)]；4)ALD沉積high-1柵介質(zhì)層工藝將步驟3)處理后的GaAs襯底放入ALD反應(yīng) 室中，進行high-Ι柵介質(zhì)層的沉積，設(shè)定的ALD沉積參數(shù)為反應(yīng)室溫度250 350 V ；反應(yīng)源沉積ZrO2采用ZrCl4和H2O反應(yīng)，ZrCl4源溫為180 200°C ；沉積Al2O3采用 Al (CH3) 3和H2O反應(yīng)，Al (CH3) 3源溫為室溫；沉積HfO2采用HfCl4和H2O反應(yīng)，HfCl4 源溫為 180-200 0C ；脈沖和清洗時間金屬源和水源的脈沖都為0.1 0.4 s，根據(jù)所要沉積介質(zhì)層厚度選 擇脈沖次數(shù)，每次源脈沖之后，都緊接著用高純氮氣清洗1 10 s，沖掉反應(yīng)副產(chǎn)物和殘 留的源；退火將沉積薄膜后的GaAs襯底放于快速退火爐中，在N2保護下，于400 600°C快 速退火20 60 s至室溫，即得到GaAs基MOS器件。
全文摘要
本發(fā)明公開了一種GaAs基MOS器件的制備方法，首先對襯底進行清洗，之后用8~40%體積比的(NH4)2S水溶液浸泡10~40分鐘進行鈍化。然后用MOCVD沉積薄層Gd2O3控制層，最后用ALD沉積高k柵介質(zhì)層。本發(fā)明通過引入薄層Gd2O3控制層，能夠有效抑制界面處As氧化物和Ga氧化物的形成，改善了柵介質(zhì)與GaAs襯底之間的界面質(zhì)量，并且有效地調(diào)節(jié)了n-GaAs和柵介質(zhì)薄膜之間的能帶補償，改進了柵介質(zhì)薄膜的電學(xué)性能，GaAs基MOS器件表現(xiàn)出較高的積累態(tài)電容、較小的電容回滯和較低的漏電流密度。此方法工藝簡單，在GaAs基MOSFET器件的制備上具有重要的應(yīng)用前景。
文檔編號H01L21/283GK102024707SQ20101053016
公開日2011年4月20日 申請日期2010年11月3日 優(yōu)先權(quán)日2010年11月3日
發(fā)明者劉曉杰, 吳迪, 李愛東, 龔佑品 申請人:南京大學(xué)