專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法。
背景技術(shù)：
近年來，隨著電子設(shè)備的小型化，安裝在電子設(shè)備上的半導(dǎo)體封裝和半導(dǎo)體元件 等半導(dǎo)體部件也逐漸小型化。該半導(dǎo)體部件經(jīng)由焊錫凸起等連接端子安裝在電子設(shè)備內(nèi)的 電路基體材料上，但為了提高該電子設(shè)備的成品率，希望提高上述的電路基體材料與半導(dǎo) 體部件的對位精度。專利文獻(xiàn)1 JP特開平7-183333號公報；專利文獻(xiàn)2 JP特開2007-27305號公報。

發(fā)明內(nèi)容
本發(fā)明的目的在于，在半導(dǎo)體器件及其制造方法中，使半導(dǎo)體部件與電路基板易 于對位。根據(jù)下面公開的一個觀點(diǎn)，提供一種半導(dǎo)體器件，具有第一電路基體材料，在其 表面上形成有多個第一電極；第二電路基體材料，其設(shè)置在所述第一電路基體材料的上方， 在所述多個第一電極中的每個第一電極的上方形成有第一貫通孔和第二貫通孔；半導(dǎo)體部 件，其設(shè)置在所述第二電路基體材料的上方，在所述半導(dǎo)體部件的表面上形成有多個第二 電極；多個第一凸起，其設(shè)置在所述第一貫通孔內(nèi)和所述第二貫通孔內(nèi)，用于連接所述第一 電極和所述第二電極。另外，根據(jù)公開的另外的觀點(diǎn)，提供一種半導(dǎo)體器件的制造方法，具有將形成有 第一貫通孔和第二貫通孔的第二電路基體材料配置在表面形成有多個第一電極的第一電 路基體材料的上方的工序；使形成在半導(dǎo)體部件的多個第二電極中的每個第二電極上的多 個第一凸起穿過所述第一貫通孔和所述第二貫通孔，并使所述多個第一凸起與所述第一電 路基體材料的多個所述第一電極抵接的工序；對所述第一凸起進(jìn)行加熱使其熔化，并使所 述第一凸起與所述第一電極接合的工序。而且，根據(jù)公開的另外的觀點(diǎn)，提供一種半導(dǎo)體器件的制造方法，具有使第二電 路基體材料的多個貫通孔中的每個貫通孔與第一電路基體材料所具有的多個第一凸起中 的每個第一凸起嵌合的工序；使半導(dǎo)體部件所具有的多個第二凸起中的每個第二凸起與所 述電路基體材料的所述多個貫通孔中的每個貫通孔嵌合的工序；對各個所述第一凸起和所 述第二凸起進(jìn)行加熱使其熔化，通過各個該第一凸起和該第二凸起將所述第一電路基體材 料和所述半導(dǎo)體部件電性且機(jī)械地連接起來的工序。根據(jù)下面的公開，因?yàn)槭拱雽?dǎo)體部件的凸起穿過第二電路基體材料的第一貫通孔 和所述第二貫通孔，所以能夠利用這些貫通孔限制熔化了的凸起的運(yùn)動，從而能夠防止在 第一電路基體材料的電極與凸起之間產(chǎn)生錯位。


圖1A、圖IB是利用了中間件(interposer)的半導(dǎo)體器件的制造過程中的剖視圖。圖2A是第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其1)。圖2B是第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其2)。圖2C是第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其3)。圖2D是第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其4)。圖2E是第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其5)。圖2F是第一實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其6)。圖3是在第一實(shí)施方式中使用的第二電路基體材料的俯視放大圖。圖4A是第二實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其1)。圖4B是第二實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其2)。圖4C是第二實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其3)。圖4D是第二實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其4)。圖5A是第三實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其1)。圖5B是第三實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其2)。圖5C是第三實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其3)。圖6A是第四實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其1)。圖6B是第四實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其2)。圖6C是第四實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖(其3)。圖7是第五實(shí)施方式的半導(dǎo)體器件的剖視圖。
具體實(shí)施例方式作為將半導(dǎo)體封裝等半導(dǎo)體部件安裝在電路基體材料上的方式，具有在半導(dǎo)體部 件和電路基板之間設(shè)置用于轉(zhuǎn)接配線的中間件的方式。在說明各實(shí)施方式之前，對利用了這樣的中間件的半導(dǎo)體器件的制造方法進(jìn)行說明。圖1A、圖IB是該半導(dǎo)體器件的制造過程中的剖視圖。首先，如圖IA所示，準(zhǔn)備在一側(cè)的主面上設(shè)置有第一電極3的電路基體材料1，使 該電路基體材料1與中間件4對位。中間件4是在聚酰亞胺等撓性基體材料上形成第二電極6而構(gòu)成的，在該第二電 極6上接合有第一焊錫凸起5。然后，在第一焊錫凸起5與第一電極3抵接的狀態(tài)下，通過使該第一焊錫凸起5回 流(reflow)，通過第一焊錫凸起5使電路基體材料1和中間件4機(jī)械且電性地連接。接著，如圖IB所示，在中間件4之上裝載半導(dǎo)體封裝10。該半導(dǎo)體封裝10具有封裝基體材料15，在該封裝基體材料15的兩個主面中的與 中間件4相向的主面上設(shè)置有第二焊錫凸起8。另一方面，在封裝基體材料15的另一個主面上形成有第三電極14，半導(dǎo)體元件13 經(jīng)由第三焊錫凸起12與該第三電極14連接。此外，在半導(dǎo)體元件13和封裝基體材料15之間的間隙中填充有用于提高半導(dǎo)體元件13與封裝基體材料15的連接可靠性的底部填充樹脂(imderfillresin) 19。然后，在第二焊錫凸起8和第二電極6已對位的狀態(tài)下，通過使該第二焊錫凸起8 回流，將第二焊錫凸起8與第二電極6接合。通過以上工序，完成了該半導(dǎo)體器件的基本結(jié)構(gòu)。在這樣的半導(dǎo)體器件的制造方法中，在圖IB中的回流時，需要使半導(dǎo)體封裝10和 中間件4對位，以使第二電極6和第二焊錫凸起8接合。但是，電路基體材料1、中間件4和半導(dǎo)體封裝10因材料不同各自的熱膨脹量不 同，因而在圖IB的工序中使各焊錫凸起8回流時，電路基體材料1、中間件4和半導(dǎo)體封裝 10會伸長相互不同的量。因此，在回流時第二電極6和第二焊錫凸起8會產(chǎn)生錯位，難以高精度地對位。尤其是，中間件4主要是由熱膨脹率大的聚酰亞胺形成的，因而更增加了對位的難度。并且，在該安裝結(jié)構(gòu)中，半導(dǎo)體封裝10與電路基體材料1隔開各個第一焊錫凸起5 和第二焊錫凸起8的高度與中間件4的厚度相加的間隔D。因此，配線從半導(dǎo)體封裝10向 電路基體材料1進(jìn)行牽引的牽引距離變長，會因RC延遲妨礙半導(dǎo)體封裝10的高速動作。這樣，如果在電路基體材料1與半導(dǎo)體封裝10之間僅設(shè)置中間件4，則會產(chǎn)生對位 困難和信號處理速度降低的問題。鑒于這樣的問題，本申請的發(fā)明人們想到了下面說明的各實(shí)施方式。(第一實(shí)施方式)圖2A 圖2F是本實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖。在制造該半導(dǎo)體器件時，首先，如圖2A所示，準(zhǔn)備作為安裝基板等的第一電路基 體材料20。第一電路基體材料20由玻璃環(huán)氧樹脂等形成，在其表面上形成有對銅箔或鍍銅 膜刻印圖形而形成的多個第一電極22。此外，可以使用層疊多個配線和絕緣層而形成的多層電路基板作為第一電路基體 材料20。而且，第一電路基體材料20的剛性也未被特別限定，能夠采用具有撓性的電路基 體材料或剛性的電路基體材料中的任一種作為第一電路基體材料20。另外，如圖2B所示，與這樣的第一電路基體材料20 —起準(zhǔn)備具有多個第一貫通孔 30a和多個第二貫通孔30b的第二電路基體材料30。此外，可以在該第二電路基體材料30 的端部設(shè)置用于引出信號的連接器60。如虛線圓內(nèi)所示，該第二電路基體材料30具有將各層31 40層疊形成的層疊結(jié) 構(gòu)。該層疊結(jié)構(gòu)從下依次為第一覆蓋膜(cover lay) 31、第一絕緣層32、第一接地配線33、 第一粘接層34、第二絕緣層35、信號配線36、第二粘接層37、第三絕緣層38、第二接地配線
39、第二覆蓋膜40。其中，作為第一 第三絕緣層32、35、38使用僅由樹脂形成的撓性樹脂薄膜，在本 實(shí)施方式中使用作為聚酰亞胺薄膜中的一種即宇部興產(chǎn)株式會社制的UPILEX(產(chǎn)品名稱， 日語原文—一C > ^々^ )。另外，這些絕緣層32、35、38的厚度未被特別限定，在本實(shí)施 方式中各絕緣層的厚度約為15 μ m。通過上述那樣使用具有撓性的各絕緣層32、35、38，第二電路基體材料30本身呈現(xiàn)出撓性。另一方面，作為第一和第二粘接層34、37使用具有絕緣性的厚度約為15 μ m的京 瓷化學(xué)公司制的TFA-860FB。而且，作為第一和第二接地配線33、39和信號配線36使用厚度約為9 μ m的電解 鍍銅膜。信號配線36形成在第二絕緣層35的上表面上，第三絕緣層38形成為覆蓋該信號 配線36和第二絕緣層35。在本實(shí)施方式中，在將上述的各層31 40粘合形成厚度約為0. Imm的層疊體后， 通過鉆孔加工在該層疊體上形成直徑約為0. 7mm的第一貫通孔30a和第二貫通孔30b，從而 制作第二電路基體材料30。在這樣形成的各貫通孔30a、30b中的第二貫通孔30b中，在其內(nèi)表面30y露出信 號配線36。另一方面，在第一貫通孔30a中，通過絕緣性的第二粘接層37將信號配線36與該 貫通孔30a的內(nèi)表面30x隔離開。圖3是該第二電路基體材料30的俯視放大圖。如圖3所示，在第二電路基體材料30中的除各貫通孔30a、30b以外的區(qū)域的整個 面上形成有第一接地配線33和第二接地配線39。另一方面，信號配線36呈線狀的平面形狀，兩根信號配線36形成一對發(fā)揮差動配 線的功能。在差動配線中，向兩根信號配線36供給相位相互相反的信號，從而有利于提高 抗噪聲性和使器件的高速化。進(jìn)一步，上述的接地配線33、39和信號配線36形成為帶配線結(jié)構(gòu)，從而適用于高 頻率信號的傳送。另外，與上述的第二電路基體材料30 —起準(zhǔn)備圖2C所示的半導(dǎo)體封裝50。該半導(dǎo)體封裝50是所謂的球陣列(Ball Grid Array)型的封裝，具有封裝基體材 料53和半導(dǎo)體元件58。在封裝基體材料53的兩主面中的未安裝半導(dǎo)體元件58側(cè)的主面上設(shè)置有多個柵 格狀的第二電極52。第二電極52是對鍍銅膜等刻印圖案而形成的，在其表面上接合有第一焊錫凸起 51。另一方面，在封裝基體材料53的安裝有半導(dǎo)體元件58側(cè)的主面上形成有對鍍銅 膜刻印圖案而形成的第三電極56，在該第三電極56上接合有突起電極57。突起電極57例如為焊錫突起，還與半導(dǎo)體元件58的未圖示的電極接合。并且，在封裝基體材料53與半導(dǎo)體元件58之間的間隙中填充有底部填充樹脂59， 以提高它們之間的連接可靠性。接著，如圖2D所示，從下面依次配置第一電路基體材料20、第二電路基體材料30 和半導(dǎo)體封裝50。然后，以使各貫通孔30a、30b位于第一電極22上方的方式使第一電路基 體材料20與第二電路基體材料30對位。同樣地，對第二電路基體材料30和半導(dǎo)體封裝50進(jìn)行對位，使得第一焊錫凸起51 位于各貫通孔30a、30b的上方。接著，如圖2E所示，使半導(dǎo)體封裝50所具有的多個第一焊錫凸起51穿過第一貫通孔30a和第二貫通孔30b，使各焊錫凸起51與形成在第一電路基體材料20的表面上的多 個第一電極22抵接。此時，因?yàn)樵谙噜彽牡谝缓稿a凸起51彼此間的間隔和焊錫凸起51的直徑上存在 偏差，所以優(yōu)選各貫通孔30a、30b的直徑大于第一焊錫凸起51的直徑，以能夠克服該偏差。例如，在第一焊錫凸起51的直徑約為0. 6 μ m時，優(yōu)選將各貫通孔30a、30b的直徑 形成為大于0. 6 μ m的約0. 7 μ m。接著，如圖2F所示，將該焊錫凸起51回流加熱至高于第一焊錫凸起51熔點(diǎn)的溫 度，由此使焊錫凸起51熔化而與第一電極22接合。此時，各電路基體材料20、30和半導(dǎo)體封裝50因材料不同而熱膨脹相互不同的量。但是，在本實(shí)施方式中，因?yàn)榈诙娐坊w材料30的各貫通孔30a、30b發(fā)揮保持 第一焊錫凸起51的功能，所以能夠抑制因上述的熱膨脹量不同而引起各電路基體材料20、 30和半導(dǎo)體封裝50的錯位。然后，通過使第一焊錫凸起51冷卻固化，上述的第一電路基體材料20、第二電路 基體材料30和半導(dǎo)體封裝50通過第一焊錫凸起51機(jī)械且電性地相互連接起來。如上所述，在各貫通孔30a、30b中的第一貫通孔30a中，在該貫通孔30a的內(nèi)表面 未露出各配線33、36、39。因此，第一貫通孔30a內(nèi)的第一焊錫凸起51未與第二電路基體材 料30的各配線33、36、39連接。另一方面，在第二貫通孔30b中，因?yàn)樵谄鋬?nèi)表面露出信號配線36，所以第一焊錫 凸起51與該信號配線36電連接，半導(dǎo)體封裝50的規(guī)定的信號傳輸至第二電路基體材料 20。然后，該信號經(jīng)由與第二電路基體材料20連接的連接器60輸入至其他的電子部 件等和從其他的電子部件等輸出。這樣，在該半導(dǎo)體器件中，將半導(dǎo)體封裝50的規(guī)定的信 號和除此之外的信號分離，這些信號能夠分開地分別供給至第一電路基體材料20和第二 電路基體材料30。通過上述工序，完成了本實(shí)施方式的半導(dǎo)體器件的基本結(jié)構(gòu)。根據(jù)上述的本實(shí)施方式，如圖2F所示，在第二電路基體材料30上設(shè)置有貫通孔 30a、30b，以使第一焊錫凸起51穿過上述的貫通孔30a、30b。若這樣，在使第一焊錫凸起51回流時，第二電路基體材料30的各貫通孔30a、30b 保持熔化了的第一焊錫凸起51，發(fā)揮限制第一焊錫凸起51運(yùn)動的功能。因此，即使在因材 料不同而引起回流時各電路基體材料20、30和半導(dǎo)體封裝50各自的熱膨脹量不同的情況 下，也能夠防止第一焊錫凸起51和各電極22、52之間產(chǎn)生錯位。并且，在本實(shí)施方式中，不是如圖IB所示設(shè)置兩層焊錫凸起5、8，而僅利用一層第 一焊錫凸起51將半導(dǎo)體封裝50安裝在第一電路基體材料20上。因此，安裝時進(jìn)行的回流次數(shù)變?yōu)閮H對焊錫凸起51進(jìn)行一次回流，與如圖1A、圖 IB所示進(jìn)行兩次回流的情況相比，能夠進(jìn)一步降低回流時第一焊錫凸起51與各電極22、52 產(chǎn)生錯位的危險性。而且，與圖IB的例子相比，通過這樣僅設(shè)置一層第一焊錫凸起51，能夠減小第一 電路基體材料20與半導(dǎo)體封裝50間的間隔L。由此，能夠縮短配線從半導(dǎo)體封裝50牽引到第一電路基體材料20的牽引距離，能夠抑制RC延遲，從而能夠提供能夠進(jìn)行高速動作的 半導(dǎo)體器件。 另外，半導(dǎo)體封裝50的規(guī)定的信號從第二貫通孔30b傳輸至第二電路基體材料30 的信號配線36。如上所述，因?yàn)閮筛撔盘柵渚€36形成一對而發(fā)揮差動配線的功能，所以 能夠?qū)⑸鲜龅男盘柕脑肼暤燃壘S持在低的狀態(tài)，同時能夠?qū)崿F(xiàn)器件的高速化。尤其是，信號配線36被僅由如聚酰亞胺那樣的介電常數(shù)相等的樹脂形成的第二 絕緣層35和第三絕緣層38夾持，因而沿著信號路徑的周圍的介電常數(shù)變動小。相對于此，在使用將熱固化性樹脂含浸在玻璃纖維布中而形成的復(fù)合材料的電路 基體材料中，因?yàn)椴ＡЮw維布的介電常數(shù)大于熱固性樹脂的介電常數(shù)，所以在玻璃纖維布 的織眼附近，信號配線周圍的介電常數(shù)產(chǎn)生變動。由此，在這種情況下，在差動信號配線的 兩個信號配線之間，信號的傳播時間產(chǎn)生延遲，當(dāng)該延遲超過允許范圍時，在半導(dǎo)體封裝50 中不能處理該信號。在本實(shí)施方式中，各絕緣層35、38和粘接層34、37僅由樹脂形成，未使用玻璃纖維 布，因而信號的傳播時間不會因玻璃纖維布的織眼產(chǎn)生延遲，從而在半導(dǎo)體封裝50中能夠 高速地處理信號。(第二實(shí)施方式)下面，說明第二實(shí)施方式。在本實(shí)施方式中，對與第一實(shí)施方式相比有利于半導(dǎo)體器件的微細(xì)化的技術(shù)進(jìn)行 說明。圖4A 圖4D是本實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖。此外，在這些 圖中，在與第一實(shí)施方式說明的要素相同的要素上標(biāo)注與第一實(shí)施方式相同的附圖標(biāo)記， 下面省略說明。在制造該半導(dǎo)體器件時，首先，如圖4A所示，準(zhǔn)備第一實(shí)施方式說明的第二電路 基體材料30。但是，在本實(shí)施方式中，在該第二電路基體材料30的兩個主面中的與后述的第一 電路基體材料相向的主面上預(yù)先形成多個凹部30c。該凹部30c的形成方法未被特別限定。例如，能夠通過二氧化碳激光器的照射使 第二電路基體材料30的規(guī)定部分蒸騰形成凹部30c?；蛘撸梢詫⑽磮D示的抗蝕圖形用作 掩模，通過濕法蝕刻除去第二電路基體材料30的規(guī)定部分形成凹部30c。無論是那種情況， 信號配線36都發(fā)揮對激光和濕法蝕刻進(jìn)行阻擋的功能，凹部30c不會形成為比信號配線36 更深。接著，如圖4B所示，在凹部30c設(shè)置第二焊錫凸起61，使該第二焊錫凸起61與在 凹部30c的底面露出的信號配線36接合。該第二焊錫凸起61的直徑未被特別限定，但優(yōu)選小于第一實(shí)施方式說明的第一 焊錫凸起51 (參照圖2C)的直徑，例如為0. 2mm 0. 4mm左右。另外，第二焊錫凸起61的材料也未被特別限定，能夠使用與第一焊錫凸起51相同 的材料。接著，如圖4C所示，使半導(dǎo)體封裝50所具有的多個第一焊錫凸起51穿過第一貫 通孔30a和第二貫通孔30b，使該第一焊錫凸起51與第一電極22抵接。
另外，在本實(shí)施方式中，在第一電路基板20的表面形成有多個第三電極23，在本 工序中使第二焊錫凸起61與這些第三電極23抵接。然后，如圖4D所示，通過將該焊錫凸起51、61回流加熱至高于各焊錫凸起51、61 的熔點(diǎn)的溫度，使各焊錫凸起51、61熔化而使其與各電極22、23接合。通過以上工序，完成了本實(shí)施方式的半導(dǎo)體器件的基本結(jié)構(gòu)。根據(jù)本實(shí)施方式，除了第一焊錫凸起51之外，在第二電路基體材料30的凹部30c 還設(shè)置有第二焊錫凸起61，因而與第一實(shí)施方式相比，各焊錫凸起51、61的配置密度高。因此，能夠縮小第一電路基體材料20的相鄰的兩個第三電極23彼此間的間隔P， 從而能夠使半導(dǎo)體器件微細(xì)化。而且，通過使該第二焊錫凸起61的直徑小于第一焊錫凸起51的直徑，能夠進(jìn)一步 減小第三電極23彼此間的間隔P，從而能夠使半導(dǎo)體器件更加微細(xì)化。并且，通過設(shè)置第二焊錫凸起61，信號配線36與第三電極23的間隔T減小，因而 能夠比第一實(shí)施方式更高效地抑制RC延遲，從而使半導(dǎo)體器件更加高速化。(第三實(shí)施方式)在上述的第二實(shí)施方式中，如圖4D所示，在第二電路基體材料30的兩個主面中的 與第一電路基體材料20相向的一側(cè)設(shè)置第二焊錫凸起61，從而縮小第一電路基體材料20 的第三電極23彼此間的間隔P。相對于此，在本實(shí)施方式中，與第二實(shí)施方式相比，上下顛倒地使用第二電路基體 材料30，來縮小半導(dǎo)體封裝50的電極彼此間的間隔。圖5A 圖5C是本實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖。此外，在這些 圖中，在與第二實(shí)施方式說明的要素相同的要素上標(biāo)注與第二實(shí)施方式相同的附圖標(biāo)記， 下面省略說明。首先，如圖5A所示，準(zhǔn)備第二電路基體材料30使上側(cè)形成第二焊錫凸起61。如第二實(shí)施方式說明的那樣，各個第二焊錫凸起61接合在露出于凹部30c的底面 的信號配線36上。另外，各個第二焊錫凸起61的直徑小于第一實(shí)施方式說明的第一焊錫 凸起51的直徑(參照圖2C)，為0. 2mm 0. 4mm左右的值。接著，如圖5B所示，使半導(dǎo)體封裝50所具有的多個第一焊錫凸起51穿過第一貫 通孔30a和第二貫通孔30b，使該第一焊錫凸起51與第一電路基體材料20的第一電極22 抵接。在此，在本實(shí)施方式的半導(dǎo)體封裝50的表面上除了第二電極52以外，還設(shè)置有多 個第四電極討。在本工序中，使上述的第二焊錫凸起61與這些第四電極M抵接。然后，如圖5C所示，通過將該焊錫凸起51、61回流加熱至高于各焊錫凸起51、61 熔點(diǎn)的溫度，使各焊錫凸起51、61熔化而使其與第一電極22和第四電極M接合。根據(jù)上述工序，完成了本實(shí)施方式的半導(dǎo)體器件的基本結(jié)構(gòu)。根據(jù)本實(shí)施方式，與第二實(shí)施方式相同，除了第一焊錫凸起51之外，還設(shè)置有第 二焊錫凸起61，因而與第一實(shí)施方式相比，各焊錫凸起51、61的配置密度高。并且，因?yàn)橥ㄟ^這樣高密度配置的第二焊錫凸起61連接半導(dǎo)體封裝50和第二電 路基體材料30，所以與第二焊錫凸起61配合，使半導(dǎo)體封裝50的第四電極M的配置密度高密度化。由此，能夠縮小半導(dǎo)體封裝50的相鄰的兩個第四電極M彼此間的間隔S,能夠使 半導(dǎo)體器件微細(xì)化。(第四實(shí)施方式)在第一實(shí)施方式中，如圖2D所示，在向第一電路基體材料20上安裝半導(dǎo)體封裝50 時，僅在半導(dǎo)體封裝50上設(shè)置第一焊錫凸起51，在第一電路基體材料20上未設(shè)置焊錫凸 起。相對于此，在本實(shí)施方式中，如下所述，在第一電路基體材料20和半導(dǎo)體封裝50 上都設(shè)置焊錫凸起。圖6A 圖6C是本實(shí)施方式的半導(dǎo)體器件的制造過程中的剖視圖。此外，在這些 圖中，在與第一實(shí)施方式說明的要素相同的要素上標(biāo)注與第一實(shí)施方式相同的附圖標(biāo)記， 下面省略說明。在制造該半導(dǎo)體器件時，首先，如圖6A所示，準(zhǔn)備第一電路基體材料20、第二電路 基體材料30和半導(dǎo)體封裝50。其中，在半導(dǎo)體封裝50的第二電極52上與第一實(shí)施方式同樣地接合有多個第一 焊錫凸起51。另一方面，在第一電路基體材料20的第一電極22上接合有多個第二焊錫凸起70。另外，在第二電路基體材料30上與第一實(shí)施方式同樣地形成有第一貫通孔30a和 第二貫通孔30b。這些貫通孔30a、30b的直徑D1未被特別限定，但優(yōu)選直徑D1小于各凸起 51、70各自的直徑D2。在本實(shí)施方式中，貫通孔30a、30b的直徑D1約為0. 4mm，各凸起51、70的直徑D2約 為 0. 6mmο此外，第一焊錫凸起51和第二焊錫凸起70的直徑不必相等，可以是不相等的直徑。接著，如圖6B所示，使第二電路基體材料30朝向第一電路基體材料20下降，使貫 通孔30a、30b與各個第二焊錫凸起70嵌合。此時，如上所述，因?yàn)楦髫炌?0a、30b的直徑D1小于第二焊錫凸起70的直徑D2, 所以在本工序中第二焊錫凸起70不會穿過各貫通孔30a、30b，而形成第二電路基體材料30 被焊錫凸起70卡止的狀態(tài)。然后，使半導(dǎo)體部件50朝向第二電路基體材料30下降，使第一焊錫凸起51與各 貫通孔30a、30b嵌合。在本實(shí)施方式中，通過這樣地使各凸起51、70與貫通孔30a、30b嵌合，能夠以自身 調(diào)整的方式確定各電路基板20、30和半導(dǎo)體封裝50的相互位置，從而使各電路基板20、30 和半導(dǎo)體封裝50易于對位。接著，如圖6C所示，通過對各焊錫凸起51、70進(jìn)行加熱使其熔化，形成柱狀的連接 介質(zhì)75。然后，通過該連接介質(zhì)75的冷卻固化，將第一電路基體材料20的第一電極22和 半導(dǎo)體部件50的第二電極52電性且機(jī)械地連接起來。另外，在第二貫通孔30b的內(nèi)表面露出的信號配線36與上述的連接介質(zhì)75連接， 由此半導(dǎo)體封裝50的規(guī)定的信號傳輸至第二電路基體材料30。
另一方面，如第一實(shí)施方式說明的那樣，在第一貫通孔30a中，因?yàn)樵谄鋬?nèi)表面未 露出信號配線36，所以信號配線36與連接介質(zhì)75未連接。在此，在通過連接介質(zhì)75無間隙地填充貫通孔30a、30b時，如圖6B所示，優(yōu)選熔 化前的各焊錫凸起51、70不相互分離而各自的頂點(diǎn)相接。通過以上的工序，完成了本實(shí)施方式的半導(dǎo)體器件的基本結(jié)構(gòu)。根據(jù)上述的本實(shí)施方式，如參照圖6B所說明的那樣，使各焊錫凸起51、70與第二 電路基體材料30的各貫通孔30a、30b嵌合。由此，能夠自動決定各電路基體材料20、30和 半導(dǎo)體封裝50的相互位置，能夠簡單地使各電路基體材料20、30和半導(dǎo)體封裝50對位。另外，如圖6C所示，使各焊錫凸起51、70熔化形成的連接介質(zhì)75成為使各焊錫凸 起51、70在上下方向上連起來的形式，且成為高度H大于寬度W的柱狀。在此，各電路基體材料20、30和半導(dǎo)體封裝50因它們的材料不同而具有相互不同 的熱膨脹量。因這樣的熱膨脹量不同而有應(yīng)力作用在連接介質(zhì)75上，高度方向上長的連接 介質(zhì)75具有易于通過自身變形來吸收該應(yīng)力的特性，因而減小因應(yīng)力原因而在連接介質(zhì) 75與各電極22、51之間產(chǎn)生連接不良的危險性。并且，在形成連接介質(zhì)75前，第一電路基體材料20和半導(dǎo)體封裝50因熱過程等 而產(chǎn)生彎曲，由于位置的不同，相向的電極22、52彼此間的間隔發(fā)生變動，在這種情況下， 也能夠通過柱狀的連接介質(zhì)75吸收該間隔的變動。由此，能夠防止因第一電路基體材料20 等的彎曲而產(chǎn)生的電路基體材料20與半導(dǎo)體封裝50的連接不良，從而能夠提高半導(dǎo)體器 件的可靠性。而且，在本實(shí)施方式中，如上所述，各貫通孔30a、30b的直徑D1小于各凸起51、70 的直徑D2。因此，與直徑D1大于直徑A的情況相比，能夠增大信號配線36在第二電路基體 材料30中所占的區(qū)域。(第五實(shí)施方式)圖7是本實(shí)施方式的半導(dǎo)體器件的剖視圖。此外，在圖7中，在與第一實(shí)施方式說 明的要素相同的要素上標(biāo)注與第一實(shí)施方式相同的附圖標(biāo)記，下面省略說明。在本實(shí)施方式中，如圖7所示，在第二電路基體材料30的上方排列設(shè)置有兩個半 導(dǎo)體封裝50。這樣在第一電路基體材料20上安裝多個半導(dǎo)體封裝50，與僅安裝一個半導(dǎo)體封 裝50的情況相比，能夠使半導(dǎo)體器件整體多功能化。并且，第二電路基體材料30具有撓性，因而如圖7中的虛線Q所示地使第二電路 基體材料30發(fā)生撓曲，還能夠使各半導(dǎo)體封裝50與各電路基體材料30的對位具有余量。此外，在該例子中，在第一電路基體材料20上安裝了兩個半導(dǎo)體封裝50，但半導(dǎo) 體封裝50的個數(shù)不限于此，可以安裝三個以上的半導(dǎo)體封裝50。以上，詳細(xì)地說明了各實(shí)施方式，但各實(shí)施方式不限于上述的內(nèi)容。例如，在第一 第五實(shí)施方式中，在第一電路基體材料20上安裝有半導(dǎo)體封裝 50，但能夠安裝的半導(dǎo)體部件不限于半導(dǎo)體封裝50，可以將半導(dǎo)體元件安裝在第一電路基 體材料20上作為半導(dǎo)體部件。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具有第一電路基體材料，在其表面上形成有多個第 一電極；第二電路基體材料，其設(shè)置在所述第一電路基體材料的上方，在所述多個第一電極 的每個第一電極的上方形成有第一貫通孔和第二貫通孔；半導(dǎo)體部件，其設(shè)置在所述第二 電路基體材料的上方，在所述半導(dǎo)體部件的表面上形成有多個第二電極；多個第一凸起，其 設(shè)置在所述第一貫通孔內(nèi)和所述第二貫通孔內(nèi)，用于連接所述第一電極和所述第二電極。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第二電路基體材料具有配線，通過絕緣材料使所述第一貫通孔的內(nèi)表面與所述配 線隔離開。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第二電路基體材料具有配線，所述配線在所述第二貫通孔的內(nèi)表面露出，該配線 與所述第一凸起連接。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，在所述第二電路基體材料中設(shè)置有兩根所述配線，兩根所述配線形成一對并發(fā)揮差動 配線的功能。
5.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，所述第二電路基體材料具有由樹脂形成的第一絕緣層，在其上表面形成有所述配線； 由樹脂形成的第二絕緣層，其覆蓋所述配線和所述第一絕緣層。
6.如權(quán)利要求1 5中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，還具有 第三電極，其形成在所述第一電路基體材料的所述表面上，配線，其形成在所述第二電路基體材料上；在所述第二電路基體材料的兩個主面中的與所述第一電路基體材料相向的主面上形 成有凹部，并且，在所述凹部設(shè)置有直徑小于所述第一凸起的直徑的第二凸起，通過所述第二凸 起，使所述第一電路基體材料的所述第三電極和所述第二電路基體材料的所述配線連接起來。
7.如權(quán)利要求1 5中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，還具有； 第四電極，其形成在所述半導(dǎo)體部件的所述表面上，配線，其形成在所述第二電路基體材料上；在所述第二電路基體材料的兩個主面中的與所述半導(dǎo)體部件相向的主面上形成有凹部，并且，在所述凹部設(shè)置有直徑小于所述第一凸起的直徑的第二凸起，通過所述第二凸 起，使所述半導(dǎo)體部件的所述第四電極和所述第二電路基體材料的所述配線連接起來。
8.如權(quán)利要求1 7中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于， 所述第二電路基體材料具有撓性。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于， 在所述第二電路基體材料的邊緣設(shè)置有連接器。
10.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，在所述第二電路基板的上方排列設(shè)置有多個所述半導(dǎo)體部件。
11.一種半導(dǎo)體器件的制造方法，其特征在于，具有在表面形成有多個第一電極的第一電路基體材料的上方配置形成有第一貫通孔和第 二貫通孔的第二電路基體材料的工序；使形成在半導(dǎo)體部件的多個第二電極中的每個第二電極上的多個第一凸起穿過所述 第一貫通孔和所述第二貫通孔，并使所述多個第一凸起與所述第一電路基體材料的多個所 述第一電極抵接的工序；對所述第一凸起進(jìn)行加熱使其熔化，并使所述第一凸起與所述第一電極接合的工序。
12.如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，還具有在所述第二電路基體材料的兩個主面中的與所述第一電路基體材料相向的主面上形 成凹部，并使所述第二電路基體材料的配線在該凹部中露出的工序，在所述凹部設(shè)置直徑小于所述第一凸起的直徑的第二凸起，并連接所述配線和所述第 二凸起的工序；在使所述多個第一凸起與所述多個第一電極抵接的工序中，使所述第二凸起與形成在 所述第一電路基體材料的所述表面上的第三電極抵接，在使所述第一凸起與所述第一電極接合的工序中，使所述第二凸起與所述第三電極接合O
13.如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，還具有在所述第二電路基體材料的兩個主面中的與所述半導(dǎo)體部件相向的主面上形成凹部， 并使所述第二電路基體材料的配線在該凹部中露出的工序，在所述凹部設(shè)置直徑小于所述第一凸起的直徑的第二凸起，并連接所述配線和所述第 二凸起的工序；在使所述多個第一凸起抵接在所述多個第一電極上的工序中，使所述第二凸起與形成 在所述半導(dǎo)體部件的所述表面上的第四電極抵接，在使所述第一凸起與所述第一電極接合的工序中，使所述第二凸起與所述第四電極接合 O
14.一種半導(dǎo)體器件的制造方法，其特征在于，具有在第一電路基體材料所具有的多個第一凸起中的每個第一凸起上嵌合第二電路基體 材料的多個貫通孔中的每個貫通孔的工序；使半導(dǎo)體部件所具有的多個第二凸起中的每個第二凸起與所述電路基體材料的所述 多個貫通孔中的每個貫通孔嵌合的工序；對各個所述第一凸起和所述第二凸起進(jìn)行加熱使其熔化，通過各個該第一凸起和該第 二凸起將所述第一電路基體材料和所述半導(dǎo)體部件電性且機(jī)械地連接起來的工序。
15.如權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于， 所述貫通孔的直徑小于各個所述第一凸起和所述第二凸起的直徑。
全文摘要
本發(fā)明提供半導(dǎo)體器件及其制造方法，使半導(dǎo)體部件和電路基板易于對位。半導(dǎo)體器件具有第一電路基體材料(20)，在其表面上形成有多個第一電極(22)；第二電路基體材料(30)，其設(shè)置在第一電路基體材料(20)的上方，在第一電極(22)中的每個第一電極(22)的上方形成有第一貫通孔(30a)和第二貫通孔(30b)；半導(dǎo)體封裝(50)，其設(shè)置在第二電路基體材料(30)的上方；多個第一凸起(51)，其設(shè)置在第一貫通孔(30a)和第二貫通孔(30b)內(nèi)，連接第一電極(22)和半導(dǎo)體封裝(50)。
文檔編號H01L21/60GK102082129SQ20101051033
公開日2011年6月1日 申請日期2010年10月14日 優(yōu)先權(quán)日2009年10月14日
發(fā)明者水谷大輔 申請人:富士通株式會社