專利名稱：一種半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，更具體地講，本發(fā)明涉及一種高壓浮空阱(Floating Well)。
背景技術(shù)：
圖1所示的電路可以表示多種類型的DC/DC功率轉(zhuǎn)換集成電路。如圖1所示，負(fù) 載102通過從電源Vin獲取能量，使負(fù)載電壓穩(wěn)定在一個(gè)低于Vin的數(shù)值。節(jié)點(diǎn)103提供反 饋信號給控制器104?？刂破?04通過控制高端開關(guān)106和低端開關(guān)108的占空比調(diào)節(jié)負(fù) 載電壓。電感110和電容112耦接于開關(guān)節(jié)點(diǎn)114和輸出負(fù)載102之間，組成低通濾波器， 用以獲取平滑的負(fù)載電壓。實(shí)踐中，開關(guān)106和108通常由功率MOSFET (金屬-氧化物-半 導(dǎo)體場效應(yīng)晶體管)實(shí)現(xiàn)，并且每個(gè)開關(guān)均由大量的MOSFET并聯(lián)而成。對于本領(lǐng)域技術(shù)人 員來說，圖1所示電路的工作原理已是眾所周知，因此無須在此重述。在一些應(yīng)用中，電源Vin的峰值高達(dá)幾百伏。此時(shí)，開關(guān)106和108所承受的電壓 也高達(dá)幾百伏。因此，對于此類應(yīng)用，開關(guān)106和108應(yīng)當(dāng)被設(shè)計(jì)為可承受幾百伏電壓的器 件。在一個(gè)實(shí)施例中，除電感110、電容112、負(fù)載102和其他一些電阻或電容外，大多 數(shù)器件都集成于同一晶粒之上。包括控制器104在內(nèi)的一些電路耦接至Vin，而所述電路一 般采用僅可承受幾十伏電壓的低壓器件。為此，需要將所述低壓器件與電源Vin隔離以防止 器件被擊穿(breakdown)。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種半導(dǎo)體器件，該器件可以承受數(shù)百伏的高電壓，并將 集成在其內(nèi)部的器件與高電壓區(qū)域隔離。本發(fā)明的目的通過下述技術(shù)方案來實(shí)現(xiàn)本發(fā)明給出了一種半導(dǎo)體器件，包括襯底；N型埋層，所述N型埋層毗鄰所述襯 底；N型摻雜區(qū)域，所述N型摻雜區(qū)域毗鄰所述N型埋層和所述襯底，所述N型摻雜區(qū)域包 括第一 N型摻雜區(qū)域，所述第一 N型摻雜區(qū)域毗鄰所述N型埋層并具有第一摻雜濃度；第 二 N型摻雜區(qū)域，所述第二 N型摻雜區(qū)域不毗鄰所述N型埋層并具有低于所述第一摻雜濃 度的第二摻雜濃度；P型摻雜區(qū)域，所述P型摻雜區(qū)域毗鄰所述第二 N型摻雜區(qū)域和所述襯 底；以及電阻，所述電阻耦接至所述第一 N型摻雜區(qū)域和所述P型摻雜區(qū)域。本發(fā)明給出了一種半導(dǎo)體器件，包括襯底；阱，所述阱毗鄰所述襯底并包括與所 述襯底毗鄰的N型埋層和與所述N型埋層毗鄰的N型摻雜區(qū)域；具有摻雜梯度的N型摻雜 區(qū)域，所述具有摻雜梯度的N型摻雜區(qū)域毗鄰所述襯底和所述阱的N型摻雜區(qū)域；P型摻雜 區(qū)域，所述P型摻雜區(qū)域毗鄰所述襯底和所述具有摻雜梯度的N摻雜區(qū)域；以及電阻，所述 電阻耦接至所述阱的N型摻雜區(qū)域和所述P型摻雜區(qū)域。本發(fā)明給出的半導(dǎo)體器件采用分級摻雜的結(jié)構(gòu)，可以減輕穿通現(xiàn)象，提高擊穿電
5壓。該器件可以將集成在其內(nèi)部的器件與其他高電壓區(qū)域電隔離，使這些器件只承受幾十 伏的電壓差，從而確保其安全工作。
圖1示出了一款使用現(xiàn)有技術(shù)的DC/DC電源轉(zhuǎn)換器；圖2示出了本發(fā)明的一個(gè)垂直于Y軸的橫截面；圖3示出了本發(fā)明的一個(gè)垂直于Z軸的橫截面。
具體實(shí)施例方式在文獻(xiàn)中所述的特定實(shí)施例代表本發(fā)明的示例性實(shí)施例，并且本質(zhì)上僅為演示而 非限制。說明書中“一個(gè)實(shí)施例”或者“實(shí)施例”的引用意味著結(jié)合該實(shí)施例所描述的特定特 征，結(jié)構(gòu)或者特性包括在本發(fā)明的至少一個(gè)實(shí)施例中。短語“在一個(gè)實(shí)施例中”在說明書中 各個(gè)位置出現(xiàn)并不全部涉及相同的實(shí)施例，也不是相互排除其他實(shí)施例或者可變實(shí)施例。根據(jù)本發(fā)明的實(shí)施例可應(yīng)用于DC/DC電源轉(zhuǎn)換器，但這不是對本發(fā)明使用范圍的 限定，本發(fā)明可用于其它電子電路系統(tǒng)中。在一個(gè)實(shí)施例中，一個(gè)晶粒中，與其他高電壓區(qū) 域電隔離的區(qū)域稱為浮空阱。圖2示出本發(fā)明一個(gè)實(shí)施例的橫截面。為清晰展示本發(fā)明，未按照比例繪制圖2， 并以矩形表示各摻雜區(qū)域。圖2同時(shí)示出一個(gè)坐標(biāo)系統(tǒng)，其中坐標(biāo)系統(tǒng)的X軸202和Z軸 204平行于橫截面，Y軸206垂直于橫截面。圖3示出本發(fā)明一個(gè)實(shí)施例的另一橫截面。為清晰展示本發(fā)明，未按照比例繪制 圖3。圖3同時(shí)示出了圖2所示坐標(biāo)系統(tǒng)，用以展現(xiàn)圖2所示橫截面與圖3所示橫截面間方 向關(guān)系，圖3所示的橫截面垂直于Z軸204。參考圖2，N型埋層210分布于P型襯底208中。為簡化圖2，僅顯示毗鄰N型埋層 210的若干區(qū)域中的四個(gè)區(qū)域，即區(qū)域212、214、216和218。區(qū)域212和216是N型摻雜區(qū) 域，區(qū)域214和218是P型摻雜區(qū)域。在一個(gè)實(shí)施例中，可以有更多或者更少的區(qū)域毗鄰N 型埋層210，但是毗鄰N型埋層210的若干區(qū)域的最外層區(qū)域應(yīng)當(dāng)是N型摻雜區(qū)域。在圖2和圖3所示實(shí)施例中，N型摻雜區(qū)域212是環(huán)繞N型埋層210的連續(xù)圓環(huán)， 但由于圖2所示為一橫截面，故圖2中N型摻雜區(qū)域212顯示為不連續(xù)區(qū)域。參考圖3，圖 3所示虛線圓環(huán)302對應(yīng)圖2所示的N型埋層210的外邊界302。圖3所示虛線圓環(huán)304 和306分別對應(yīng)圖2所示的結(jié)304和306，其中結(jié)304分布于N型摻雜區(qū)域212和220交界 處，結(jié)306分布于N型摻雜區(qū)域220和222交界處。參考圖3，圖3所示虛線圓環(huán)301和304之間的圓環(huán)區(qū)域?yàn)镹型摻雜區(qū)域212。在 一個(gè)實(shí)施例中，N型摻雜區(qū)域212可以是不標(biāo)準(zhǔn)的圓環(huán)形。在另外一些實(shí)施例中，N型摻雜 區(qū)域212可以是其他幾何形狀，也可以是不規(guī)則形狀。參考圖2，區(qū)域214和區(qū)域218可以是同一區(qū)域，即可以是從圖3中同一個(gè)圓環(huán)切 下的橫截面。在此用不同的名稱標(biāo)記，以便與討論。參考圖2，N型摻雜區(qū)域220毗鄰并環(huán)繞N型摻雜區(qū)域212，其分布于如圖3所示 的虛線圓環(huán)304和306之間。N型摻雜區(qū)域220的摻雜濃度低于N型摻雜區(qū)域212的摻雜 濃度，故在圖2中用N—表示。N型摻雜區(qū)域222毗鄰并環(huán)繞N型摻雜區(qū)域220，其分布于如圖3所示虛線圓環(huán)306和308之間。N型摻雜區(qū)域222的摻雜濃度低于N型摻雜區(qū)域220 的摻雜濃度，故在圖2中用N—表示。P型摻雜區(qū)域224毗鄰N型摻雜區(qū)域222，其分布于如 圖3所示的虛線圓環(huán)308和310之間。P型摻雜區(qū)域224可以是P型襯底208的一部分，在 此，標(biāo)記為不同的區(qū)域以便于討論。N型摻雜區(qū)域212、220、222和224可不采用或者不完全 采用圓環(huán)形，在其他實(shí)施例中，可采用其他幾何形狀，也可采用不規(guī)則的形狀。N型埋層210分布于圖3所示虛線301區(qū)域。在一個(gè)實(shí)施例中，N型埋層210呈圓 盤狀，在另外一些實(shí)施例可以使用其他形狀。為簡化，圖3沒有示出區(qū)域214、216和218 (如 上所述，區(qū)域214和218可以是同一區(qū)域)。參考圖2，標(biāo)記為226的區(qū)域是一層絕緣材料，例如二氧化硅(以下稱氧化層 226)。為清晰展示本發(fā)明，圖2所示的實(shí)施例中沒有展示分布在區(qū)域212、214、216、218和 N型埋層210上方的絕緣材料。實(shí)際應(yīng)用中，這些區(qū)域的上方可以沉積絕緣層。螺旋狀電阻228，也稱螺旋狀場板228，分布于氧化層226內(nèi)。圖2用帶斜線的矩 形表示螺旋狀電阻228，圖3用螺旋狀實(shí)線228表示螺旋狀電阻228。為簡化圖紙，圖3減 少了圖2所示的螺旋狀電阻228的環(huán)繞數(shù)圈，僅環(huán)繞2圈。此外，為簡便，圖3使用相同寬 度(在XY平面)的實(shí)線表示螺旋狀電阻228，而圖2使用的帶斜線的矩形有尺寸差別；在 圖2和圖3中各區(qū)域的尺寸不完全匹配。圖3所示的橫截面為螺旋狀電阻228所在的XY 平面，圖3中其他器件結(jié)構(gòu)低于或高于(沿Z軸方向)橫截面，故用虛線表示。螺旋狀電阻器228的內(nèi)端耦接至N型摻雜區(qū)域212。例如，圖2和圖3所示的實(shí)施 例，螺旋狀電阻228的內(nèi)端，通過高摻雜N區(qū)域234、連接通孔240 (英文名稱為via，可分為 耦接至高摻雜N區(qū)域234的第一連接通孔和耦接至互連結(jié)構(gòu)230的第二連接通孔)和互連 結(jié)構(gòu)230 (圖2中帶交叉線的矩形，圖3中用虛線表示的矩形)，耦接至N型摻雜區(qū)域212。 高摻雜N區(qū)域234、互連結(jié)構(gòu)230和連接通孔240形成的歐姆接觸(Ohmic Contact)，為螺 旋狀電阻器228和N型摻雜區(qū)域212提供良好的電連接。從圖3可見，螺旋狀電阻器228 呈環(huán)繞N型摻雜區(qū)域212的圖案。當(dāng)部分螺旋狀電阻器228位于N型摻雜區(qū)域212的投影 內(nèi)時(shí)，也即部分螺旋狀電阻器228環(huán)繞N型摻雜區(qū)域212。螺旋狀電阻器228的外端耦接至P型摻雜區(qū)域224。例如，圖2和圖3所示的實(shí) 施例，螺旋狀電阻228外端，通過高摻雜P區(qū)238、連接通孔236 (英文名稱為via，可分為耦 接至高摻雜P區(qū)238的第三連接通孔和耦接至互連結(jié)構(gòu)232的第四連接通孔)和互連結(jié)構(gòu) 232(圖2中帶交叉線的矩形，圖3中用虛線表示的矩形)，耦接至P摻雜區(qū)域224。高摻雜 N區(qū)域238、互連結(jié)構(gòu)232和連接通孔形成歐姆接觸(Ohmic Contact)，為螺旋狀電阻器228 和N型摻雜區(qū)域222提供一個(gè)良好的電連接。螺旋狀電阻228可以不呈現(xiàn)標(biāo)準(zhǔn)的螺旋狀，在一些實(shí)施例中螺旋狀電阻228可完 全不呈現(xiàn)螺旋狀，而是從N型摻雜區(qū)域212蜿蜒至N型摻雜區(qū)域222。在一些實(shí)施例中螺旋 狀電阻228包括直線狀電阻，或呈帶拐角的多邊形。因此，在一般情況下，描述性術(shù)語“螺旋 狀電阻器”，并非限制耦接外側(cè)P型摻雜區(qū)域(如224)和內(nèi)側(cè)N型摻雜區(qū)域(如212)的電 阻必然是螺旋狀。在一些實(shí)施例中，螺旋狀電阻228可由多晶硅制成?？墒褂帽娝苤募夹g(shù)制造 螺旋狀電阻228，以達(dá)到所需的電阻值。例如，對于一些實(shí)施例，可使用方塊電阻(方塊電 阻是指長、寬相等的半導(dǎo)體材料的電阻，理想情況下它等于該材料的電阻率除以厚度。半導(dǎo)體材料的電阻等于方塊電阻乘以方塊數(shù)量，其中方塊數(shù)量是半導(dǎo)體材料的長度與寬度的比 值。一般而言，半導(dǎo)體材料的電阻率和厚度是固定的，可以通過靈活設(shè)置半導(dǎo)體材料的長度 與寬度設(shè)定其電阻值)約為1 5ΚΩ/口(其中字符“ □”表示單位方塊電阻)的多晶硅 薄膜電阻制作螺旋狀電阻228。在一個(gè)實(shí)施例中螺旋狀電阻228電阻值約60ΜΩ。對于一 些實(shí)施例，螺旋狀電阻228的典型彎曲的曲率半徑(Radii of Curvature)約為100 200 微米。這些數(shù)值都是示例性的，其他實(shí)施例中可使用其他數(shù)值。N型摻雜區(qū)域212，220和222的摻雜濃度是具有梯度。為簡單起見，只顯示3個(gè)摻 雜梯度，對其他實(shí)施例，可使用多個(gè)梯度或者連續(xù)變化的梯度。在一個(gè)實(shí)施例中，N型摻雜 區(qū)域212摻雜濃度在IO15CnT2到IO16CnT2之間，N型摻雜區(qū)域220的摻雜濃度在N型摻雜區(qū) 域212的十分之一左右，而N型摻雜區(qū)域222是220的十分之一左右。在此，各個(gè)摻雜濃度 僅是示例性的，其他實(shí)施例可以使用其他摻雜濃度。實(shí)際應(yīng)用中，互連結(jié)構(gòu)230可能處于第一電壓，互連結(jié)構(gòu)232可能處于不同于第一 電壓的第二電壓。因此，區(qū)域212和N型埋層210處于第一電壓，P摻雜區(qū)域224處于第二 電壓。對于一些消費(fèi)電子產(chǎn)品的應(yīng)用，第一電壓和第二電壓相差可能很大，比如幾百伏。對 于一個(gè)實(shí)施例，互連結(jié)構(gòu)230的電壓是電源電壓Vin，而互連結(jié)構(gòu)232的電壓地電壓。上述電壓差等于螺旋狀電阻228兩端電壓差，這會(huì)在電阻上產(chǎn)生靜態(tài)電流。如果 是螺旋狀電阻228阻值足夠大，所產(chǎn)生的電流可能被限制在一個(gè)較低的數(shù)值，以減少電流 浪費(fèi)和降低熱量。螺旋電阻228設(shè)定N型摻雜區(qū)域212、220和222的表面電壓，以減小會(huì)引 起擊穿的高電場。N型摻雜區(qū)域212、220、222的分級摻雜優(yōu)化了 P襯底208和N摻地區(qū)212、 220、222等之間耗盡區(qū)，減少P摻雜區(qū)域224內(nèi)耗盡區(qū)，從而減輕穿通(Punch-through)。 相應(yīng)地，螺旋電阻228和具有摻雜梯度的N摻雜區(qū)域(在XY平面的)的梯度摻雜將N型摻 雜區(qū)域212、214、216、218和N埋層224從P摻雜區(qū)域224中電隔離出來。這能夠保護(hù)集成 于區(qū)域212、214、216、218內(nèi)的器件，雖然這些器件上的電壓可能是高達(dá)幾百伏的電源電壓 Vin，但是這些器件承受的電壓差只有幾十伏。在一個(gè)實(shí)施例中，一個(gè)浮空阱包括含N型埋層210在內(nèi)的結(jié)304以內(nèi)區(qū)域。一般 來說，浮空阱(比如212、214、216和218)可以浮空于一個(gè)非常高的電壓。該電壓高可高至 700V(以地面或者P型襯底為參考)，低可低至一個(gè)較低的正電壓、地電壓或者低于地電壓 一個(gè)PN結(jié)導(dǎo)通壓降的負(fù)電壓。浮空阱內(nèi)的器件和電路可以運(yùn)行在一個(gè)對地很高，對浮空阱 只有幾十伏的電壓下。根據(jù)應(yīng)用的不同，襯底電壓可以取不同數(shù)值。在一個(gè)實(shí)施例中，浮空阱的電壓可 以是零，相應(yīng)地P襯底的電壓可以是0 -700伏。在另外一個(gè)實(shí)施例中，浮空阱的電壓 可能是350V，P襯底的電壓是-350V。在一些實(shí)施例中，P襯底208的體積電阻率(Volume Resistivity)大約為80 Ω-cm，在其他實(shí)施例中可以取更大的體積電阻率，大的體積電阻 率意味著更低的摻雜濃度?？v向上，P襯底208和N型埋層210之間可以獲得超過700V的 擊穿電壓。橫向上，螺旋狀電阻228和N型摻雜區(qū)域212、220和222提供了一個(gè)很高的擊 穿電壓。浮空阱內(nèi)器件被從襯底隔離出來。浮空阱內(nèi)的P阱區(qū)域(或稱P隔離區(qū)域)，例如 區(qū)域214和218，通過N摻雜區(qū)域216相互隔離。在一個(gè)實(shí)施例中，相對于P襯底208的電 壓，P阱區(qū)域內(nèi)器件最高可以工作于擊穿電壓和低于擊穿電壓20 60V的電壓之間(取決
8于器件布圖和所用工藝)。由于這些器件與襯底208隔離，P阱區(qū)域內(nèi)的器件承受的電壓差 只有20 60V。在一個(gè)實(shí)施例中，可以在P阱區(qū)域集成nM0SFET ；用P阱區(qū)域作為基區(qū)和 用N型埋層210作發(fā)射區(qū)的NPN晶體管；用P阱區(qū)域作為擴(kuò)展漏區(qū)(Drain Extension)的 20 60V的pMOSFET。圖2示出一個(gè)具體的實(shí)施例nMOSFET，312和314是N摻雜源區(qū)和漏 區(qū)，316是柵極(柵極316下是氧化層)。這些只是幾個(gè)實(shí)施例，一般說來，使用普通P阱工 藝的器件都可以集成于浮空阱的P阱中。浮空阱內(nèi)的N摻雜區(qū)域(N阱區(qū)域)，比如區(qū)域212和216，通過N埋層210相互耦 接，因此處于同一電壓。N阱區(qū)域內(nèi)器件工作電壓和P阱區(qū)域內(nèi)器件工作電壓相同，即N阱 區(qū)域內(nèi)器件最高可以工作于擊穿電壓和低于擊穿電壓20 60V的電壓之間(取決于器件 布圖和所用工藝)。在一個(gè)實(shí)施例中，可以在N阱區(qū)域集成pM0SFET ；橫向PNP或者其他器 件。一般說來，使用普通N阱工藝的器件都可以集成在浮空阱的N阱區(qū)域內(nèi)。圖2示出一 個(gè)具體的實(shí)施例PM0SFET，318和320是P摻雜源區(qū)和漏區(qū)，322是柵極(柵極322下是氧化 層)。上述發(fā)明內(nèi)容及具體實(shí)施方式
意在證明本發(fā)明所提供技術(shù)方案的實(shí)際應(yīng)用，不應(yīng) 解釋為對本發(fā)明保護(hù)范圍的限定。本領(lǐng)域技術(shù)人員在本發(fā)明的精神和原理內(nèi)，當(dāng)可作各種 修改、等同替換、或改進(jìn)。本發(fā)明的保護(hù)范圍以所附權(quán)利要求書為準(zhǔn)。
權(quán)利要求
一種半導(dǎo)體器件，包括襯底；N型埋層，所述N型埋層毗鄰所述襯底；N型摻雜區(qū)域，所述N型摻雜區(qū)域毗鄰所述N型埋層和所述襯底，所述N型摻雜區(qū)域包括第一N型摻雜區(qū)域，所述第一N型摻雜區(qū)域毗鄰所述N型埋層并具有第一摻雜濃度；第二N型摻雜區(qū)域，所述第二N型摻雜區(qū)域不毗鄰所述N型埋層并具有低于所述第一摻雜濃度的第二摻雜濃度；P型摻雜區(qū)域，所述P型摻雜區(qū)域毗鄰所述第二N型摻雜區(qū)域和所述襯底；以及電阻，所述電阻耦接至所述第一N型摻雜區(qū)域和所述P型摻雜區(qū)域。
2.如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，所述P型摻雜區(qū)域是所述襯底的一部分。
3.如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，還包括絕緣層，所述絕緣層分布于所述N型摻雜區(qū)域和所述P型摻雜區(qū)域頂部，所述電阻分布 于所述絕緣層內(nèi)部；第一歐姆接觸，所述第一歐姆接觸用于耦接所述電阻至所述第一 N型摻雜區(qū)域；以及 第二歐姆接觸，所述第二歐姆接觸用于耦接所述電阻至所述P型摻雜區(qū)域。
4.如權(quán)利要求3所述半導(dǎo)體器件，其特征在于，所述第一歐姆接觸包括第一高摻雜N區(qū)，所述第一高摻雜N區(qū)分布于第一 N型摻雜區(qū) 域；第一連接通孔，所述第一連接通孔分布于所述絕緣層并耦接至所述第一高摻雜N區(qū)；第 一互連結(jié)構(gòu)，所述第一互連結(jié)構(gòu)耦接至所述第一連接通孔；以及第二連接通孔，所述第二連 接通孔分布于所述絕緣層并耦接至所述電阻和所述第一互連結(jié)構(gòu)；以及所述第二歐姆接觸包括第一高摻雜P區(qū)，所述第一高摻雜P區(qū)分布于P型摻雜區(qū)域； 第三連接通孔，所述第三連接通孔分布于所述絕緣層內(nèi)并耦接至所述第一高摻雜P區(qū)；第 二互連結(jié)構(gòu)，所述第二互連結(jié)構(gòu)耦接至所示第三連接通孔；以及第四連接通孔，所述第四連 接通孔分布于所述絕緣層并耦接至所述電阻和所述第二互連結(jié)構(gòu)。
5.如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，所述N型摻雜區(qū)域包括第三N型摻雜區(qū) 域，所述第三N型摻雜區(qū)域毗鄰所述第一 N型摻雜區(qū)域和所述襯底，所述第三N型摻雜區(qū)域 具有第三摻雜濃度，所述第三摻雜濃度低于第一摻雜濃度并高于第二摻雜濃度。
6.如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，部分所述電阻環(huán)繞所述第一N型摻雜區(qū)域。
7.如權(quán)利要求6所述半導(dǎo)體器件，其特征在于，所述電阻環(huán)繞所述第一N型摻雜區(qū)域。
8.如權(quán)利要求6所述半導(dǎo)體器件，其特征在于，所述電阻呈螺旋狀。
9.如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，所述第二N型摻雜區(qū)域環(huán)繞第一 N型摻 雜區(qū)域，所述P型摻雜區(qū)域環(huán)繞所述第二 N型摻雜區(qū)域。
10.如權(quán)利要求9所述半導(dǎo)體器件，其特征在于，還包括P型隔離區(qū)域，所述P型隔離區(qū) 域毗鄰所述第一 N型摻雜區(qū)域和所述N型埋層，所述第一 N型摻雜區(qū)域環(huán)繞所述P型隔離 區(qū)域。
11.如權(quán)利要求10所述半導(dǎo)體器件，其特征在于，還包括有源器件，所述有緣器件分布 于所述P型隔離區(qū)域。
12.—種半導(dǎo)體器件，包括襯底；阱，所述阱毗鄰所述襯底并包括與所述襯底毗鄰的N型埋層和與所述N型埋層毗鄰的 N型摻雜區(qū)域；具有摻雜梯度的N型摻雜區(qū)域，所述具有摻雜梯度的N型摻雜區(qū)域毗鄰所述襯底和所 述阱的N型摻雜區(qū)域；P型摻雜區(qū)域，所述P型摻雜區(qū)域毗鄰所述襯底和所述具有摻雜梯度的N摻雜區(qū)域；以及電阻，所述電阻耦接至所述阱的N型摻雜區(qū)域和所述P型摻雜區(qū)域。
13.如權(quán)利要求12所述半導(dǎo)體器件，其特征在于，所述具有摻雜梯度的N型摻雜區(qū)域環(huán) 繞所述阱。
14.如權(quán)利要求13所述半導(dǎo)體器件，其特征在于，部分所述電阻環(huán)繞所述阱。
15.如權(quán)利要求14所述半導(dǎo)體器件，其特征在于，所述電阻環(huán)繞所述阱。
16.如權(quán)利要求12所述半導(dǎo)體器件，其特征在于，所述具有摻雜梯度的N型摻雜區(qū)域的 摻雜濃度是階梯式變化。
17.如權(quán)利要求12所述半導(dǎo)體器件，其特征在于，所述阱的N型摻雜區(qū)域具有初始摻雜 濃度，所述具有摻雜梯度的N型摻雜區(qū)域包括第一 N型摻雜區(qū)域，所述第一 N型摻雜區(qū)域毗鄰所述阱的N型摻雜區(qū)域并具有低于所 述初始摻雜濃度的第一摻雜濃度；以及第二 N型摻雜區(qū)域，所述第二 N型摻雜區(qū)域毗鄰所述P型摻雜區(qū)域并具有低于所述第 一摻雜濃度的第二摻雜濃度。
18.如權(quán)利要求12所述半導(dǎo)體器件，其特征在于，還包括絕緣層，所述電阻分布于所述絕緣層內(nèi)部；第一歐姆接觸，所述第一歐姆接觸用于耦接所述電阻至所述阱的N型摻雜區(qū)域；以及第二歐姆接觸，所述第二歐姆接觸用于耦接所述電阻至所述P型摻雜區(qū)域。
19.如權(quán)利要求18所述半導(dǎo)體器件，其特征在于，所述第一歐姆接觸包括第一高摻雜N區(qū)，所述第一高摻雜N區(qū)分布于所述阱的N型摻 雜區(qū)域；第一連接通孔，所述第一連接通孔分布于所述絕緣層并耦接至所述第一高摻雜N 區(qū)；第一互連結(jié)構(gòu)，所述第一互連結(jié)構(gòu)耦接至所示第一連接通孔；以及第二連接通孔，所述 第二連接通孔分布于所述絕緣層并耦接至所述電阻和所述第一互連結(jié)構(gòu)；以及所述第二歐姆接觸包括第一高摻雜P區(qū)，所述第一高摻雜P區(qū)分布于P型摻雜區(qū)域； 第三連接通孔，所述第三連接通孔分布于所述絕緣層內(nèi)并耦接至所述高摻雜P區(qū)；第二互 連結(jié)構(gòu)，所述第二互連結(jié)構(gòu)耦接至所示第三連接通孔；以及第四連接通孔，所述第四連接通 孔分布于所述絕緣層并耦接至所述電阻和所述第二互連結(jié)構(gòu)。
20.如權(quán)利要求12所述半導(dǎo)體器件，其特征在于，還包括晶體管，所述晶體管分布于所 述阱的N型摻雜區(qū)域。
21.如權(quán)利要求12所述半導(dǎo)體器件，其特征在于，所述阱還包括P型隔離區(qū)域和晶體 管，所述P型隔離區(qū)域毗鄰所述阱的N型埋層，所述晶體管分布于所述P型隔離區(qū)域。
22.如權(quán)利要求12所述半導(dǎo)體器件，其特征在于，所述電阻呈螺旋狀。
23.如權(quán)利要求12所述半導(dǎo)體器件，其特征在于，所述阱還包括P型隔離區(qū)域和有緣器 件，所述P型隔離區(qū)域毗鄰所述阱的N型埋層并被所述阱的N型摻雜區(qū)域圍繞，所述有緣器 件分布于所述P型隔離區(qū)域。
全文摘要
一種半導(dǎo)體器件，包括襯底；阱，所述阱毗鄰襯底并包括N型埋層和N型摻雜區(qū)域；具有摻雜梯度的N型摻雜區(qū)域，所述具有摻雜梯度的N型摻雜區(qū)域毗鄰所述襯底和所述阱的N型摻雜區(qū)域；P型摻雜區(qū)域，所述P型摻雜區(qū)域毗鄰所述襯底和所述具有摻雜梯度的N摻雜區(qū)域；以及電阻，所述電阻耦接至所述阱的N型摻雜區(qū)域和所述P型摻雜區(qū)域。所述半導(dǎo)體器件可以將集成在其內(nèi)部的器件與其他高電壓區(qū)域電隔離，使這些器件只承受幾十伏的電壓差。
文檔編號H01L29/36GK101937925SQ20101026375
公開日2011年1月5日 申請日期2010年8月26日 優(yōu)先權(quán)日2009年9月17日
發(fā)明者莫耶·C·詹姆斯, 邢正人 申請人:成都芯源系統(tǒng)有限公司