專(zhuān)利名稱(chēng)：實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，尤其涉及一種實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法。
背景技術(shù)：
在未來(lái)的一段時(shí)間內(nèi)，硅基互補(bǔ)型金屬氧化物半導(dǎo)體(CM0Q場(chǎng)效應(yīng)晶體管技術(shù)仍將是集成電路制造的主流技術(shù)。當(dāng)前研究集成電路基礎(chǔ)技術(shù)的目標(biāo)在于獲得更高的單元集成度、更高的電路速度、更低的單位功能的功耗和單位功能成本。在器件尺寸等比縮小的過(guò)程中，更高的集成度與工作頻率意味著更大的功耗，減小電源電壓Vdd是減小電路功耗的一般選擇，但Vdd的降低會(huì)導(dǎo)致器件的驅(qū)動(dòng)能力和速度下降。減小閾值電壓、減薄柵介質(zhì)厚度可提高器件的電流驅(qū)動(dòng)能力，但同時(shí)會(huì)導(dǎo)致亞閾值漏電流和柵極漏電流的增加，從而增大靜態(tài)功耗，這就是目前IC面臨的“功耗-速度”困境。提高器件載流子遷移率是解決上述困境的關(guān)鍵。在載流子遷移率大幅度提升的基礎(chǔ)上，一方面可以采用較低的Vdd和較高的閾值漏電壓，同時(shí)又可以保證器件有足夠的電流驅(qū)動(dòng)能力和速度。提高載流子的遷移率的方法通常是將應(yīng)力施加于晶體管上，從而引起晶格應(yīng)變，以提高載流子的遷移率。其中，在縱向方向(即在電流方向)上施加的應(yīng)力稱(chēng)為張應(yīng)力，張應(yīng)力可以提高電子遷移率；在橫向方向(即垂直電流方向)上施加的應(yīng)力稱(chēng)為壓應(yīng)力，壓應(yīng)力可以提高空穴遷移率。通常在NMOS晶體管上淀積張應(yīng)力氮化硅后進(jìn)行退火，以提高NMOS晶體管的電子遷移率；在PMOS晶體管上淀積壓應(yīng)力氮化硅后進(jìn)行退火，以提高PMOS晶體管的空穴遷移率。然而，由于在CMOS技術(shù)中，NMOS晶體管與PMOS晶體管通常制備在同一襯底上，張應(yīng)力氮化硅及壓應(yīng)力氮化硅通常淀積在整個(gè)晶片上，而張應(yīng)力氮化硅雖然能提高NMOS晶體管的電子遷移率，卻會(huì)影響PMOS晶體管的性能；壓應(yīng)力氮化硅雖然能提高PMOS晶體管的空穴遷移率，卻會(huì)影響NMOS晶體管的性能。為了解決這一矛盾，發(fā)展了雙應(yīng)力應(yīng)變技術(shù)(DSL,Dual Stress Liners)，所謂雙應(yīng)力應(yīng)變技術(shù)是指在同一半導(dǎo)體襯底的PMOS晶體管上淀積壓應(yīng)力氮化硅，在NMOS晶體管上淀積張應(yīng)力氮化硅。請(qǐng)參考圖1，圖1為現(xiàn)有的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法流程圖，如圖1所示，并配合參照?qǐng)D2A至圖2E，現(xiàn)有的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法包括如下步驟S101、提供半導(dǎo)體襯底101，其中，所述半導(dǎo)體襯底101上已完成NMOS晶體管105及PMOS晶體管106的制作，所述NMOS晶體管105制備在位于所述半導(dǎo)體襯底101中的P阱102內(nèi)，所述PMOS晶體管106制備在位于所述半導(dǎo)體襯底101中的N阱103內(nèi)，并且所述P阱102與N阱103之間通過(guò)淺溝槽隔離結(jié)構(gòu)(STI) 104進(jìn)行隔離；S102、在所述匪OS晶體管105及PMOS晶體管106上制備金屬硅化物(Salicide) 107，如圖 2A 所示；S103、淀積張應(yīng)力氮化硅108，所述張應(yīng)力氮化硅108覆蓋所述NMOS晶體管105及PMOS晶體管106，如圖2B所示；
S104、去除所述PMOS晶體管106上的張應(yīng)力氮化硅108，如圖2C所示；具體的，所述PMOS晶體管106上的張應(yīng)力氮化硅108通過(guò)光刻及刻蝕去除；S105、淀積壓應(yīng)力氮化硅109，所述壓應(yīng)力氮化硅109覆蓋所述NMOS晶體管105及PMOS晶體管106，如圖2D所示；S106、去除所述NMOS晶體管105上的壓應(yīng)力氮化硅109，如圖2E所示；具體的，所述NMOS晶體管105上的壓應(yīng)力氮化硅109通過(guò)光刻及刻蝕去除；以及S107、沉積層間電介質(zhì)(ILD，Inter Layer Dielectric)，對(duì)所述層間電介質(zhì)進(jìn)行光刻及刻蝕，并制備金屬電極；在對(duì)所述層間電介質(zhì)進(jìn)行光刻及刻蝕的過(guò)程中，所述PMOS晶體管106上的壓應(yīng)力氮化硅109作為刻蝕阻擋層(CESL，Contact Etch Stop Layer)。其中，所述金屬硅化物(Salicide) 107的材料為鉬鎳合金(NiPt)?，F(xiàn)有的方法雖然可以實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)，從而提高NMOS晶體管的電子遷移率及PMOS晶體管的空穴遷移率，但是，由于在層間電介質(zhì)進(jìn)行光刻及刻蝕過(guò)程中，所述PMOS晶體管上的壓應(yīng)力氮化硅是作為刻蝕阻擋層的，在所述壓應(yīng)力氮化硅的壓應(yīng)力作用下，所述PMOS晶體管上的金屬硅化物會(huì)產(chǎn)生遷移，從而對(duì)位于有源區(qū)金屬硅化物邊緣下面的硅產(chǎn)生損傷，造成源漏泄露電流增大，使得器件性能下降；關(guān)于壓應(yīng)力氮化硅對(duì)位于有源區(qū)金屬硅化物邊緣下面的硅產(chǎn)生的損傷，請(qǐng)參考圖3，圖3為現(xiàn)有的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法對(duì)PMOS晶體管中位于有源區(qū)金屬硅化物邊緣下面的硅產(chǎn)生的損傷的示意圖，如圖3所示，在壓應(yīng)力氮化硅109的作用下，所述PMOS晶體管有源區(qū)金屬硅化物邊緣下面的硅被損傷(如圖3中圓圈標(biāo)識(shí)部分所示)。因此，有必要對(duì)現(xiàn)有的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法進(jìn)行改進(jìn)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法，以在提高NMOS晶體管和PMOS晶體管載流子遷移率的同時(shí)，降低PMOS晶體管的源漏泄露電流。為解決上述問(wèn)題，本發(fā)明提出一種實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法，該方法包括如下步驟提供半導(dǎo)體襯底，其中，所述半導(dǎo)體襯底上已完成NMOS晶體管及PMOS晶體管的制作；在所述NMOS晶體管及PMOS晶體管上制備金屬硅化物；淀積張應(yīng)力薄膜，所述張應(yīng)力薄膜覆蓋所述NMOS晶體管及PMOS晶體管；去除所述PMOS晶體管上的張應(yīng)力薄膜；淀積壓應(yīng)力緩沖層，所述壓應(yīng)力緩沖層覆蓋所述NMOS晶體管及PMOS晶體管；在所述壓應(yīng)力緩沖層上淀積壓應(yīng)力薄膜，所述壓應(yīng)力薄膜覆蓋所述NMOS晶體管及PMOS晶體管；去除所述NMOS晶體管上的壓應(yīng)力薄膜；以及沉積層間電介質(zhì)，對(duì)所述層間電介質(zhì)進(jìn)行光刻及刻蝕，并制備金屬電極。可選的，所述壓應(yīng)力緩沖層為二氧化硅?？蛇x的，所述二氧化硅的厚度為10 100埃?？蛇x的，所述張應(yīng)力薄膜為張應(yīng)力氮化硅。
可選的，所述壓應(yīng)力薄膜為壓應(yīng)力氮化硅。與現(xiàn)有技術(shù)相比，本發(fā)明提供的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法在淀積壓應(yīng)力薄膜之前淀積了壓應(yīng)力緩沖層，從而在保證提高PMOS空穴遷移率的同時(shí)，避免了壓應(yīng)力薄膜與PMOS晶體管有源區(qū)上的金屬硅化物直接接觸，降低了因壓應(yīng)力薄膜的壓應(yīng)力作用而造成的金屬硅化物遷移，減輕了對(duì)有源區(qū)金屬硅化物邊緣下面的硅產(chǎn)生的損傷，降低了源漏泄露電流，提高了器件性能。


圖1為現(xiàn)有的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法步驟流程圖；圖2A至圖2E為現(xiàn)有的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法的各步驟對(duì)應(yīng)的器件剖面結(jié)構(gòu)示意圖；圖3為現(xiàn)有的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法對(duì)PMOS晶體管中位于有源區(qū)金屬硅化物邊緣下面的硅產(chǎn)生的損傷的示意圖；圖4為本發(fā)明實(shí)施例提供的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法步驟流程圖；圖5A至圖5F為本發(fā)明實(shí)施例提供的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法的各步驟對(duì)應(yīng)的器件剖面結(jié)構(gòu)示意圖；圖6為實(shí)施本發(fā)明的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法后，PMOS晶體管中位于有源區(qū)金屬硅化物邊緣下面的硅的狀態(tài)示意圖；圖7A為未淀積壓應(yīng)力緩沖層的PMOS晶體管與淀積壓應(yīng)力緩沖層的PMOS晶體管的源漏泄露電流的比較；圖7B為未淀積壓應(yīng)力緩沖層的PMOS晶體管與淀積壓應(yīng)力緩沖層的PMOS晶體管的電性能的比較；圖7C為未淀積壓應(yīng)力緩沖層的NMOS晶體管與淀積壓應(yīng)力緩沖層的NMOS晶體管的電性能的比較。
具體實(shí)施例方式以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法作進(jìn)一步詳細(xì)說(shuō)明。根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比率，僅用于方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。本發(fā)明的核心思想在于，提供一種實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法，該方法在淀積壓應(yīng)力薄膜之前淀積了壓應(yīng)力緩沖層，從而在保證提高PMOS空穴遷移率的同時(shí)，避免了壓應(yīng)力薄膜與PMOS晶體管有源區(qū)上的金屬硅化物直接接觸，降低了因壓應(yīng)力薄膜的壓應(yīng)力作用而造成的金屬硅化物遷移，減輕了對(duì)有源區(qū)金屬硅化物邊緣下面的硅產(chǎn)生的損傷，降低了源漏泄露電流，提高了器件性能。請(qǐng)參考圖4及圖5A至圖5F，其中，圖4為本發(fā)明實(shí)施例提供的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法步驟流程圖，圖5A至圖5F為本發(fā)明實(shí)施例提供的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法的各步驟對(duì)應(yīng)的器件剖面結(jié)構(gòu)示意圖，如圖4及圖5A至圖5F所示，本發(fā)明提供的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法包括如下步驟
S201、提供半導(dǎo)體襯底201，其中，所述半導(dǎo)體襯底201上已完成NMOS晶體管205及PMOS晶體管206的制作，所述NMOS晶體管205制備在位于所述半導(dǎo)體襯底201中的P阱202內(nèi)，所述PMOS晶體管206制備在位于所述半導(dǎo)體襯底201中的N阱203內(nèi)，并且所述P阱202與N阱203之間通過(guò)淺溝槽隔離結(jié)構(gòu)(STI) 204進(jìn)行隔離；S202、在所述NMOS晶體管205及PMOS晶體管206上制備金屬硅化物(Salicide) 207，如圖 5A 所示；S203、淀積張應(yīng)力薄膜208，所述張應(yīng)力薄膜208覆蓋所述NMOS晶體管205及PMOS晶體管206，如圖5B所示；S204、去除所述PMOS晶體管206上的張應(yīng)力薄膜208，如圖5C所示；具體的，所述PMOS晶體管206上的張應(yīng)力薄膜208通過(guò)光刻及刻蝕去除；S205、淀積壓應(yīng)力緩沖層209，所述壓應(yīng)力緩沖層209覆蓋所述NMOS晶體管205及PMOS晶體管206，如圖5D所示；S206、在所述壓應(yīng)力緩沖層209上淀積壓應(yīng)力薄膜210，所述壓應(yīng)力薄膜210覆蓋所述NMOS晶體管205及PMOS晶體管206，如圖5E所示；S207、去除所述NMOS晶體管205上的壓應(yīng)力薄膜210，如圖5F所示；具體的，所述NMOS晶體管205上的壓應(yīng)力薄膜210通過(guò)光刻及刻蝕去除；以及S208、沉積層間電介質(zhì)(ILD，Inter Layer Dielectric)，對(duì)所述層間電介質(zhì)進(jìn)行光刻及刻蝕，并制備金屬電極。其中，壓應(yīng)力緩沖層209的作用如下(1)在對(duì)所述層間電介質(zhì)進(jìn)行光刻及刻蝕的過(guò)程中，作為刻蝕阻擋層，防止刻蝕到有源區(qū)；(2)起應(yīng)力緩沖的作用，降低了因壓應(yīng)力薄膜的壓應(yīng)力作用而造成的金屬硅化物遷移，減輕了對(duì)有源區(qū)金屬硅化物邊緣下面的硅產(chǎn)生的損傷，從而降低了源漏泄露電流，提高了器件性能。進(jìn)一步地，所述壓應(yīng)力緩沖層209為二氧化硅。進(jìn)一步地，所述二氧化硅的厚度為10 100埃，從而保證在避免對(duì)有源區(qū)金屬硅化物邊緣下面的硅產(chǎn)生損傷的同時(shí)不會(huì)影響PMOS晶體管206空穴遷移率的提高。進(jìn)一步地，所述張應(yīng)力薄膜208為張應(yīng)力氮化硅。進(jìn)一步地，所述壓應(yīng)力薄膜210為壓應(yīng)力氮化硅。請(qǐng)繼續(xù)參考圖6，圖6為實(shí)施本發(fā)明的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法后，PMOS晶體管中位于有源區(qū)金屬硅化物邊緣下面的硅的狀態(tài)示意圖，如圖6所示，通過(guò)淀積壓應(yīng)力緩沖層209之后，再淀積壓應(yīng)力薄膜210，所述壓應(yīng)力薄膜210未對(duì)PMOS晶體管中位于有源區(qū)金屬硅化物邊緣下面的硅產(chǎn)生損傷。請(qǐng)繼續(xù)參考圖7A至圖7C，其中，圖7A為未淀積壓應(yīng)力緩沖層的PMOS晶體管與淀積壓應(yīng)力緩沖層的PMOS晶體管的源漏泄露電流的比較，圖7B為未淀積壓應(yīng)力緩沖層的PMOS晶體管與淀積壓應(yīng)力緩沖層的PMOS晶體管的電性能的比較，圖7C為未淀積壓應(yīng)力緩沖層的NMOS晶體管與淀積壓應(yīng)力緩沖層的NMOS晶體管的電性能的比較，在圖7A至圖7C中，晶片編號(hào)為02和03的為未淀積壓應(yīng)力緩沖層的晶片，晶片編號(hào)為04和05的為淀積有壓應(yīng)力緩沖層的晶片。
6
如圖7A所示，02號(hào)晶片上的PMOS晶體管的單位面積源漏泄露電流的范圍為100FA/ μ m2 2000FA/ μ m2，03號(hào)晶片上的PMOS晶體管的單位面積源漏泄露電流的范圍為100FA/ μ m2 500FA/ μ m2 ；而04號(hào)晶片上的PMOS晶體管的單位面積源漏泄露電流的范圍為9FA/ym2 60FA/ym2，05號(hào)晶片上的PMOS晶體管的單位面積源漏泄露電流的范圍為9FA/ μ m2 80FA/ μ m2，因此04號(hào)和05晶片上的PMOS晶體管的單位面積源漏泄露電流比02號(hào)和03晶片上的PMOS晶體管的單位面積源漏泄露電流下降了 1 2個(gè)數(shù)量級(jí)，說(shuō)明淀積了壓應(yīng)力緩沖層后，PMOS晶體管的源漏泄露電流大大降低，器件性能大大提高。如圖7B所示，02號(hào)和03號(hào)晶片上的PMOS晶體管的單位面積源漏電流的大小范圍為400FA/ μ m2 600FA/ μ m2，04號(hào)和05號(hào)晶片上的PMOS晶體管的單位面積源漏電流的大小范圍也為400FA/ μ m2 600FA/ μ m2，說(shuō)明淀積了壓應(yīng)力緩沖層后，PMOS晶體管的源漏電流不受影響，從而說(shuō)明淀積壓應(yīng)力緩沖層不影響PMOS晶體管空穴遷移率的提高。如圖7C所示，02號(hào)和03號(hào)晶片上的NMOS晶體管的單位面積源漏電流的大小范圍為700FA/ μ m2 760FA/ μ m2，04號(hào)和05號(hào)晶片上的NMOS晶體管的單位面積源漏電流的大小范圍為700FA/y m2 745FA/y m2，02號(hào)和03號(hào)晶片上的NMOS晶體管的單位面積源漏電流與04號(hào)和05號(hào)晶片上的NMOS晶體管的單位面積源漏電流的大小相差不大，從而說(shuō)明淀積了壓應(yīng)力緩沖層后，NMOS晶體管的源漏電流不受影響，從而說(shuō)明淀積壓應(yīng)力緩沖層不影響NMOS晶體管電子遷移率的提高。在本發(fā)明的一個(gè)具體實(shí)施例中，所述壓應(yīng)力緩沖層209為二氧化硅，然而應(yīng)該認(rèn)識(shí)到，根據(jù)實(shí)際情況，所述壓應(yīng)力緩沖層209還可以為其它材料，只需其具有壓應(yīng)力緩沖的作用及刻蝕阻擋層的作用即可。在本發(fā)明的一個(gè)具體實(shí)施例中，所述張應(yīng)力薄膜208為張應(yīng)力氮化硅，然而應(yīng)該認(rèn)識(shí)到，根據(jù)實(shí)際情況，所述張應(yīng)力薄膜208還可以為其它材料，只需其能產(chǎn)生張應(yīng)力即可。在本發(fā)明的一個(gè)具體實(shí)施例中，所述壓應(yīng)力薄膜210為壓應(yīng)力氮化硅，然而應(yīng)該認(rèn)識(shí)到，根據(jù)實(shí)際情況，所述壓應(yīng)力薄膜210還可以為其它材料，只需其能產(chǎn)生張應(yīng)力即可。綜上所述，本發(fā)明提供了一種實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法，該方法在淀積壓應(yīng)力薄膜之前淀積了壓應(yīng)力緩沖層，從而在保證提高PMOS空穴遷移率的同時(shí)，避免了壓應(yīng)力薄膜與PMOS晶體管有源區(qū)上的金屬硅化物直接接觸，降低了因壓應(yīng)力薄膜的壓應(yīng)力作用而造成的金屬硅化物遷移，減輕了對(duì)有源區(qū)金屬硅化物邊緣下面的硅產(chǎn)生的損傷，降低了源漏泄露電流，提高了器件性能。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法，其特征在于，該方法包括如下步驟提供半導(dǎo)體襯底，其中，所述半導(dǎo)體襯底上已完成NMOS晶體管及PMOS晶體管的制作；在所述NMOS晶體管及PMOS晶體管上制備金屬硅化物；淀積張應(yīng)力薄膜，所述張應(yīng)力薄膜覆蓋所述NMOS晶體管及PMOS晶體管；去除所述PMOS晶體管上的張應(yīng)力薄膜；淀積壓應(yīng)力緩沖層，所述壓應(yīng)力緩沖層覆蓋所述NMOS晶體管及PMOS晶體管；在所述壓應(yīng)力緩沖層上淀積壓應(yīng)力薄膜，所述壓應(yīng)力薄膜覆蓋所述NMOS晶體管及PMOS晶體管；去除所述NMOS晶體管上的壓應(yīng)力薄膜；以及沉積層間電介質(zhì)，對(duì)所述層間電介質(zhì)進(jìn)行光刻及刻蝕，并制備金屬電極。
2.如權(quán)利要求1所述的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法，其特征在于，所述壓應(yīng)力緩沖層為二氧化硅。
3.如權(quán)利要求2所述的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法，其特征在于，所述二氧化硅的厚度為10 100埃。
4.如權(quán)利要求1所述的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法，其特征在于，所述張應(yīng)力薄膜為張應(yīng)力氮化硅。
5.如權(quán)利要求1所述的實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法，其特征在于，所述壓應(yīng)力薄膜為壓應(yīng)力氮化硅。
全文摘要
本發(fā)明公開(kāi)了一種實(shí)現(xiàn)雙應(yīng)力應(yīng)變技術(shù)的方法，該方法在淀積壓應(yīng)力薄膜之前淀積了壓應(yīng)力緩沖層，從而在保證提高PMOS空穴遷移率的同時(shí)，避免了壓應(yīng)力薄膜與PMOS晶體管有源區(qū)上的金屬硅化物直接接觸，降低了因壓應(yīng)力薄膜的壓應(yīng)力作用而造成的金屬硅化物遷移，減輕了對(duì)有源區(qū)金屬硅化物邊緣下面的硅產(chǎn)生的損傷，降低了源漏泄露電流，提高了器件性能。
文檔編號(hào)H01L21/28GK102376578SQ201010261618
公開(kāi)日2012年3月14日 申請(qǐng)日期2010年8月24日 優(yōu)先權(quán)日2010年8月24日
發(fā)明者徐偉中 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司