專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。本申請是根據(jù)2009年8月11日所申請的日本發(fā)明專利申請2009-186518號、及 2009年12月28日所申請的日本發(fā)明專利申請2009-297210號。本說明書中，是參照上述 申請的說明書、權(quán)利要求、附圖整體并予以納入。
背景技術(shù)：
半導(dǎo)體器件中，尤以使用MOS晶體管的集成電路已朝高集成化邁進(jìn)。隨著半導(dǎo) 體集成電路的高集成化，集成電路中所使用的MOS晶體管，其微細(xì)化也進(jìn)展至納米(nano) 領(lǐng)域。當(dāng)構(gòu)成數(shù)字電路的基本電路的反相器(inverter)電路的MOS晶體管的微細(xì)化進(jìn) 展時(shí)，漏電(leak)電流的抑制會變得困難，而產(chǎn)生熱載流子(hot carrier)效應(yīng)，導(dǎo)致可 靠度的降低。此外，由于確保所需電流量的要求，故無法將電路的占有面積縮小。為了解 決此種問題，乃提出一種將源極、柵極、漏極相對于襯底呈垂直方向配置，由柵極包圍島狀 半導(dǎo)體層的構(gòu)造的環(huán)繞式柵極晶體管(Surrounding Gate Transistor, SGT)，且提出一種 使用 SGT 的 CMOS 反相器電路(例如 S. Watanabe, K. Tsuchida, D. Takashima, Y. Oowaki, A.Nitayama>K. Hieda、H. Takato>K. Sunouchi>F. Horiguchi>K. Ohuchi>F. Masuoka、H. Hara> "A Novel CircuitTechnology with Surrounding Gate Transistors(SGT' s)for Ultra High DensityDRAM' s” ( 一種使用SGT的超高密度DRAM的新型電路技術(shù))、IEEE JSSC、第 30 卷、第· 9 期、1995 年.)。反相器是由pMOS晶體管與nMOS晶體管所構(gòu)成。由于空穴的移動(dòng)度為電子的移動(dòng) 度的一半，因此在反相器電路中，PMOS晶體管的柵極寬度，需設(shè)為nMOS晶體管的柵極寬度 的2倍。因此，以往使用SGT的CMOS反相器電路是由2個(gè)pMOS SGT與1個(gè)nMOS SGT所構(gòu) 成。S卩，以往使用SGT的CMOS反相器電路需有共計(jì)為3個(gè)島狀半導(dǎo)體。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種由使用高集成的SGT的CMOS反相器電路所構(gòu)成的 半導(dǎo)體器件。(解決問題的手段)本發(fā)明的第1實(shí)施方式的半導(dǎo)體器件，發(fā)揮作為反相器功能，具有第1島狀半導(dǎo)體層；第2半導(dǎo)體層；柵極電極，至少一部分配置于所述第1島狀半導(dǎo)體層與所述第2半導(dǎo)體層之間；第1柵極絕緣膜，至少一部分配置于所述第1島狀半導(dǎo)體層與所述柵極電極之間， 且與所述第1島狀半導(dǎo)體層周圍的至少一部分接觸，并且與所述柵極電極的一面接觸；第2柵極絕緣膜，配置于所述第2半導(dǎo)體層與所述柵極電極之間，且與所述第2半 導(dǎo)體層接觸，并且與所述柵極電極的另一面接觸；
第1個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層，配置于所述第1島狀半導(dǎo)體層的上部；第2個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層，配置于所述第1島狀半導(dǎo)體層的下部，且具有與所述第1導(dǎo)電型高濃度半導(dǎo)體層相同極性；第1個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層，配置于所述第2半導(dǎo)體層的上部，且具有與所述第1導(dǎo)電型高濃度半導(dǎo)體層相反極性；及第2個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層，配置于所述第2半導(dǎo)體層的下部，且具有與所述第1導(dǎo)電型高濃度半導(dǎo)體層相反極性。此時(shí)，本發(fā)明的半導(dǎo)體器件，也可為，具備第1晶體管與第2晶體管；所述第1晶體管由以下所構(gòu)成所述第1島狀半導(dǎo)體層；所述第1柵極絕緣膜；所述柵極電極；所述第1個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層；及所述第2個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層；所述第2晶體管由以下所構(gòu)成所述柵極電極；所述第2柵極絕緣膜；所述第2半導(dǎo)體層；所述第1個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層；及所述第2個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層。此時(shí)，所述第2半導(dǎo)體層也可為圓弧柱狀半導(dǎo)體層。此時(shí)，所述第2半導(dǎo)體層也可為矩形柱狀半導(dǎo)體層。此時(shí)，所述第1島狀半導(dǎo)體層也可為角柱形狀。此時(shí)，所述第2半導(dǎo)體層也可為圓柱狀半導(dǎo)體層。此時(shí)，本發(fā)明的半導(dǎo)體器件也可還具備第3個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層，配置于所述第2個(gè)第1導(dǎo)電型高濃度半導(dǎo)體 層與所述第2個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層的下部；第1金屬半導(dǎo)體化合物層，形成于所述第2個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層與所述 第3個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層的側(cè)壁的一部分；第2金屬半導(dǎo)體化合物層，形成于所述第1個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層的上部； 及第3金屬半導(dǎo)體化合物層，形成于所述第1個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層的上部。此時(shí)，也可為，所述第1個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層為第Ip+半導(dǎo)體層；所述第2個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層為第2p+半導(dǎo)體層；所述第1個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層為第In+半導(dǎo)體層；而且所述第2個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層為第2η+半導(dǎo)體層。此時(shí)，本發(fā)明的半導(dǎo)體器件也可還具備第3P+型半導(dǎo)體層，配置于所述第2n+型半導(dǎo)體層與所述第2P+型半導(dǎo)體層的下 部；
第1金屬半導(dǎo)體化合物層，形成于所述第2η+型半導(dǎo)體層與所述第3ρ+型半導(dǎo)體 層的側(cè)壁的一部分；第2金屬半導(dǎo)體化合物層，形成于所述第In+型半導(dǎo)體層的上部；及第3金屬半導(dǎo)體化合物層，形成于所述第Ip+型半導(dǎo)體層的上部。此時(shí)，本發(fā)明的半導(dǎo)體器件也可設(shè)計(jì)為將所述第2半導(dǎo)體層的與第2柵極絕緣膜 周圍的一部分接觸的弧的長度設(shè)為Wru及將所述第1島狀半導(dǎo)體層的外圍長度設(shè)為Wp時(shí)， Wp ≈2Wn。此時(shí)，本發(fā)明的半導(dǎo)體器件也可設(shè)計(jì)為將所述第2半導(dǎo)體層的溝道(channel)長 度設(shè)為Lru及將所述第1島狀半導(dǎo)體層的溝道長度設(shè)為Lp時(shí)，Ln ≈ Lp。此時(shí)，也可設(shè)計(jì)為所述第1柵極絕緣膜是由將所述第1晶體管形成為加強(qiáng)(enhancement)型的材料 所形成；所述第2柵極絕緣膜是由將所述第2晶體管形成為加強(qiáng)型的材料所形成；所述柵極電極是由將所述第1晶體管與所述第2晶體管形成為加強(qiáng)型的材料所形 成。此時(shí)，也可為，所述第1金屬半導(dǎo)體化合物層為第1金屬硅化合物層；所述第2金屬半導(dǎo)體化合物層為第2金屬硅化合物層；而且所述第3金屬半導(dǎo)體化合物層為第3金屬硅化合物層。此時(shí)，也可為，所述第1島狀半導(dǎo)體層為第1島狀硅層；所述第2半導(dǎo)體層為第2硅層；所述第In+型半導(dǎo)體層為第In+型硅層；所述第2η+型半導(dǎo)體層為第2η+型硅層；所述第Ip+型半導(dǎo)體層為第Ip+型硅層；而且所述第2ρ+型半導(dǎo)體層為第2ρ+型硅層。此時(shí)，也可為，所述第1島狀硅層為η型或無摻雜(non-doped)的島狀硅層；所述第2硅層為ρ型或無摻雜的硅層。此時(shí)，所述柵極電極也可至少包含鈦、氮化鈦、鉭、氮化鉭或鎢的任一種。此時(shí)，所述第1柵極絕緣膜也可至少包含硅氧氮化膜、硅氮化膜、氧化鉿、氧氮化 鉿或氧化鑭的任一種。所述第2柵極絕緣膜也可至少包含硅氧氮化膜、硅氮化膜、氧化鉿、氧氮化鉿或氧 化鑭的任一種。本發(fā)明的第2實(shí)施方式的半導(dǎo)體器件的制造方法是一種本發(fā)明的半導(dǎo)體器件的 制造方法，包含在P型或無摻雜的硅層注入硼，以形成第3p+型硅層的步驟。此時(shí)，本發(fā)明的半導(dǎo)體器件的制造方法也可還包含在所述P型或無摻雜的硅層 注入磷，以形成已預(yù)定形成η型的所述第1島狀硅層的區(qū)域的步驟。此時(shí)，本發(fā)明的半導(dǎo)體器件的制造方法也可還包含在上述步驟的結(jié)果物上形成第1氧化膜，且于該第1氧化膜上形成第1氮化膜，及對該第1氮化膜及該第1氧化膜進(jìn)行 蝕刻，以使該第1氮化膜及該第1氧化膜殘存于已預(yù)定形成所述第1島狀硅層的區(qū)域的上 方的步驟；在上述步驟的結(jié)果物上形成第2氧化膜，且對該第2氧化膜進(jìn)行蝕刻，以使該第2 氧化膜于所述第1氮化膜及所述第1氧化膜的側(cè)壁殘存成側(cè)墻(Sidewall)狀的步驟；在上述步驟的結(jié)果物上形成第2氮化膜，且對該第2氮化膜進(jìn)行蝕刻，以使該第2 氮化膜于殘存成所述側(cè)墻狀的第2氧化膜的側(cè)壁殘存成側(cè)墻狀的步驟；對殘存成所述側(cè)墻狀的第2氮化膜進(jìn)行蝕刻，以使該第2氮化膜殘存于已預(yù)定形 成所述第2硅層的區(qū)域的上方作為硬掩膜(hard mask)的步驟；及對所述第2氧化膜進(jìn)行蝕刻，以使該第2氧化膜殘存于已預(yù)定形成所述第1晶體 管與所述第2晶體管的區(qū)域的上方的步驟。此時(shí)，本發(fā)明的半導(dǎo)體器件的制造方法也可還包含在上述步驟的結(jié)果物，對已預(yù) 定形成所述ρ型或無摻雜的硅層及所述第ι島狀硅層的區(qū)域進(jìn)行蝕刻，以形成輸出端子部、 所述第1島狀硅層及所述第2硅層的步驟。此時(shí)，本發(fā)明的半導(dǎo)體器件的制造方法也可還包含在上述步驟的結(jié)果物，將所述 第2氮化膜及所述第2氧化膜去除的步驟；在上述步驟的結(jié)果物上形成第3氮化膜，且對該第3氮化膜進(jìn)行蝕刻，以于所述第 1島狀硅層與所述第2硅層的側(cè)壁，分別殘存該第3氮化膜成側(cè)墻狀的步驟；在所述第2硅層的上部與下部注入砷，以分別形成第In+型硅層與第2η+型硅層 的步驟；及在所述第1島狀硅層的上部與下部注入硼，以分別形成第Ip+型硅層與第2ρ+型 硅層的步驟。此時(shí)，本發(fā)明的半導(dǎo)體器件的制造方法也可還包含在上述步驟的結(jié)果物上形成第3氧化膜，且予以平坦化，并進(jìn)行回蝕(etchback)， 以使所述第In+型硅層與所述第Ip+型硅層露出的步驟；通過蝕刻將已預(yù)定形成柵極部的區(qū)域的所述第3氧化膜去除的步驟；通過蝕刻，從所述第1島狀硅層的側(cè)壁表面、及與該側(cè)壁表面相對向的所述第2硅 層的側(cè)壁表面，將所述殘存成側(cè)墻狀的第3氮化膜去除的步驟；在上述步驟的結(jié)果物上形成高介電常數(shù)(以下簡稱high-K)膜，且于該high-K膜 上形成金屬膜，又于該金屬膜上形成第4氮化膜的步驟；及對所述第4氮化膜與所述金屬膜進(jìn)行蝕刻，以形成柵極墊(gate pad)與所述柵極 電極的步驟。此時(shí)，本發(fā)明的半導(dǎo)體器件的制造方法也可還包含在上述步驟的結(jié)果物上形成第5氮化膜，且對該第5氮化膜進(jìn)行蝕刻，以使該第5 氮化膜殘存成側(cè)墻狀的步驟；對所述high-K膜進(jìn)行蝕刻，以使該high-K膜殘存于所述第1島狀硅層與所述第 2硅層的側(cè)壁的步驟；對所述第3氧化膜進(jìn)行蝕刻以將一部分去除的步驟；在上述步驟的結(jié)果物上形成第6氮化膜，且對該第6氮化膜進(jìn)行蝕刻，以使該第6氮化膜殘存成側(cè)墻狀的步驟；對所述第3氧化膜進(jìn)行蝕刻，以使殘存于所述第2硅層的側(cè)壁的第3氮化膜露出 的步驟；對殘存于所述第2硅層的側(cè)壁的第3氮化膜的一部分進(jìn)行蝕刻，以使所述第2η+ 型硅層及所述第3ρ+型硅層的側(cè)壁的一部分露出的步驟；及使鎳或鈷的金屬膜成膜于所述第2η+型硅層與所述第3ρ+型硅層的側(cè)壁的一部 分、第In+型硅層之上、及第Ip+型硅層之上，且進(jìn)行熱處理，以使該鎳或鈷的金屬膜及與該 金屬膜接觸的硅反應(yīng)，并將未反應(yīng)的該鎳或鈷的金屬膜去除，從而分別在所述第2η+型硅 層與所述第3ρ+型硅層的側(cè)壁的一部分形成所述第1金屬硅化合物層與第4金屬硅化合物 層、在所述第In+型硅層的上部形成第2金屬硅化合物層、及在所述第Ip+型硅層的上部形 成第3金屬硅化合物層的步驟。此時(shí)，本發(fā)明的半導(dǎo)體器件的制造方法也可還包含在上述步驟的結(jié)果物上形成第4氧化膜作為層間膜的步驟；在所述第3金屬硅化合物層上、所述第2金屬硅化合物層上、及所述柵極電極上， 分別形成第1接觸孔、第2接觸孔、及第3接觸孔的步驟；形成第4接觸孔以使所述第1金屬硅化合物層露出的步驟；使鎢成膜于所述第1至第4接觸孔，以形成接觸部(contact)的步驟；及在上述步驟的結(jié)果物上形成輸入端子線、輸出端子線、VDD電源線、VSS電源線的 步驟。(發(fā)明效果)依據(jù)上述構(gòu)成的半導(dǎo)體器件，即可通過使用可高集成的SGT而進(jìn)行半導(dǎo)體器件的 微細(xì)化。


圖1(a)是本發(fā)明第1實(shí)施例的半導(dǎo)體器件的主要部分的平面圖，圖1(b)是圖 1(a)的X-X’線的剖面圖，圖1(c)是圖1(a)的Y-Y，線的剖面圖。圖2(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 2(b)是圖2(a)的X-X’線的剖面圖，圖2(c)是圖2(a)的Y-Y，線的剖面圖。圖3(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 3(b)是圖3(a)的X-X’線的剖面圖，圖3(c)是圖3(a)的Y-Y，線的剖面圖。圖4(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 4(b)是圖4(a)的X-X’線的剖面圖，圖4(c)是圖4(a)的Y-Y，線的剖面圖。圖5(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 5(b)是圖5(a)的X-X’線的剖面圖，圖5(c)是圖5(a)的Y-Y，線的剖面圖。圖6(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 6(b)是圖6(a)的X-X’線的剖面圖，圖6(c)是圖6(a)的Y-Y，線的剖面圖。圖7(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 7(b)是圖7(a)的X-X’線的剖面圖，圖7(c)是圖7(a)的Y-Y，線的剖面圖。圖8(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖8(b)是圖8(a) ^ X-X'線的剖面圖，圖8(c)是圖8(a)的Y-Y，線的剖面圖。圖9(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 9(b)是圖9(a)的X-X’線的剖面圖，圖9(c)是圖9(a)的Y-Y，線的剖面圖。圖10(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 10(b)是圖10(a)的X-X’線的剖面圖，圖10(c)是圖10(a)的Y-Y’線的剖面圖。圖11(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 11(b)是圖11(a)的Χ-Χ’線的剖面圖，圖11(c)是圖11(a)的Υ-Υ，線的剖面圖。圖12(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 12(b)是圖12(a)的Χ-Χ’線的剖面圖，圖12(c)是圖12(a)的Υ-Υ’線的剖面圖。圖13(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 13(b)是圖13(a)的Χ-Χ’線的剖面圖，圖13(c)是圖13(a)的Υ-Υ’線的剖面圖。圖14(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 14(b)是圖14(a)的Χ-Χ’線的剖面圖，圖14(c)是圖14(a)的Υ-Υ，線的剖面圖。圖15(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 15(b)是圖15(a)的Χ-Χ’線的剖面圖，圖15(c)是圖15(a)的Υ-Υ’線的剖面圖。圖16(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 16(b)是圖16(a)的Χ-Χ’線的剖面圖，圖16(c)是圖16(a)的Υ-Υ’線的剖面圖。圖17(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 17(b)是圖17(a)的Χ-Χ’線的剖面圖，圖17(c)是圖17(a)的Υ-Υ’線的剖面圖。圖18(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 18(b)是圖18(a)的Χ-Χ’線的剖面圖，圖18(c)是圖18(a)的Υ-Υ’線的剖面圖。圖19(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 19(b)是圖19(a)的Χ-Χ’線的剖面圖，圖19(c)是圖19(a)的Υ-Υ’線的剖面圖。圖20(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 20(b)是圖20(a)的Χ-Χ’線的剖面圖，圖20(c)是圖20(a)的Υ-Υ’線的剖面圖。圖21(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 21(b)是圖21 (a)的X-X’線的剖面圖，圖21 (c)是圖21 (a)的Y_Y’線的剖面圖。圖22(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 22(b)是圖22(a)的Χ-Χ’線的剖面圖，圖22(c)是圖22(a)的Υ-Υ’線的剖面圖。圖23(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 23(b)是圖23(a)的Χ-Χ’線的剖面圖，圖23(c)是圖23(a)的Υ-Υ’線的剖面圖。圖24(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 24(b)是圖24(a)的Χ-Χ’線的剖面圖，圖24(c)是圖24(a)的Υ-Υ’線的剖面圖。圖25(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 25(b)是圖25(a)的Χ-Χ’線的剖面圖，圖25(c)是圖25(a)的Υ-Υ’線的剖面圖。圖26(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 26(b)是圖26(a)的Χ-Χ’線的剖面圖，圖26(c)是圖26(a)的Υ-Υ’線的剖面圖。圖27(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 27(b)是圖27(a)的Χ-Χ’線的剖面圖，圖27(c)是圖27(a)的Υ-Υ’線的剖面圖。
圖28(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 28(b)是圖28(a)的X-X’線的剖面圖，圖28(c)是圖28(a)的Y-Y’線的剖面圖。圖29(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 29(b)是圖29(a)的X-X’線的剖面圖，圖29(c)是圖29(a)的Y-Y’線的剖面圖。圖30(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 30(b)是圖30(a)的X-X’線的剖面圖，圖30(c)是圖30(a)的Y-Y’線的剖面圖。圖31(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 31(b)是圖31 (a)的X-X’線的剖面圖，圖31 (c)是圖31 (a)的Y_Y’線的剖面圖。圖32(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 32(b)是圖32(a)的Χ-Χ’線的剖面圖，圖32(c)是圖32(a)的Υ-Υ’線的剖面圖。圖33(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 33(b)是圖33(a)的Χ-Χ’線的剖面圖，圖33(c)是圖33(a)的Υ-Υ’線的剖面圖。圖34(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 34(b)是圖34(a)的Χ-Χ’線的剖面圖，圖34(c)是圖34(a)的Υ-Υ’線的剖面圖。圖35(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 35(b)是圖35(a)的Χ-Χ’線的剖面圖，圖35(c)是圖35(a)的Υ-Υ’線的剖面圖。圖36(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 36(b)是圖36(a)的Χ-Χ’線的剖面圖，圖36(c)是圖36(a)的Υ-Υ’線的剖面圖。圖37(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 37(b)是圖37(a)的Χ-Χ’線的剖面圖，圖37(c)是圖37(a)的Υ-Υ’線的剖面圖。圖38(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 38(b)是圖38(a)的Χ-Χ’線的剖面圖，圖38(c)是圖38(a)的Υ-Υ’線的剖面圖。圖39(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 39(b)是圖39(a)的Χ-Χ’線的剖面圖，圖39(c)是圖39(a)的Υ-Υ’線的剖面圖。圖40(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 40(b)是圖40(a)的Χ-Χ，線的剖面圖，圖40(c)是圖40(a)的Υ-Υ，線的剖面圖。圖41(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 4Kb)是圖41 (a)的X-X’線的剖面圖，圖41 (c)是圖41 (a)的Υ-Υ，線的剖面圖。圖42(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 42(b)是圖42(a)的Χ-Χ，線的剖面圖，圖42(c)是圖42(a)的Υ-Υ，線的剖面圖。圖43(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 43(b)是圖43(a)的Χ-Χ’線的剖面圖，圖43(c)是圖43(a)的Υ-Υ’線的剖面圖。圖44(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 44(b)是圖44(a)的Χ-Χ’線的剖面圖，圖44(c)是圖44(a)的Υ-Υ’線的剖面圖。圖45(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 45(b)是圖45(a)的Χ-Χ，線的剖面圖，圖45(c)是圖45(a)的Υ-Υ，線的剖面圖。圖46(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 46(b)是圖46(a)的Χ-Χ，線的剖面圖，圖46(c)是圖46(a)的Υ-Υ，線的剖面圖。圖47(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖47(b)是圖47(a)的X-X’線的剖面圖，圖47(c)是圖47(a)的Y-Y’線的剖面圖。圖48(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 48(b)是圖48(a)的Χ-Χ’線的剖面圖，圖48(c)是圖48(a)的Υ-Υ’線的剖面圖。圖49(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 49(b)是圖49(a)的Χ-Χ’線的剖面圖，圖49(c)是圖49(a)的Υ-Υ’線的剖面圖。圖50(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 50(b)是圖50(a)的Χ-Χ’線的剖面圖，圖50(c)是圖50(a)的Υ-Υ’線的剖面圖。圖51(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 51(b)是圖51 (a)的Χ-Χ’線的剖面圖，圖51 (c)是圖51 (a)的Y_Y’線的剖面圖。圖52(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 52(b)是圖52(a)的Χ-Χ’線的剖面圖，圖52(c)是圖52(a)的Υ-Υ’線的剖面圖。圖53(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 53(b)是圖53(a)的Χ-Χ’線的剖面圖，圖53(c)是圖53(a)的Υ-Υ’線的剖面圖。圖54(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 54(b)是圖54(a)的Χ-Χ’線的剖面圖，圖54(c)是圖54(a)的Υ-Υ’線的剖面圖。圖55(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 55(b)是圖55(a)的Χ-Χ’線的剖面圖，圖55(c)是圖55(a)的Υ-Υ’線的剖面圖。圖56(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 56(b)是圖56(a)的Χ-Χ’線的剖面圖，圖56(c)是圖56(a)的Υ-Υ’線的剖面圖。圖57(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 57(b)是圖57(a)的Χ-Χ’線的剖面圖，圖57(c)是圖57(a)的Υ-Υ’線的剖面圖。圖58(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 58(b)是圖58(a)的Χ-Χ’線的剖面圖，圖58(c)是圖58(a)的Υ-Υ’線的剖面圖。圖59(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 59(b)是圖59(a)的Χ-Χ’線的剖面圖，圖59(c)是圖59(a)的Υ-Υ’線的剖面圖。圖60(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 60(b)是圖60(a)的Χ-Χ’線的剖面圖，圖60(c)是圖60(a)的Υ-Υ’線的剖面圖。圖61(a)是說明本發(fā)明第1實(shí)施例的半導(dǎo)體器件的制造方法的一例的平面圖，圖 61(b)是圖61 (a)的Χ-Χ’線的剖面圖，圖61 (c)是圖61 (a)的Υ-Υ，線的剖面圖。圖62(a)是本發(fā)明第2實(shí)施例的半導(dǎo)體器件的主要部分的平面圖，圖62(b)是圖 62(a)的Χ-Χ’線的剖面圖，圖62(c)是圖62(a)的Υ-Υ’線的剖面圖。圖63(a)是本發(fā)明第3實(shí)施例的半導(dǎo)體器件的主要部分的平面圖，圖63(b)是圖 63(a)的Χ-Χ’線的剖面圖，圖63(c)是圖63(a)的Υ-Υ’線的剖面圖。圖64(a)是本發(fā)明第4實(shí)施例的半導(dǎo)體器件的主要部分的平面圖，圖64(b)是圖 64(a)的X-X’線的剖面圖，圖64(c)是圖64(a)的Y-Y’線的剖面圖。圖65(a)是本發(fā)明第5實(shí)施例的半導(dǎo)體器件的主要部分的平面圖，圖65(b)是圖 65(a)的Χ-Χ’線的剖面圖，圖65(c)是圖65(a)的Υ-Υ’線的剖面圖。圖66(a)是本發(fā)明第6實(shí)施例的半導(dǎo)體器件的主要部分的平面圖，圖66(b)是圖 66(a)的Χ-Χ，線的剖面圖，圖65(c)是圖66(a)的Υ-Υ，線的剖面圖。0171]其中，附圖標(biāo)記說明如下0172]101、106、109、1220173]102,2020174]103,1050175]103a、2030176]104、108、111、112、116、119、1230177]105a、2050178]107、110、113、126、128、1300179]109a0180]IlOb0181]110a、114、1150182]117,2170183]118,2180184]120,2200185]121,2210186]1240187]124a,2700188]124b,2710189]125,125a,2250190]128a、130a0191]131,2310192]132,2320193]133,2330194]134,2340195]1350196]136、137、138、1390197]140、141、142、143、240、241、2420198]144,2440199]145,2450200]146,2460201]147,2470202]1480203]1490204]5010205]5020206]5030207]504
氧化膜 第3p+型硅層 硅層
第2硅層
光刻膠
島狀硅層 氮化膜
氧化膜側(cè)墻 氮化膜硬掩膜 氮化膜側(cè)墻 第In+型硅層 第2η+型硅層 第2ρ+型硅層 第Ip+型硅層 high-K 膜 第1柵極絕緣膜 第2柵極絕緣膜 柵極電極 氮化膜側(cè)墻 第3金屬硅化合物 第2金屬硅化合物 第1金屬硅化合物 第4金屬硅化合物 層間膜 接觸孔 接觸部
輸入端子線 輸出端子線 VDD電源線 VSS電源線 pMOS SGT nMOS晶體管 輸出端子 輸出端子部 柵極部 柵極墊
具體實(shí)施例方式(實(shí)施例1)圖1 (a)是本發(fā)明第1實(shí)施例的具備nMOS晶體管及pMOS晶體管的反相器的平面 圖，圖1(b)是沿著圖1(a)的切割線(cut line)X-X'的剖面圖，圖1(c)是沿著圖1(b)的 切割線Y-Y’的剖面圖。以下參照圖1 (a)至圖1 (c)說明第1實(shí)施例的反相器。第1實(shí)施例的反相器包含 pMOS SGT 148與nMOS晶體管149。此時(shí)，nMOS晶體管149是以包圍pMOS SGT 148的方式 形成。pMOS SGT 148具備島狀硅層105。以包圍島狀硅層105周圍的方式形成有第1柵 極絕緣膜124a。第1柵極絕緣膜124a為high_K膜，例如硅氧氮化膜、硅氮化膜、氧化鉿、 氧氮化鉿、氧化鑭等。此外，以包圍第1柵極絕緣膜124a周圍的方式形成有柵極電極125。 柵極電極125例如為鈦、氮化鈦、鉭、氮化鉭或鎢等。此外，分別在島狀硅層105上部形成第 Ip+型硅層121、及在島狀硅層105下部形成第2p+型硅層120。在本實(shí)施例中，例如，第Ip+ 型硅層121是發(fā)揮作為源極擴(kuò)散層功能，而第2p+型硅層120是發(fā)揮作為漏極擴(kuò)散層功能。 此外，島狀硅層105是發(fā)揮作為溝道(channel)區(qū)域功能。在本實(shí)施例中，于操作時(shí)，通過 施加電壓于柵極電極125，而于島狀硅層105形成溝道。nMOS晶體管149具備第2硅層103。nMOS晶體管149是與pMOS SGT148共有柵 極電極125。此外，形成有包圍前述pMOS晶體管的柵極電極125周圍的一部分，而且與第 2硅層103接觸的第2柵極絕緣膜124b。第2柵極絕緣膜124b是與第1柵極絕緣膜124a 同樣為high-K膜。此外，分別于第2硅層103上部形成有第In+型硅層117、及在第2硅 層103下部形成有第2η+型硅層118。在本實(shí)施例中，例如，第In+型硅層117是發(fā)揮作為 源極擴(kuò)散層功能，而第2η+型硅層118是發(fā)揮作為漏極擴(kuò)散層功能。此外，第2硅層103是 發(fā)揮作為溝道區(qū)域功能。在本實(shí)施例中，于操作時(shí)，通過施加電壓于柵極電極125，而于第2 硅層103形成溝道。此外，如上所述，nMOS晶體管149與pMOS SGT 148是共有柵極電極125，且形成為 nMOS晶體管149包圍pMOS SGT 148周圍的一部分，借此而使兩晶體管之間的距離極短。此外，在第2η+型硅層118與第2ρ+型硅層120的下部形成有第3ρ+型硅層102。再者，分別在第2η+型硅層118與第3ρ+型硅層102的側(cè)壁的一部分形成有第1 金屬硅化合物層133與第4金屬硅化合物層134，及在第In+型硅層117的上部形成有第2 金屬硅化合物層132、在第Ip+型硅層的上部形成有第3金屬硅化合物層131。以構(gòu)成金屬 硅化合物的金屬而言，例如，使用鎳或鈷等。第2η+型硅層118、第3ρ+型硅層102、第In+ 型硅層117、及第Ip+型硅層通過這些金屬硅化合物而連接于后述的接觸部(contact)。借 此，而使柵極、源極、漏極低電阻化。接觸部142為以連接于柵極電極125的方式形成，且形成有輸入端子線144與該 接觸部142連接。此外，接觸部143為以連接于第1金屬硅化合物層133的方式形成，且形 成有輸出端子線145與該接觸部143連接。接觸部141為以連接于第2金屬硅化合物層 132的方式形成，且形成有VSS電源線147與該接觸部141連接。接觸部140為以連接于第 3金屬硅化合物層131的方式形成，且形成有VDD電源線146與該接觸部140連接。此外，由氧化膜等所構(gòu)成的層間膜135，形成于pMOS SGT 148與nMOS晶體管149的周圍。再者，將第2硅層103的與第2柵極絕緣膜124周圍的一部分接觸的弧的長度設(shè) 為Wru及將島狀硅層105的外圍長度設(shè)為Wp時(shí)，優(yōu)選為Wp 2Wn。此時(shí)，可將pMOS晶體管 149的柵極寬度設(shè)為nMOS SGT 148的柵極寬度的二倍。此外，此時(shí)，將第2硅層的溝道長度設(shè)為Lru及將島狀硅層的溝道長度設(shè)為Lp時(shí)， 優(yōu)選為Lp Ln。綜上所述，可只由pMOS SGT 148與nMOS晶體管149來構(gòu)成反相器電路。綜上所述，可通過pMOS SGT 148與nMOS晶體管149來構(gòu)成反相器電路。通過以上構(gòu)成，本實(shí)施例的反相器由可高集成的SGT所構(gòu)成。借此，通過使用本反 相器即可進(jìn)行半導(dǎo)體器件的微細(xì)化。接著參照圖2(a)至圖61(c)說明本發(fā)明實(shí)施例的用以形成具備SGT的反相器的 制造方法的一例。另外，在這些附圖中，對于相同構(gòu)成要素是賦予相同符號。在圖2(a)至 0 61(c)中，(a)是顯示平面圖，(b)是顯示X-X’剖面圖，(c)是顯示Y-Y’剖面圖。如圖2(a)至圖2(c)圖所示，在氧化膜101上形成ρ型或無摻雜的硅層103，且于 該硅層103的下部，注入雜質(zhì)，例如硼，以形成第3ρ+型硅層102。如圖3(a)至圖3(c)圖所示，將用以形成η型硅層的光刻膠(resist) 104形成于 P型或無摻雜的硅層103上。硅層103采用無摻雜時(shí)，不需要此步驟。如圖4(a)至圖4(c)所示，在ρ型或無摻雜的硅層103的nMOS晶體管形成預(yù)定區(qū) 域，注入雜質(zhì)，例如磷，以形成η型硅層105。硅層103采用無摻雜時(shí)，不需要此步驟。此時(shí)， 硅層105為無摻雜的硅層而非η型硅層。如圖5(a)至圖5(c)所示，將光刻膠104剝離，且進(jìn)行熱處理。硅層103采用無摻 雜時(shí)，不需要此步驟。如圖6(a)至圖6(c)所示，在上述步驟的結(jié)果物上形成氧化膜106，又于該氧化膜 106上形成氮化膜107。如圖7(a)至圖7(c)所示，在硅層105上方，將用以形成島狀硅層105a的光刻膠 108形成于氮化膜107上。如圖8(a)至圖8(c)所示，對氮化膜107、氧化膜106進(jìn)行蝕刻，以將未被光刻膠 108覆蓋的部分去除。如圖9(a)至圖9(c)所示，將光刻膠108剝離。如圖10(a)至圖10(c)所示，在上述步驟的結(jié)果物上形成氧化膜109。如圖11(a)至圖11(c)所示，對氧化膜109進(jìn)行蝕刻以將一部分去除，且于氮化膜 107、氧化膜106的側(cè)壁，殘存成側(cè)墻狀以形成氧化膜側(cè)墻109a。如圖12(a)至圖12(c)所示，在上述步驟的結(jié)果物上形成氮化膜110。如圖13(a)至圖13(c)所示，對氮化膜110進(jìn)行蝕刻以將一部分去除，且于氧化膜 側(cè)墻109a的側(cè)壁，殘存成側(cè)墻狀以形成氮化膜側(cè)墻110a。如圖14(a)至圖14(c)所示，形成用以形成第2硅層的光刻膠111。如圖15(a)至圖15(c)所示，對氮化膜側(cè)墻IlOa進(jìn)行蝕刻將一部分去除，形成用 以形成第2硅層的氮化膜硬掩膜110b。如圖16(a)至圖16(c)所示，對氧化膜側(cè)墻109a進(jìn)行蝕刻以將一部分去除。
如圖17(a)至圖17(c)所示，將光刻膠111剝離。如圖18(a)至圖18(c)所示，形成供形成輸出端子501 (參照圖1 (a)至圖1(c)) 用的光刻膠112。如圖19(a)至圖19(c)所示，對硅層103進(jìn)行蝕刻以將一部分去除，以形成輸出端 子部502 (參照圖19(a)至圖19(c))。如圖20(a)至圖20(c)所示，將光刻膠112剝離。如圖21 (a)至圖21 (c)所示，對氧化膜109進(jìn)行蝕刻予以去除。如圖22(a)至圖22(c)所示，對硅層103、105進(jìn)行蝕刻以將一部分去除，且形成島 狀硅層105a、及第2硅層103a。如圖23(a)至圖23(c)所示，將氮化膜107、氧化膜106剝離。如圖24(a)至圖24(c)所示，在上述步驟的結(jié)果物表面形成氮化膜113。如圖25(a)至圖25(c)所示，對氮化膜113進(jìn)行蝕刻以將一部分去除，且將于之后 的離子注入時(shí)用以保護(hù)溝道的氮化膜側(cè)墻114、115，分別形成于第2硅層103a與島狀硅層 105a的側(cè)壁。如圖26(a)至圖26(c)所示，將供η+型硅層形成用的光刻膠116形成于島狀硅層 105a的周圍。如圖27(a)至圖27(c)所示，在第2硅層103a的上部與下部，注入雜質(zhì)，例如砷， 以分別形成第In+型硅層117與第2η+型硅層118。如圖28(a)至圖28(c)所示，將光刻膠116剝離。如圖29(a)至圖29(c)所示，在上述步驟的結(jié)果物上，除了島狀硅層105a的周圍 以外，形成供P+型硅層形成用的光刻膠119。如圖30 (a)至圖30(c)所示，在島狀硅層105a的上部與下部注入雜質(zhì)，例如硼，以 分別形成第Ip+型硅層121與第2p+型硅層120。如圖31 (a)至圖31 (c)所示，將光刻膠119剝離，且進(jìn)行熱處理。如圖32(a)至圖32(c)所示，在上述步驟的結(jié)果物上形成氧化膜122之后予以平 坦化，并進(jìn)行回蝕，使第In+型硅層117與第Ip+型硅層121露出。如圖33(a)至圖33(c)所示，形成用以形成柵極部503 (參照圖42 (a)至圖42(c)) 的光刻膠123。如圖34(a)至圖34(c)所示，對柵極部形成預(yù)定區(qū)域的氧化膜122進(jìn)行蝕刻予以 去除。如圖35(a)至圖35(c)所示，將光刻膠123剝離。如圖36(a)至圖36(c)所示，對氮化膜114、115進(jìn)行蝕刻，以從島狀硅層105a的 側(cè)壁表面、及與該側(cè)壁表面相對向的第2硅層103a的側(cè)壁表面去除氮化膜114、115。如圖37 (a)至圖37 (c)所示，在上述步驟的結(jié)果物表面上形成high_K膜124。 high-K膜124至少包含硅氧氮化膜、硅氮化膜、氧化鉿、氧氮化鉿、氧化鑭的任一種物質(zhì)。之 后，形成金屬層125。金屬層125至少包含鈦、氮化鈦、鉭、氮化鉭、鎢的任一種物質(zhì)。如圖38(a)至圖38(c)所示，在上述步驟的結(jié)果物上形成氮化膜126。如圖39(a)至圖39(c)所示，形成用以形成柵極墊504 (參照圖42 (a)至圖42(c)) 的光刻膠127。
如圖40(a)至圖40(c)所示，對氮化膜126進(jìn)行蝕刻以將一部分去除。如圖41 (a)至圖41 (c)所示，將光刻膠127剝離。如圖42(a)至圖42 (c)所示，對金屬層125進(jìn)行蝕刻以將一部分去除，以形成柵極 電極125a。如圖43(a)至圖43(c)所示，在上述步驟的結(jié)果物上形成氮化膜128。如圖44(a)至圖44(c)所示，對氮化膜128進(jìn)行蝕刻以將一部分去除，以形成氮化 膜側(cè)墻128a。如圖45(a)至圖45(c)所示，對上述結(jié)果物上面的部分的high_K膜124進(jìn)行蝕刻 予以去除。如此一來，殘存于島狀硅層105a的側(cè)壁的high-K膜124的部分即成為第1柵 極絕緣膜124a，而殘存于第2硅層103a的側(cè)壁的high_K膜124的部分即成為第2柵極絕 緣膜124b。如圖46 (a)至圖46 (c)所示，形成用以蝕刻氧化膜122的光刻膠129。如圖47(a)至圖47(c)所示，對氧化膜122進(jìn)行干蝕刻以將一部分去除。如圖48(a)至圖48(c)所示，將光刻膠129剝離。如圖49(a)至圖49(c)所示，對氧化膜122進(jìn)行濕蝕刻再將一部分去除。如圖50(a)至圖50(c)所示，在上述步驟的結(jié)果物上形成氮化膜130。如圖51(a)至圖51(c)所示，對氮化膜130進(jìn)行蝕刻以將一部分去除，以形成氮化 膜側(cè)墻130a。如圖52(a)至圖52(c)所示，對氧化膜122進(jìn)行干蝕刻以將一部分去除。如圖53(a)至圖53(c)所示，對氧化膜122進(jìn)行濕蝕刻，以使氮化膜114露出。如圖54(a)至圖54(c)所示，對氮化膜側(cè)墻130a與氮化膜114的一部分進(jìn)行蝕刻 予以去除，以使第2η+型硅層118及第3ρ+型硅層102的側(cè)壁的一部分露出。如圖55(a)至圖55(c)所示，使鎳及鈷等的金屬膜成膜于第2η+型硅層118與第 3ρ+型硅層102的側(cè)壁的一部分、第In+型硅層117之上、及第Ip+型硅層121之上，且進(jìn)行 熱處理，使該金屬及與該金屬接觸的硅反應(yīng)，且將未反應(yīng)的金屬膜去除。借此，分別在第2η+ 型硅層118與第3ρ+型硅層102的側(cè)壁的一部分形成第1金屬硅化合物層133與第4金屬 硅化合物層134，在第In+型硅層117的上部形成第2金屬硅化合物層132，在第Ip+型硅 層121的上部形成第3金屬硅化合物層131。如圖56(a)至圖56(c)所示，在上述步驟的結(jié)果物上形成由氧化膜等所構(gòu)成的層 間膜135。如圖57(a)至圖57(c)所示，在第3金屬硅化合物層131上形成接觸孔136。如圖58(a)至圖58(c)所示，在第2金屬硅化合物層132上形成接觸孔137，且在 柵極電極125上形成接觸孔138。如圖59(a)至圖59(c)所示，形成接觸孔139以使第1金屬硅化合物層133露出。如圖60(a)至圖60(c)所示，將由鎢等所構(gòu)成的金屬膜，成膜于接觸孔136、137、 138,139 內(nèi)，以形成接觸部 140、141、142、143。如圖61(a)至圖61(c)所示，在上述步驟的結(jié)果物上，形成輸入端子線144、輸出端 子線145、VDD電源線146、VSS電源線147。將本發(fā)明的半導(dǎo)體器件的其他實(shí)施例的平面圖與剖面構(gòu)造分別顯示于第62(a)、(b)、(c)圖。圖62 (a)是平面圖，圖62(b)是X-X’剖面圖，圖62(c)是Y-Y’剖面圖。在此實(shí)施例中，形成有在島狀硅層205之上與至少一部分接觸的第1柵極絕緣膜270 ；一面與第1柵極絕緣膜270接觸的柵極電極225 ；與柵極電極225的另一面接觸的第2柵極絕緣膜271 ；與第2柵極絕緣膜271接觸的第2硅層203 ；配置于島狀硅層205的上部的第Ip+型硅層221 ；配置于島狀硅層205的下部的第2p+型硅層220 ；配置于第2硅層203的上部的第In+型硅層217 ；配置于第2硅層203的下部的第2η+型硅層218 ；配置于第2η+型硅層218與第2ρ+型硅層220的下部的第3ρ+型硅層202 ；形成于第2η+型硅層218與第3ρ+型硅層202的側(cè)壁的一部分的第1金屬硅化合 物層233、與第4金屬硅化合物層234 ；形成于第In+型硅層217的上部的第2金屬硅化合物層232 ；及形成于第Ip+型硅層221的上部的第3金屬硅化合物層231。以連接于柵極電極225的方式形成接觸部242，以連接于接觸部242的方式形成輸 入端子線244。以連接于第1金屬硅化合物層233的方式形成接觸部243，以連接于接觸部243的 方式形成輸出端子線245。以連接于第2金屬硅化合物層232的方式形成接觸部241，以連接于接觸部241的 方式形成VSS電源線247。以連接于第3金屬硅化合物層231的方式形成接觸部240，以連接于接觸部240的 方式形成VDD電源線246。圖63 (a)至圖66(c)是顯示本發(fā)明的半導(dǎo)體器件的變形例。在圖63 (a)至圖66(c) 中，分別于(a)、(b)、(c)顯示平面圖與剖面構(gòu)造。各圖的(a)是平面圖，(b)是X-X，剖面 圖，(c)是Y-Y’剖面圖。(變形例1)在此變形例中，如圖63(a)所示，第2柵極絕緣膜124b是在剖面形狀為圓弧形狀 的nMOS晶體管149包圍柵極電極125的范圍內(nèi)配置于nMOS晶體管149與柵極電極125之 間，而圖63(a)至圖63(c)的實(shí)施例，在此點(diǎn)與圖1 (a)至圖1(c)的實(shí)施例有所不同。如此， 柵極絕緣膜也可只配置于令nMOS晶體管不與柵極電極接觸的最小限度范圍內(nèi)。(變形例2)在此變形例中，如圖64(a)所示，nMOS晶體管149的剖面形狀為矩形，此外，第2柵 極絕緣膜124b是在nMOS晶體管149包圍柵極電極125的范圍內(nèi)配置于nMOS晶體管149 與柵極電極125之間。在此各點(diǎn)，圖64(a)至圖64(c)的實(shí)施例與圖1(a)至圖1(c)的實(shí) 施例有所不同。(變形例3)在此變形例中，如圖65 (a)所示，pMOS SGT 148及柵極電極125的剖面形狀形成為 方形而非圓形，此外，第2柵極絕緣膜124b是在nMOS晶體管149的形狀包圍柵極電極125的范圍內(nèi)配置于nMOS晶體管149與柵極電極125之間。在此各點(diǎn)，圖65(a)至圖65(c)的 實(shí)施例與圖1 (a)至圖1 (c)的實(shí)施例有所不同。另外，pMOS晶體管148及柵極電極125的 剖面形狀除上述方形以外，也可為多角形。(變形例4)在此變形例中，在圖66的實(shí)施例中，如圖66(a)所示，nMOS晶體管149的剖面形 狀為圓形，此外，第2柵極絕緣膜124b是在nMOS晶體管149的形狀包圍柵極電極125的范 圍內(nèi)配置于nMOS晶體管149與柵極電極125之間。在此各點(diǎn)，圖66(a)至圖66(c)的實(shí)施 例與圖1(a)至圖1(c)的實(shí)施例有所不同。另外，在以上實(shí)施例中，以使用本發(fā)明的SGT的半導(dǎo)體器件而言，雖已例示了反相 器，惟本發(fā)明并不以此為限，也可使用于其他各種半導(dǎo)體器件。此外，構(gòu)件形狀等也可為任意，其他具體的細(xì)部構(gòu)造等，當(dāng)然也可適當(dāng)變更。雖已通過參照一個(gè)或一個(gè)以上優(yōu)選實(shí)施例來說明及例示本申請的本質(zhì)，惟只要不 脫離在此所揭示的該本質(zhì)，優(yōu)選實(shí)施例當(dāng)然在配置及細(xì)部均可作修正。再者，只要不脫離在 此所揭示的主題范圍及旨趣，本申請當(dāng)然均得以包含該所有修正及變更。
權(quán)利要求
1.一種半導(dǎo)體器件，發(fā)揮作為反相器功能，其特征在于，具有 第1島狀半導(dǎo)體層；第2半導(dǎo)體層；柵極電極，至少一部分配置于所述第1島狀半導(dǎo)體層與所述第2半導(dǎo)體層之間； 第1柵極絕緣膜，至少一部分配置于所述第1島狀半導(dǎo)體層與所述柵極電極之間，且與 所述第1島狀半導(dǎo)體層周圍的至少一部分接觸，并且與所述柵極電極的一面接觸；第2柵極絕緣膜，配置于所述第2半導(dǎo)體層與所述柵極電極之間，且與所述第2半導(dǎo)體 層接觸，并且與所述柵極電極的另一面接觸；第1個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層，配置于所述第1島狀半導(dǎo)體層的上部； 第2個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層，配置于所述第1島狀半導(dǎo)體層的下部，且具有與所 述第1導(dǎo)電型高濃度半導(dǎo)體層相同極性；第1個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層，配置于所述第2半導(dǎo)體層的上部，且具有與所述第 1導(dǎo)電型高濃度半導(dǎo)體層相反極性；及第2個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層，配置于所述第2半導(dǎo)體層的下部，且具有與所述第 1導(dǎo)電型高濃度半導(dǎo)體層相反極性。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，具備第1晶體管與第2晶體管； 所述第1晶體管由以下所構(gòu)成所述第1島狀半導(dǎo)體層； 所述第1柵極絕緣膜； 所述柵極電極；所述第1個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層；及 所述第2個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層； 所述第2晶體管由以下所構(gòu)成 所述柵極電極； 所述第2柵極絕緣膜； 所述第2半導(dǎo)體層；所述第1個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層；及 所述第2個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述第2半導(dǎo)體層為圓弧柱狀半導(dǎo)體層。
4.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述第2半導(dǎo)體層為矩形柱狀半導(dǎo)體層。
5.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述第1島狀半導(dǎo)體層為角柱形狀。
6.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述第2半導(dǎo)體層為圓柱狀半導(dǎo)體層。
7.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，還具備第3個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層，配置于所述第2個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層與 所述第2個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層的下部；第1金屬半導(dǎo)體化合物層，形成于所述第2個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層與所述第3個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層的側(cè)壁的一部分；第2金屬半導(dǎo)體化合物層，形成于所述第1個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層的上部；及 第3金屬半導(dǎo)體化合物層，形成于所述第1個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層的上部。
8.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述第1個(gè)第1導(dǎo)電型高濃度半導(dǎo)體 層為第IP+半導(dǎo)體層；所述第2個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層為第2p+半導(dǎo)體層； 所述第1個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層為第In+半導(dǎo)體層；而且 所述第2個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層為第2η+半導(dǎo)體層。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，還具備第3ρ+型半導(dǎo)體層，配置于所述第2η+型半導(dǎo)體層與所述第2ρ+型半導(dǎo)體層的下部； 第1金屬半導(dǎo)體化合物層，形成于所述第2η+型半導(dǎo)體層與所述第3ρ+型半導(dǎo)體層的 側(cè)壁的一部分；第2金屬半導(dǎo)體化合物層，形成于所述第In+型半導(dǎo)體層的上部；及 第3金屬半導(dǎo)體化合物層，形成于所述第Ip+型半導(dǎo)體層的上部。
10.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，將所述第2半導(dǎo)體層的與第2柵極 絕緣膜周圍的一部分接觸的弧的長度設(shè)為Wru及將所述第1島狀半導(dǎo)體層的外圍長度設(shè)為 Wp 時(shí)，Wp ^ 2Wn。
11.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，將所述第2半導(dǎo)體層的溝道長度設(shè) 為Lru及將所述第1島狀半導(dǎo)體層的溝道長度設(shè)為Lp時(shí)，Ln ^ Lp。
12.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，所述第1柵極絕緣膜是由將所述第 1晶體管形成為加強(qiáng)型的材料所形成；所述第2柵極絕緣膜是由將所述第2晶體管形成為加強(qiáng)型的材料所形成； 所述柵極電極是由將所述第1晶體管與所述第2晶體管形成為加強(qiáng)型的材料所形成。
13.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述第1金屬半導(dǎo)體化合物層為第 1金屬硅化合物層；所述第2金屬半導(dǎo)體化合物層為第2金屬硅化合物層；而且 所述第3金屬半導(dǎo)體化合物層為第3金屬硅化合物層。
14.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，所述第1島狀半導(dǎo)體層為第1島狀硅層；所述第2半導(dǎo)體層為第2硅層； 所述第In+型半導(dǎo)體層為第In+型硅層； 所述第2η+型半導(dǎo)體層為第2η+型硅層； 所述第Ip+型半導(dǎo)體層為第Ip+型硅層；而且 所述第2ρ+型半導(dǎo)體層為第2ρ+型硅層。
15.如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于， 所述第1島狀硅層為η型或無摻雜的島狀硅層； 所述第2硅層為ρ型或無摻雜的硅層。
16.如權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述柵極電極至少包含鈦、氮化 鈦、鉭、氮化鉭、或鎢的任一種。
17.如權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述第1柵極絕緣膜至少包含硅氧 氮化膜、硅氮化膜、氧化鉿、氧氮化鉿、或氧化鑭的任一種。
18.如權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述第2柵極絕緣膜至少包含硅氧 氮化膜、硅氮化膜、氧化鉿、氧氮化鉿、或氧化鑭的任一種。
19.一種半導(dǎo)體器件的制造方法，是權(quán)利要求15所述的半導(dǎo)體器件的制造方法，其特 征在于，包含在P型或無摻雜的硅層注入硼，以形成第3p+型硅層的步驟。
20.如權(quán)利要求19所述的半導(dǎo)體器件的制造方法，其特征在于，還包含在所述P型或無摻雜的硅層注入磷，以形成已預(yù)定形成η型的所述第1島狀硅層的區(qū) 域的步驟。
21.如權(quán)利要求19所述的半導(dǎo)體器件的制造方法，其特征在于，還包含在權(quán)利要求19的步驟的結(jié)果物上形成第1氧化膜，且于該第1氧化膜上形成第1氮化 膜，且對該第1氮化膜及該第1氧化膜進(jìn)行蝕刻，以使該第1氮化膜及該第1氧化膜殘存于 已預(yù)定形成所述第1島狀硅層的區(qū)域的上方的步驟；在上述步驟的結(jié)果物上形成第2氧化膜，且對該第2氧化膜進(jìn)行蝕刻，以使該第2氧化 膜于所述第1氮化膜及所述第1氧化膜的側(cè)壁殘存成側(cè)墻狀的步驟；在上述步驟的結(jié)果物上形成第2氮化膜，且對該第2氮化膜進(jìn)行蝕刻，以使該第2氮化 膜于殘存成所述側(cè)墻狀的第2氧化膜的側(cè)壁殘存成側(cè)墻狀的步驟；對殘存成所述側(cè)墻狀的第2氮化膜進(jìn)行蝕刻，以使該第2氮化膜殘存于已預(yù)定形成所 述第2硅層的區(qū)域的上方作為硬掩膜的步驟；及對所述第2氧化膜進(jìn)行蝕刻，以使該第2氧化膜殘存于已預(yù)定形成所述第1晶體管與 所述第2晶體管的區(qū)域的上方的步驟。
22.如權(quán)利要求21所述的半導(dǎo)體器件的制造方法，其特征在于，還包含在權(quán)利要求21的步驟的結(jié)果物，對已預(yù)定形成所述ρ型或無摻雜的硅層及所述第1島 狀硅層的區(qū)域進(jìn)行蝕刻，以形成輸出端子部、所述第1島狀硅層、及所述第2硅層的步驟。
23.如權(quán)利要求22所述的半導(dǎo)體器件的制造方法，其特征在于，還包含在權(quán)利要求22的步驟的結(jié)果物，將所述第2氮化膜、及所述第2氧化膜去除的步驟； 在上述步驟的結(jié)果物上形成第3氮化膜，且對該第3氮化膜進(jìn)行蝕刻，以于所述第1島 狀硅層與所述第2硅層的側(cè)壁，分別使該第3氮化膜殘存成側(cè)墻狀的步驟；在所述第2硅層的上部與下部注入砷，以分別形成第In+型硅層與第2η+型硅層的步 驟·’及在所述第1島狀硅層的上部與下部注入硼，以分別形成第Ip+型硅層與第2ρ+型硅層 的步驟。
24.如權(quán)利要求23所述的半導(dǎo)體器件的制造方法，其特征在于，還包含在權(quán)利要求23的步驟的結(jié)果物上形成第3氧化膜，且予以平坦化，并進(jìn)行回蝕，以使所 述第In+型硅層與所述第Ip+型硅層露出的步驟；通過蝕刻將已預(yù)定形成柵極部的區(qū)域的所述第3氧化膜去除的步驟； 通過蝕刻，從所述第1島狀硅層的側(cè)壁表面、及與該側(cè)壁表面相對向的所述第2硅層的 側(cè)壁表面，將所述殘存成側(cè)墻狀的第3氮化膜去除的步驟；在上述步驟的結(jié)果物上形成high-K膜，且于該high-K膜上形成金屬膜，又于該金屬膜上形成第4氮化膜的步驟；及對所述第4氮化膜與所述金屬膜進(jìn)行蝕刻，以形成柵極墊與所述柵極電極的步驟。
25.如權(quán)利要求24所述的半導(dǎo)體器件的制造方法，其特征在于，還包含在權(quán)利要求24的步驟的結(jié)果物上形成第5氮化膜，且對該第5氮化膜進(jìn)行蝕刻，以使 該第5氮化膜殘存成側(cè)墻狀的步驟；對所述high-K膜進(jìn)行蝕刻，以使該high-K膜殘存于所述第1島狀硅層與所述第2硅 層的側(cè)壁的步驟；對所述第3氧化膜進(jìn)行蝕刻以將一部分去除的步驟；在上述步驟的結(jié)果物上形成第6氮化膜，且對該第6氮化膜進(jìn)行蝕刻，以使該第6氮化 膜殘存成側(cè)墻狀的步驟；對所述第3氧化膜進(jìn)行蝕刻，以使殘存于所述第2硅層的側(cè)壁的第3氮化膜露出的步驟；對殘存于所述第2硅層的側(cè)壁的第3氮化膜的一部分進(jìn)行蝕刻，以使所述第2η+型硅 層及所述第3ρ+型硅層的側(cè)壁的一部分露出的步驟；及使鎳或鈷的金屬膜成膜于所述第2η+型硅層與所述第3ρ+型硅層的側(cè)壁的一部分、第 In+型硅層之上、及第Ip+型硅層之上，且進(jìn)行熱處理，以使該鎳或鈷的金屬膜及與該金屬 膜接觸的硅反應(yīng)，并將未反應(yīng)的該鎳或鈷的金屬膜去除，從而分別在所述第2η+型硅層與 所述第3ρ+型硅層的側(cè)壁的一部分形成所述第1金屬硅化合物層與第4金屬硅化合物層、 在所述第In+型硅層的上部形成第2金屬硅化合物層、及在所述第Ip+型硅層的上部形成 第3金屬硅化合物層的步驟。
26.如權(quán)利要求25所述的半導(dǎo)體器件的制造方法，其特征在于，還包含 在權(quán)利要求25的步驟的結(jié)果物上形成第4氧化膜作為層間膜的步驟；在所述第3金屬硅化合物層上、所述第2金屬硅化合物層上、及所述柵極電極上，分別 形成第1接觸孔、第2接觸孔、及第3接觸孔的步驟；形成第4接觸孔以使所述第1金屬硅化合物層露出的步驟；使鎢成膜于所述第1至第4接觸孔，以形成接觸部的步驟；及在上述步驟的結(jié)果物上形成輸入端子線、輸出端子線、VDD電源線、VSS電源線的步驟。
全文摘要
本發(fā)明提供一種由使用高集成的SGT的CMOS反相器電路所構(gòu)成的半導(dǎo)體器件及其制造方法。本發(fā)明的半導(dǎo)體器件中，第1晶體管具有第1島狀半導(dǎo)體層；第1柵極絕緣膜；柵極電極；第1個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層，配置于第1島狀半導(dǎo)體層的上部；及第2個(gè)第1導(dǎo)電型高濃度半導(dǎo)體層，配置于第1島狀半導(dǎo)體層的下部；第2晶體管具有第2柵極絕緣膜，包圍柵極電極周圍的一部分；第2半導(dǎo)體層，與第2柵極絕緣膜周圍一部分接觸；第1個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層，配置于第2半導(dǎo)體層的上部，且具有與第1導(dǎo)電型高濃度半導(dǎo)體層相反極性；及第2個(gè)第2導(dǎo)電型高濃度半導(dǎo)體層，配置于第2半導(dǎo)體層的下部，且具有與第1導(dǎo)電型高濃度半導(dǎo)體層相反極性。
文檔編號H01L21/8238GK101996997SQ20101025467
公開日2011年3月30日 申請日期2010年8月11日 優(yōu)先權(quán)日2009年8月11日
發(fā)明者中村廣記, 舛岡富士雄 申請人:日本優(yōu)尼山帝斯電子株式會社