專利名稱：具球柵陣列的系統封裝模塊及其制造方法
技術領域：
本發(fā)明是關于一種具球柵陣列的系統封裝模塊及其制造方法，特別是指一種系統封裝模塊(SiP Module, System in Package)其底部利用球柵陣列(BGA，Ball Grid Array) 的錫球焊接于電子產品的主電路板。
背景技術：
隨著可攜式消費性電子產品市場快速成長，如何加速改善可攜式產品在輕薄短小、低耗電方面的性能，成為系統廠商面臨的重要課題。具備微型體積、低耗電特點的系統封裝模塊(SiP Module, System in Package ；或稱ModuleIC)被視為是最適合應用在可攜式產品上的解決方案。系統封裝模塊將大量的電子組件及線路包覆在極小的封裝內，最大的優(yōu)點是可節(jié)省空間及低耗電。其最為重視微型化設計，以符合可攜式產品強調輕薄短小的特性。系統封裝模塊已應用于無線通信模塊，包括WLAN、Bluetooth、GPS、WiMAX和 DVB-H/T-DMB等，都可以通過系統封裝模塊導入便攜設備中。而為了達到產品在尺寸、性能及成本的考慮，設計團隊需整合RF、IC封裝、模塊構裝、制程、材料、測試及基板設計等相關技術。請參考圖1，為現有技術的系統封裝模塊的剖面示意圖?，F有的系統封裝模塊900 具有一多層迭合的電路板901，該電路板901設有至少一芯片902于其頂面、多個導接墊 903于其底面、及多個錫球905以球柵陣列(BGA，BallGrid Array)的方式接觸于該些導接墊903。其缺點在于這些錫球905仍占了相當的高度。如何使系統封裝模塊整體厚度降低并且在微型化設計的結構上增加其可靠度是研發(fā)趨勢之一。因此，本發(fā)明人有感上述問題的可改善性，潛心研究并配合原理的運用，提出一種設計合理且有效改善上述問題的發(fā)明構思。

發(fā)明內容
本發(fā)明要解決的技術問題是為了克服現有技術中的上述缺陷，提供一種具球柵陣列的系統封裝模塊及其制造方法，其可降低系統封裝模塊的整體厚度。此外，本發(fā)明要解決的又一技術問題，更在于提供一種具球柵陣列的系統封裝模塊及其制造方法，其不僅降低系統封裝模塊的整體厚度，更進一步加強系統封裝模塊的組裝良率，以提升電子產品可靠度。本發(fā)明是通過下述技術方案來解決上述技術問題的一種具球柵陣列的系統封裝模塊，包括一多層迭合的電路板、至少一芯片置于該電路板的頂面、及多個錫球；上述電路板具有多個迭合的線路層；其中內側之一的該線路層的底面形成有多個導接墊，該多個導接墊呈柵格陣列方式并且電性連接于該芯片；其中該電路板鉆設有多個至少貫穿最底層的該線路層的貫孔，其中該多個導接墊外露于該貫孔內；上述多個錫球對應地置放于該多個貫孔內且接于該多個導接墊。
根據本發(fā)明上述方案，該多個導接墊形成于倒數第二層的該線路層的底面。其中最底層的該線路層進一步包括一連接金屬層形成于該多個貫孔的表面以及該多個導接墊的表面。此外，其中最底層的該線路層進一步包括多個導接墊位于該多個貫孔的周圍，上述連接金屬層連接于最底層的該線路層的該多個導接墊以及倒數第二層的該線路層的該多個導接墊。尤其是，最底層的該線路層的該多個導接墊大于倒數第二層的該線路層的該多個導接墊。本發(fā)明還通過下述技術方案來解決上述技術問題的一種具球柵陣列的系統封裝模塊的制造方法，包括下列步驟提供一多層迭合的電路板，該電路板具有多個迭合的線路層；提供至少一芯片置于該電路板的頂面；形成有多個導接墊于其中內側之一的該線路層的底面，并使該多個導接墊呈柵格陣列方式并且電性連接于該芯片；形成多個貫孔于該電路板的底面，并使該多個貫孔至少貫穿最底層的該線路層，且使該多個導接墊外露于該貫孔內；最后，提供多個錫球對應地置放于該多個貫孔內且接于該多個導接墊。此外，基于本發(fā)明上述提供的具球柵陣列的系統封裝模塊的制造方法，其中該多個導接墊形成于倒數第二層的該線路層的底面。其中包括形成多個導接墊于最底層的該線路層的底面并且對應于倒數第二層的該線路層的該多個導接墊，其中該多個貫孔貫穿最底層的該線路層的該多個導接墊。其中包括形成一連接金屬層于該多個貫孔的表面，該連接金屬層分別連接位于最底層的該線路層的該導接墊以及倒數第二層的該線路層的該多個導接墊。尤其是，以化學鍍法形成該連接金屬層。本發(fā)明具有以下有益效果本發(fā)明可降低具球柵陣列的系統封裝模塊的整體厚度，進而降低電子產品的厚度。此外，通過最底層的該線路層的該多個導接墊配合倒數第二層的該線路層的該多個導接墊，可加強系統封裝模塊的組裝良率，以提升電子產品可靠度。為了能更進一步了解本發(fā)明為達成既定目的所采取的技術、方法及功效，請參閱以下有關本發(fā)明的詳細說明、圖式，相信本發(fā)明的目的、特征與特點，當可由此得以深入且具體的了解，然而所附圖式與附件僅提供參考與說明用，并非用來對本發(fā)明加以限制。




圖1為現有技術的系統封裝模塊的剖面示意圖； 圖2為本發(fā)明第一實施例的具球柵陣列的系統封裝模塊的剖面示意圖； 圖2A為圖2中A部的局部放大圖3為本發(fā)明第二實施例的具球柵陣列的系統封裝模塊的剖面示意圖；及圖3A為圖3中A部的局部放大圖。主要組件符號說明
[現有技術] 系統封裝模塊....900
電路板...............901
芯片...................902
導接墊...............903
錫球...................905
4
[本發(fā)明]電路板...............10貫孔...................100導接墊...............102、106連接金屬層........104芯片...................20錫球....................30線路層L1、L2、L3
具體實施例方式請參考圖2及圖2A，為本發(fā)明第一實施例的具球柵陣列的系統封裝模塊的剖面示意圖、以及圖2的局部放大圖。該具球柵陣列的系統封裝模塊包括一多層迭合 (multi-stack)的電路板10、至少一芯片20置于該電路板10的頂面、及多個錫球30。本實施例中該電路板10以五層為例。當然也可以應用于更多層的電路板。該電路板10具有多個迭合的線路層，如圖2中最底層(bottom layer)的線路層 Li、倒數第二層的線路層L2。本發(fā)明的特別設計在于，形成有多個導接墊102于其中內側之一的該線路層L2的底面，并使該多個導接墊102電性連接于該芯片20。上述導接墊102 電性連接于該芯片20指的是利用各線路層之間的過孔(VIA)及線路完成的。本實施例中， 該多個導接墊102形成于倒數第二層的該線路層L2的底面。然而，也可以形成于倒數第三層的該線路層L3的底面。該電路板10鉆設有多個貫孔100，多個貫孔100貫穿最底層的該線路層Li，其中該多個導接墊102外露于該貫孔100內。若上述導接墊設置于倒數第三層的該線路層L3， 該些貫孔100則貫穿最底層的該線路層Ll及倒數第二層的線路層L2。因此可推論的，本發(fā)明是鉆設多個貫孔100于該電路板10的底面，并使該多個貫孔100至少貫穿最底層的該線路層Li，目的在于使該多個導接墊102外露于該貫孔100內。本實施例還包括植入的多個錫球30。將多個錫球30對應地置放于該多個貫孔100 內且接觸于該多個導接墊102。由此，本發(fā)明將輸入輸出的導接墊往上移，去除系統封裝模塊與電子產品的主電路板之間的吃錫高度，進而降低系統封裝模塊、及電子產品的厚度。本發(fā)明還提供一種具球柵陣列的系統封裝模塊的制造方法，包括下列步驟首先， 提供一多層迭合的電路板10，該電路板10具有多個迭合的線路層L1、L2、L3...等。此外， 提供至少一芯片20置于該電路板10的頂面，例如以打線、或覆晶的方式。還有，形成有多個導接墊102于其中內側之一的該線路層的底面。本實施例是形成于倒數第二層的線路層L2的底面，并使該多個導接墊102電性連接于該芯片20。接著，鉆設多個貫孔100于該電路板10的底面，并使該多個貫孔100至少貫穿最底層的該線路層Li，且使該多個導接墊 102外露于該貫孔100內。最后，提供多個錫球30對應地置放于該多個貫孔100內且接于該多個導接墊102。請參考圖3及圖3A，為本發(fā)明第二實施例的具球柵陣列的系統封裝模塊的剖面示意圖、以及圖3A的局部放大圖。本實施例的特別設計在于，首先依據錫球大小，在最底層的線路層Ll及倒數第二層的線路層L2各形成多個對應的導接墊102、106。接著，形成多個貫
5孔100穿過最底層的線路層Ll的導接墊106，且使倒數第二層的線路層L2的該多個導接墊 102外露于該貫孔100內。接著，在最底層的該線路層Ll形成一連接金屬層104于每一該多個貫孔100的表面。該連接金屬層104分別連接位于最底層的該線路層Ll的該導接墊 106以及倒數第二層的該線路層L2的該多個導接墊102。其中最底層的該線路層Ll的該多個導接墊106大于倒數第二層的該線路層L2的該多個導接墊102。本實施例可以是以化學鍍法(chemical plating)形成該連接金屬層104?；瘜W鍍又稱之為無電鍍或自身催化電鍍(autocatalytic plating)。無電鍍是指于水溶液中的金屬離子被在控制的環(huán)境下，予以化學還元，而不需電力鍍在基材(substrate)上。以無電鍍銅為例，先在最底層的該線路層Ll的該多貫孔100內表面使之導電化后，例如施以一層有機金屬化合物于貫孔的表面，以二氧化碳雷射破壞有機金屬化合物的表面以露出一層金屬種子層，再進一步鍍上銅。上述連接金屬層104也可實施于圖3的實施例，僅涂布于每一該貫孔100的表面。本實施例通過最底層的該線路層Ll的該多個導接墊106及該連接金屬層104增加錫球30上緣與電路板10的接觸面，因此可以加強系統封裝模塊焊接于電子產品的組裝
良率，以提升可靠度。因此，本發(fā)明通過上述技術手段，具有如下的特點及功能—、降低具球柵陣列的系統封裝模塊的整體厚度，進而降低電子產品的厚度。二、通過最底層的該線路層Ll的該多個導接墊106配合倒數第二層的該線路層L2 的該多個導接墊102，可加強系統封裝模塊的組裝良率，以提升電子產品可靠度。以上所述僅為本發(fā)明的較佳實施例，非因此即局限本發(fā)明的權利要求范圍，故舉凡運用本發(fā)明說明書及圖式內容所為的等效技術變化，均同理皆包含于本發(fā)明的權利要求保護范圍內。
權利要求
1.一種具球柵陣列的系統封裝模塊；其特征在于，包括一多層迭合的電路板，其具有多個迭合的線路層；至少一芯片置于該電路板的頂面；其中內側之一的該線路層的底面形成有多個導接墊，該多個導接墊呈柵格陣列方式并且電性連接于該芯片；其中該電路板鉆設有多個至少貫穿最底層的該線路層的貫孔，其中該多個導接墊外露于該貫孔內；及多個錫球對應地置放于該多個貫孔內且接觸于該多個導接墊。
2.如權利要求1所述的具球柵陣列的系統封裝模塊，其特征在于該多個導接墊形成于倒數第二層的該線路層的底面。
3.如權利要求2所述的具球柵陣列的系統封裝模塊，其特征在于最底層的該線路層進一步包括一連接金屬層形成于每一該個貫孔的表面。
4.如權利要求3所述的具球柵陣列的系統封裝模塊，其特征在于最底層的該線路層進一步包括多個導接墊，最底層的該線路層的該多個導接墊對應于倒數第二層的該線路層的該多個導接墊，并且該些貫孔貫穿最底層的該線路層的該多個導接墊，上述連接金屬層連接于最底層的該線路層的該多個導接墊以及倒數第二層的該線路層的該多個導接墊。
5.如權利要求4所述的具球柵陣列的系統封裝模塊，其特征在于最底層的該線路層的該多個導接墊大于倒數第二層的該線路層的該多個導接墊。
6.一種具球柵陣列的系統封裝模塊的制造方法，其特征在于，包括下列步驟提供一多層迭合的電路板，該電路板具有多個迭合的線路層；提供至少一芯片置于該電路板的頂面；形成有多個導接墊于其中內側之一的該線路層的底面，其中該多個導接墊呈柵格陣列方式并且電性連接于該芯片；形成多個貫孔于該電路板的底面，并使該多個貫孔至少貫穿最底層的該線路層，且使該多個導接墊外露于該貫孔內；及提供多個錫球對應地置放于該多個貫孔內且接觸于該多個導接墊。
7.如權利要求6所述的具球柵陣列的系統封裝模塊的制造方法，其特征在于該多個導接墊形成于倒數第二層的該線路層的底面。
8.如權利要求7所述的具球柵陣列的系統封裝模塊的制造方法，其特征在于進一步包括形成多個導接墊于最底層的該線路層的底面并且對應于倒數第二層的該線路層的該多個導接墊，其中該多個貫孔貫穿最底層的該線路層的該多個導接墊。
9.如權利要求8所述的具球柵陣列的系統封裝模塊的制造方法，其特征在于進一步包括形成一連接金屬層于每一該多個貫孔的表面，該連接金屬層分別連接位于最底層的該線路層的該導接墊以及倒數第二層的該線路層的該多個導接墊。
10.如權利要求9所述的具球柵陣列的系統封裝模塊的制造方法，其特征在于以化學鍍法形成該連接金屬層。
全文摘要
本發(fā)明公開了一種具球柵陣列的系統封裝模塊，包括一多層迭合的電路板、至少一芯片置于該電路板的頂面、及多個錫球。上述電路板具有多個迭合的線路層。其中內側之一的該線路層的底面形成有多個導接墊，該多個導接墊呈柵格陣列方式并且電性連接于該芯片。其中該電路板鉆設有多個至少貫穿最底層的該線路層的貫孔，其中該多個導接墊外露于該貫孔內。上述多個錫球對應地置放于該多個貫孔內且接于該多個導接墊。本發(fā)明另提供一種制造方法以形成上述結構。本發(fā)明可降低系統封裝模塊的整體厚度，進而降低電子產品的厚度。
文檔編號H01L23/48GK102376662SQ20101025223
公開日2012年3月14日 申請日期2010年8月12日 優(yōu)先權日2010年8月12日
發(fā)明者施瑞坤, 陳宥心, 陳鶴文 申請人:環(huán)旭電子股份有限公司