專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路結(jié)構(gòu)，尤其涉及一種使用預(yù)制墨印板(pre-ink-printed sheet)的集成電路的內(nèi)連線結(jié)構(gòu)的制造。
背景技術(shù)：
為了降低集成電路尺寸及降低電路的時間延遲(RC delay)，通常會采用三維集成電路(three-dimensional integrated circuit，3DIC)及芯片堆疊，因而在三維集成電路及芯片堆疊中使用硅通孔電極(through-silicon via，TSV)。在這種情形下，硅通孔電極時常用以將芯片上的集成電路連接至芯片的背側(cè)。另外，硅通孔電極也用于提供較短的接地路徑，以透過芯片背側(cè)(其可覆蓋一接地金屬層)將集成電路接地。硅通孔電極的連接時常需要在晶片背側(cè)形成重布局線(redistribution line, RDL)來連接硅通孔電極。公知背側(cè)硅通孔電極連接的制造方法使用了諸如化學(xué)氣相沉積 (chemical vapor deposition，CVD)、物理氣相沉禾只(physicalvapor deposition，PVD)、微影工藝及蝕刻工藝等等。這些方法需要高制造成本。再者，這些方法時常需要對晶片進行高溫處理，通常為200°C至400°C。因此，晶片及芯片會產(chǎn)生熱致應(yīng)力(thermally-induced stress)而導(dǎo)致晶片/芯片彎曲變形。再者，也可能在晶片/芯片中發(fā)生介電層破損及層離 (delamination) 0

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的缺陷，在本發(fā)明一實施例中，一種半導(dǎo)體裝置的制造方法， 包括提供一基底，其包括一導(dǎo)電特征部件，其中導(dǎo)電特征部件包括一基底通孔電極自基底的一第一側(cè)延伸至基底的一第二側(cè)，其相對于第一側(cè)；提供一介電板；在介電板上印制多個導(dǎo)電圖案，以形成一預(yù)制墨印板；將預(yù)制墨印板接合至基底的第一側(cè)上；以及涂覆一導(dǎo)電材料，以將導(dǎo)電圖案電性耦接至基底的導(dǎo)電特征部件。本發(fā)明另一實施例中，一種半導(dǎo)體裝置的制造方法，包括提供一基底，其包括一基底通孔電極自基底的一第一側(cè)延伸至基底的一第二側(cè)，其相對于第一側(cè)；形成一預(yù)制墨印板，其包括一介電板以及位于介電板上方并與其接觸的多個導(dǎo)電圖案；將預(yù)制墨印板接合至基底的第一側(cè)上，其中基底通孔電極的一頂部延伸進入介電板內(nèi)的一通孔；以及涂覆一導(dǎo)電材料，以填入通孔的剩余空間，且將導(dǎo)電圖案的其中之一電性耦接至基底通孔電極。本發(fā)明又一實施例中，一種半導(dǎo)體裝置的制造方法，包括形成一第一預(yù)制墨印板，包括提供一第一介電板以及于第一介電板上方印制一導(dǎo)電漿料以形成一第一導(dǎo)電圖案；形成一第二預(yù)制墨印板，包括提供一第二介電板以及于第二介電板上方印制導(dǎo)電漿料以形成一第二導(dǎo)電圖案；將第一預(yù)制墨印板接合至一基底，基底內(nèi)包括一基底通孔電極； 將第一導(dǎo)電圖案電性耦接至基底通孔電極；將第二預(yù)制墨印板接合至第一預(yù)制墨印上；以及涂覆一額外的導(dǎo)電漿料，以將第一導(dǎo)電圖案電性耦接至第二導(dǎo)電圖案。
本發(fā)明又一實施例中，一種半導(dǎo)體裝置，包括一基底，包括一基底通孔電極自基底的一第一側(cè)延伸至基底的一第二側(cè)，其相對于第一側(cè)；一介電板，位于基底上；以及一重布局線，位于介電板上方，其中重布局線由墨水所構(gòu)成，且透過介電板內(nèi)的一通孔而電性耦接至基底通孔電極。本發(fā)明的半導(dǎo)體裝置及其制造犯法可省去高成本工藝。此外，晶片及芯片內(nèi)實質(zhì)上不會因形成內(nèi)連線結(jié)構(gòu)而產(chǎn)生熱致應(yīng)力。


圖1至圖9繪示出根據(jù)一實施例的具有預(yù)加墨印重布局線的內(nèi)連線結(jié)構(gòu)中間工藝階段的剖面及平面示意圖。圖10繪示出根據(jù)另一實施例的中介板剖面示意圖，其中位于中介板二相對側(cè)的內(nèi)連線結(jié)構(gòu)具有預(yù)加墨印重布局線。其中，附圖標記說明如下2 晶片； 9 金屬線；10 基底；IOa 前表面；IOb 背表面；11、38、48 介層連接窗；12 內(nèi)連線結(jié)構(gòu)；14 區(qū)塊；15 金屬凸塊；16 承載板；17 內(nèi)層介電層；18 粘膠；20 基底通孔電極；20A 基底通孔電極凸塊；22 隔離層；24 背側(cè)絕緣層；30、40、50 預(yù)制墨印板；32、42、52 介電板；34、44 通孔；36、46、56 重布局線；39、49 導(dǎo)電漿料；52 間隙；54 填洞導(dǎo)電材料；60 凸塊；T1、T2、T3 厚度；W 寬度。
具體實施例方式以下說明本發(fā)明實施例的制作與使用。然而，可輕易了解本發(fā)明實施例提供許多合適的發(fā)明概念而可實施于廣泛的各種特定背景。所揭示的特定實施例僅僅用于說明以特定方法制作及使用本發(fā)明，并非用以局限本發(fā)明的范圍。以下提供根據(jù)本發(fā)明實施例的一種新的內(nèi)連線結(jié)構(gòu)(其可連接至基底通孔電極 (through-substrate via, TSV))及其制造方法，且圖示說明了本實施例的中間工藝階段及實施例的變化，其中不同實施例中相同的部件使用相同的標號。請參照圖1，提供一晶片2，其包括一基底10及位于其中的一集成電路(注圖1 未標示“4”，故建議刪除該標號)。在不同的實施例中，晶片2可為一裝置晶片，其包括有源 (active)集成電路裝置，例如晶體管?；?0可為半導(dǎo)體基底，例如硅塊材(bulk)基底， 然其可為其他半導(dǎo)體材料，例如鍺化硅、碳化硅、或砷化鎵。半導(dǎo)體裝置，例如晶體管(以區(qū)塊14表示之)，可形成于基底10的前表面IOa上。內(nèi)連線結(jié)構(gòu)12形成于基底10上方，其包括金屬線9以及介層連接窗(via) 11，而金屬線9以及介層連接窗11電性耦接至半導(dǎo)體裝置14。金屬線9以及介層連接窗11可由銅金屬或銅合金所構(gòu)成，且可透過公知的鑲嵌工藝來制作。內(nèi)連線結(jié)構(gòu)12可包括公知的內(nèi)層介電(inter-layer dielectric, ILD層及金屬層間介電(inter-metaldielectric, IMD)層。金屬凸塊(bump) 15形成于晶片2的前側(cè) (圖1中向上側(cè))，其可為焊料凸塊或銅凸塊，且突出于晶片2的前表面。在另一實施例中，晶片2為一中介(interposer)晶片，且其內(nèi)實質(zhì)上不具有包含有源裝置(例如，晶體管及二極管)的集成電路裝置?；?0可由半導(dǎo)體材料所構(gòu)成或由介電材料所構(gòu)成，例如氧化硅。再者，中介晶片2可具有或不具有無源(passive)裝置，例如電容、電阻、電感、變?nèi)萜?varactor)等等。基底通孔電極20形成于基底10內(nèi)。如圖1所示，在本實施例中，基底通孔電極20 的制作可采用先鉆孔(via-first)法，且可在形成內(nèi)連線結(jié)構(gòu)12之前形成。因此，基底通孔電極20延伸進入內(nèi)連線結(jié)構(gòu)12內(nèi)的金屬層間介電層，且可延伸進入或不延伸進入用以覆蓋半導(dǎo)體裝置的內(nèi)層介電層17。在另一實施例(未繪示出)中，基底通孔電極20的制作可采用后鉆孔(via-last)法，且可在形成內(nèi)連線結(jié)構(gòu)12之后形成。因此，基底通孔電極 20貫穿內(nèi)連線結(jié)構(gòu)12。隔離層22形成于基底通孔電極20的側(cè)壁且使基底通孔電極20與基底10電性絕緣。隔離層22可由一般所使用的介電材料所構(gòu)成，例如氮化硅、氧化硅(例如，四乙基硅酸鹽(tetra-ethyl-ortho-silicate，TE0S)氧化物)等等。請參照圖2，晶片2透過粘膠18而接合至承載板16上，且進行背側(cè)研磨以去除基底10的多余部分。舉例來說，對基底10的背側(cè)進行化學(xué)機械研磨(chemical mechanical polishing,CMP)而露出基底通孔電極20。形成背側(cè)絕緣層24，以覆蓋基底10的背側(cè)。在一實施例中，背側(cè)絕緣層24的制作包括回蝕刻基底10的背表面10b、毯覆性(blanket)形成背側(cè)絕緣層24，以及進行化學(xué)機械研磨，以去除位于基底通孔電極20正上方的背側(cè)絕緣層24。因此，基底通孔電極20自背側(cè)絕緣層24露出。在另一實施例中，背側(cè)絕緣層24中通過露出的基底通孔電極20的開口是透過蝕刻而形成的。在形成的結(jié)構(gòu)中，基底通孔電極 20包括基底通孔電極凸塊20A，其為基底通孔電極20突出晶片2背表面的部分。請參照圖3A及圖3B，其為預(yù)制墨印板30的平面示意圖及剖面示意圖，其中圖3B為圖3A中沿3B-3B線的剖面示意圖。預(yù)制墨印板30的一制作實施例中，首先提供了一介電板32。介電板32的尺寸與晶片2的尺寸相稱。介電板32的厚度Tl (如圖3B所示)約在1微米(ym)至100微米的范圍。然而，可以理解的是說明書中所述的外觀尺寸僅為范例說明而可以更動。在一實施例中，介電板32可由聚酰亞胺(polyimide)所構(gòu)成。然而， 也可采用其他介電材料，例如苯環(huán)丁烯(bis-benzocyclobutenes，BCB)、酚(phenol)、環(huán)氧化物等等。在介電板32所需位置形成通孔34，其自介電板32的一側(cè)延伸至相對側(cè)。雖然所繪示出的通孔34為圓形，然而其也可為其他形狀，例如為方形、六邊形等等。通孔34的尺寸略大于基底通孔電極凸塊20A(圖2)的尺寸。

導(dǎo)線(以下也稱作重布局線(RDL)) 36利用墨印法(ink-printing)而印制于介電板32上，其中墨水可為導(dǎo)電漿料，例如銀漿料、銅漿料等等。舉例來說，可使用納米銀墨印機(nano silver ink printer)來進行墨印。一些重布局線36延伸至通孔34的邊緣。在一實施例中，重布局線36的寬度W大于10微米，甚至大于14微米，而重布局線36的厚度 T2小于2微米。也可采用不同的厚度及寬度，取決于墨印機的性能。若需要較厚的重布局線36，可進行重復(fù)印刷，而每次的印刷可增加重布局線36的厚度T2。除了重布局線36之外，也可形成介層連接窗38。在本文中，重布局線及介層連接窗也稱作導(dǎo)電圖案。在一實施例中，介層連接窗38也可透過墨印而形成。請參照圖3B，介層連接窗38的制作包括在重布局線36上進行導(dǎo)電漿料的重復(fù)印刷，直至介層連接窗38的厚度T3達到所需值。舉例來說，大于1微米。在另一實施例中，并無形成介層連接窗38。 重布局線36及介層連接窗38的制作可在同一印刷步驟中進行。請參照圖4，在形成預(yù)制墨印板30之后，預(yù)制墨印板30層壓接合于晶片2的背側(cè)。 介電板32可透過薄粘膠層(未繪示出)而層壓接合于晶片2的背側(cè)，或透過加熱晶片2而使介電板32(例如，聚酰亞胺板)貼附于晶片2。進行對準，使基底通孔電極凸塊20A延伸進入通孔34。接著，請參照圖5，在通孔34內(nèi)填入導(dǎo)電漿料39，其也可為銀漿料、銅漿料等等，以將基底通孔電極20電性耦接至重布局線36。圖6至圖8繪示出預(yù)制墨印板40的制作與層壓接合。請參照圖6，舉例來說，利用實質(zhì)上相同于制作預(yù)制墨印板30的方法來預(yù)先形成預(yù)制墨印板40。預(yù)制墨印板40包括介電板42，其上具有利用墨印而形成的重布局線46及介層連接窗48。預(yù)制墨印板40中通孔 44、重布局線46及介層連接窗48的圖案可分別不同于通孔34、重布局線36及介層連接窗 38。再者，通孔44的位置對應(yīng)于介層連接窗38的位置，且通孔44的尺寸略大于介層連接窗38的尺寸，使介層連接窗38可安裝于通孔44內(nèi)。請參照圖7，預(yù)制墨印板40放置于預(yù)制墨印板30上，并于其對準與層壓接合。介層連接窗38延伸進入通孔44。接著，請參照圖8，將導(dǎo)電漿料49填入通孔44剩余的空間， 且將介層連接窗38電性耦接至重布局線46。在預(yù)制墨印板30內(nèi)未形成介層連接窗38的實施例中，導(dǎo)電漿料49填入整個通孔44內(nèi)，以將重布局線36電性耦接至重布局線46。在圖7中，間隙52存在于預(yù)制墨印板30與預(yù)制墨印板40之間。請參照圖8，間隙 52可填入填洞介電材料54，其可為環(huán)氧化物。在另一實施例中，填洞介電材料54可在形成圖5的結(jié)構(gòu)之后且在預(yù)制墨印板40層壓接合于預(yù)制墨印板30之前，形成于預(yù)制墨印板30 上。在接合預(yù)制墨印板40之后，可進行額外的預(yù)制墨印板接合，以形成多層重布局線。請參照圖9，預(yù)先形成預(yù)制墨印板50，其包括額外的重布局線56。接著接合至預(yù)制墨印板40上?？山又纬赏箟K60。凸塊60可為焊料凸塊、銅凸塊(其可涂覆鎳層、金層等等)。圖1至圖8繪示出用于具有基底通孔電極的裝置晶片的背側(cè)內(nèi)連線結(jié)構(gòu)。在其他實施例中，本文所教示可輕易地實施于中介晶片一側(cè)的內(nèi)連線制作或是中介晶片兩側(cè)的內(nèi)連線制作，其中中介晶元內(nèi)不具有有源裝置，例如晶體管。圖10繪示出一實施例的剖面示意圖?？梢杂^察到其利用預(yù)制墨印板而在中介晶片2的二側(cè)形成內(nèi)連線結(jié)構(gòu)。在本實施例中，利用預(yù)制墨印板形成內(nèi)連線結(jié)構(gòu)及各自的重布局線。因此，可省去高成本工藝，諸如諸如化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、微影工藝及蝕刻工藝等等。再者，上述實施例所使用的工藝實質(zhì)上不具有高溫工藝，因而晶片及芯片內(nèi)實質(zhì)上不會因形成內(nèi)連線結(jié)構(gòu)而產(chǎn)生熱致應(yīng)力。雖然本發(fā)明已以優(yōu)選實施例揭示如上，然而其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作更動、替代與潤飾。再者，本發(fā)明的保護范圍并未局限于說明書內(nèi)所述特定實施例中的工藝、機器、制造、物質(zhì)組成、裝置、方法及步驟，任何本領(lǐng)域技術(shù)人員可從本發(fā)明揭示內(nèi)容中理解現(xiàn)行或未來所發(fā)展出的工藝、機器、制造、物質(zhì)組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大體相同功能或獲得大體相同結(jié)果皆可使用于本發(fā)明中。因此，本發(fā)明的保護范圍包括上述工藝、機器、制造、物質(zhì)組成、裝置、方法及步驟。另外，每一申請專利范圍構(gòu)成個別的實施例，且本發(fā)明的保護范圍也包括各個權(quán)利要求及實施例的組合。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，包括提供一基底，其包括一導(dǎo)電特征部件，其中該導(dǎo)電特征部件包括一基底通孔電極自該基底的一第一側(cè)延伸至該基底的一第二側(cè)，其相對于該第一側(cè)； 提供一第一介電板；在該第一介電板上印制多個第一導(dǎo)電圖案，以形成一第一預(yù)制墨印板； 將該第一預(yù)制墨印板接合至該基底的該第一側(cè)上；以及涂覆一導(dǎo)電材料，以將所述多個第一導(dǎo)電圖案電性耦接至該基底的該導(dǎo)電特征部件。
2.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，還包括 提供一第二介電板；在該第二介電板上印制多個第二導(dǎo)電圖案，以形成一第二預(yù)制墨印板； 將該第二預(yù)制墨印板接合至該第一預(yù)制墨印板上；以及涂覆一額外的導(dǎo)電材料，以將所述多個第二導(dǎo)電圖案電性耦接至所述多個第一導(dǎo)電圖案。
3.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，還包括 提供一第二介電板；在該第二介電板上印制多個第二導(dǎo)電圖案，以形成一第二預(yù)制墨印板； 將該第二預(yù)制墨印板接合至該基底中相對于該第一側(cè)的該第二側(cè)上；以及涂覆一額外的導(dǎo)電材料，以將所述多個第二導(dǎo)電圖案電性耦接至該基底的該導(dǎo)電特征部件。
4.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中該印制方法包括利用導(dǎo)電漿料作為墨水的墨印法。
5.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，還包括在該第一介電板內(nèi)形成一通孔，其中在將該第一預(yù)制墨印板接合至該基底的該第一側(cè)上之后，該導(dǎo)電特征部件延伸進入該通孑L內(nèi)。
6.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中印制所述多個第一導(dǎo)電圖案的步驟包括在該介電板的局部上進行印制，以形成多個重布局線；以及在所述多個重布局線的局部進行印制，以在其正上方形成介層連接窗而與所述多個重布局線的局部接觸。
7.一種半導(dǎo)體裝置的制造方法，包括 形成一第一預(yù)制墨印板，包括提供一第一介電板；以及于該第一介電板上方印制一導(dǎo)電漿料以形成一第一導(dǎo)電圖案； 形成一第二預(yù)制墨印板，包括 提供一第二介電板；以及于該第二介電板上方印制該導(dǎo)電漿料以形成一第二導(dǎo)電圖案； 將該第一預(yù)制墨印板接合至一基底，該基底內(nèi)包括一基底通孔電極； 將該第一導(dǎo)電圖案電性耦接至該基底通孔電極； 將該第二預(yù)制墨印板接合至該第一預(yù)制墨印上；以及涂覆一額外的導(dǎo)電漿料，以將該第一導(dǎo)電圖案電性耦接至該第二導(dǎo)電圖案。
8.如權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其中導(dǎo)電漿料包括銀漿料，其中該第二介電板包括一通孔，且其中該額外的導(dǎo)電漿料填入該通孔，以將該第一導(dǎo)電圖案電性耦接至該第二導(dǎo)電圖案，其中第一導(dǎo)電圖案還包括一介層連接窗，且其中在將該第二預(yù)制墨印板接合至該第一預(yù)制墨印上之后，該介層連接窗延伸進入該通孔。
9.一種半導(dǎo)體裝置，包括一基底，包括一基底通孔電極自該基底的一第一側(cè)延伸至該基底的一第二側(cè)，其相對于該第一側(cè)；一介電板，位于該基底上；以及一重布局線，位于該介電板上方，其中該重布局線由墨水所構(gòu)成，且透過該介電板內(nèi)的一通孔而電性耦接至該基底通孔電極。
10.如權(quán)利要求9所述的半導(dǎo)體裝置，其中該基底通孔電極包括一部分延伸進入該通孔，還包括一導(dǎo)電漿料填入該通孔的一剩余部分。
全文摘要
本發(fā)明揭示一種半導(dǎo)體裝置及其制造方法。該方法包括如下步驟在一介電板上印制多個導(dǎo)電圖案，以形成一預(yù)制墨印板，且將預(yù)制墨印板接合至一基底的一側(cè)。導(dǎo)電特征部件包括一基底通孔電極自基底的一第一側(cè)延伸至基底的一第二側(cè)，其相對于第一側(cè)。涂覆一導(dǎo)電材料，以將導(dǎo)電圖案電性耦接至基底的導(dǎo)電特征部件。本發(fā)明的半導(dǎo)體裝置的晶片及芯片內(nèi)不會因形成內(nèi)連線結(jié)構(gòu)而產(chǎn)生熱致應(yīng)力。
文檔編號H01L23/52GK102244032SQ20101025074
公開日2011年11月16日 申請日期2010年8月10日 優(yōu)先權(quán)日2010年5月12日
發(fā)明者余振華, 侯上勇, 柯俊成, 謝棋君, 邱文智, 鄭心圃 申請人:臺灣積體電路制造股份有限公司