專利名稱：改善60納米以下高壓器件閾值電壓變化曲線的方法
技術領域：
本發(fā)明涉及半導體制造技術領域，特別涉及一種改善60納米級以下嵌入式高壓 器件，隨著高壓器件寬度改變閾值電壓變化曲線的方法，改善后的高壓器件結(jié)構(gòu)也一并提 出ο
背景技術：
場效應管器件(M0SFET，后文稱為“器件”)是集成電路中的基本元器件之一，其基 本物理原理已經(jīng)被行業(yè)技術人員熟知。以下公式(1)中列出了器件的閾值電壓(Vth)的計 算公式。公式(1)中，Vth為閾值電壓，Vfb為平帶電壓，巧為費米勢，Na為溝道摻雜濃度 (該公式為NM0SFET的計算公式)，ε為介電常數(shù)，Cra為單位面積電容。根據(jù)以上計算公 式，閾值電壓的大小主要和Vfb、仏、Na、Cox四個因素相關，在MOSFET管的結(jié)構(gòu)參數(shù)(如溝 道摻雜濃度、柵電極材料、柵氧化層厚度等)固定的情況下，其閾值電壓Vth是可以唯一確 定的。在實際的電路設計中，需要不同閾值電壓的高壓器件以滿足不同的電路設計需 求，高壓器件的閾值電壓Vth計算同樣遵循公式(1)。它的工作電壓一般比較高，工作電壓 一般大于或等于12伏，有時可以達到幾十伏，柵氧化層的厚度相對也比較厚，其作為功率 器件廣泛應用，例如，可以應用于IXD(Liquid Crystal Display，液晶顯示)的驅(qū)動芯片中。圖1所示為現(xiàn)有技術的高壓器件的結(jié)構(gòu)示意圖。如圖1所示，該高壓器件100包括 柵電極 150、柵介質(zhì)層 140、源極(Source) 120、漏極(Drain) 130、偏移區(qū)(Drift Drain) 170 以及半導體襯底110。源極(Source) 120、漏極(Drain) 130與柵電極150之間分別間隔一定 的距離形成偏移區(qū)170，以適用其高工作電壓特性。以襯底為P型為例，柵電極140上加正 向電壓，會在柵介質(zhì)層140之下的溝道區(qū)域出現(xiàn)反型電荷層，在源極和漏極之間形成溝道。 圖2所示為現(xiàn)有技術的又一高壓器件的結(jié)構(gòu)示意圖，與圖1所示的高壓器件相比較，主要是 在柵介質(zhì)層140和源極120、漏極130之間的偏移區(qū)160中分別增加了一個STI層(Shallow Trench Insulator,淺溝槽隔離層)260，STI層260用于防止高壓情況下源極和漏極之間的 穿通；這種結(jié)構(gòu)更加適用于工作電壓(例如工作電壓高于32伏)相對較高的高壓器件。繼續(xù)請參閱圖1和圖2，現(xiàn)有技術中，高壓器件在STI (ShallowTrench Isolation) 的邊沿部分的柵氧化層厚度比中間部分明顯要薄，這將導致高壓器件閾值電壓隨著溝道寬 度的減小，急劇下降(如圖5虛線所示，這種曲線由于隨著高壓器件沿著器件寬度方向尺寸 的減小急劇下降，在業(yè)界也被稱為“Roll-off曲線”)，這種曲線趨勢造成本領域技術人員在 設計高壓器件時帶來一定的難度與不方便性，當高壓器件在橫向尺寸上有變差時，閾值電壓Vth會急劇變小，會給制程帶來難度，造成器件達不到規(guī)格要求。

發(fā)明內(nèi)容
本發(fā)明旨在通過調(diào)整60納米以下高壓器件，隨著高壓器件寬度改變閾值電壓變 化曲線，以解決在小尺寸高壓器件的設計上的一系列難題。有鑒于此，本發(fā)明提供一種改善60納米以下高壓器件閾值電壓變化曲線的方法， 其特征在于，包括以下步驟在半導體襯底上形成柵介質(zhì)層；
在柵介質(zhì)層上形成柵電極，其中柵電極具有間隙，間隙將柵電極分隔為兩個部分，間隙和柵電極的這些部分 將柵介質(zhì)層分成第一部分柵介質(zhì)層和第二部分柵介質(zhì)層，其中第一部分柵介質(zhì)層為柵介質(zhì) 層被柵電極覆蓋的部分，第二部分柵介質(zhì)層為柵介質(zhì)層未被柵電極覆蓋的部分，其中在高壓器件的溝道寬度方向上，間隙自兩邊向中間的寬度遞減。進一步的，其中若高壓器件的尺寸固定，當?shù)诙糠謻沤橘|(zhì)層和第一部分柵介質(zhì) 層的比例增大，高壓器件的閾值電壓增大。本發(fā)明還提供一種高壓器件，包括半導體襯底，其上具有柵介質(zhì)層與形成于柵介 質(zhì)層之上的柵電極；其中，柵電極具有間隙，間隙將柵電極分隔為第一部分和第二部分，間 隙和柵電極的這些部分將柵介質(zhì)層分成第一部分柵介質(zhì)層和第二部分柵介質(zhì)層，其中第一 部分柵介質(zhì)層為柵介質(zhì)層被柵電極覆蓋的部分，第二部分柵介質(zhì)層為柵介質(zhì)層未被柵電極 覆蓋的部分，其中間隙自高壓器件的溝道寬度方向上的兩側(cè)向中間的寬度遞減。進一步的，所述高壓器件通過60納米節(jié)點或者60納米節(jié)點以下的工藝技術制造。進一步的，當所述第二部分柵介質(zhì)層和第一部分柵介質(zhì)層的比例增大，所述高壓 器件的閾值電壓增大。進一步的，所述柵介質(zhì)層的厚度大于等于400A。進一步的，所述多個間隙之間的間距可以為柵電極厚度的2 3倍。進一步的，還包括源極和漏極，所述源極和漏極分布于所述柵介質(zhì)層兩側(cè)并與所 述柵介質(zhì)層的邊沿相間一定距離。 進一步的，所述柵電極為多晶硅柵電極或金屬柵電極。本發(fā)明提供的一種改善60納米以下高壓器件閾值電壓沿著溝道寬度的變化曲線 的方法，是通過對柵電極構(gòu)圖的修改，對柵電極修改未被柵電極覆蓋的柵介質(zhì)層與被柵電 極覆蓋的柵介質(zhì)層的面積比，可以導致單位面積電容Cox變化，從而致使其閾值電壓變化， 由此補償了由于STI邊沿柵氧化層結(jié)構(gòu)變薄帶來的閾值電壓變小的現(xiàn)象，因此，該方法調(diào) 整了高壓器件，特別是60納米節(jié)點以下的高壓器件，閾值電壓隨著器件尺寸(不論是溝道 長度還是寬度)變化的變化幅度會大大減小，使得高壓器件的設計者即使在小尺寸的高壓 器件的設計中，也能夠讓該高壓器件提供符合規(guī)格的閾值電壓。


圖1是現(xiàn)有技術的高壓器件的結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術的又一高壓器件的結(jié)構(gòu)示意圖3所示為根據(jù)本發(fā)明的方法制作的高壓器件結(jié)構(gòu)的俯視圖；圖4所示為根據(jù)本發(fā)明的方法制作的高壓器件結(jié)構(gòu)的截面圖；圖5所示為先前技術與本實施改善后的高壓器件閾值電壓隨著柵電極寬度的變 化曲線對照圖。圖6所示為通過調(diào)整最大間距和最小間距來調(diào)整高壓器件閾值電壓的結(jié)構(gòu)示意 圖。
具體實施例方式為使本發(fā)明的技術特征更明顯易懂，下面結(jié)合附圖，給出具體實施例，對本發(fā)明做 進一步的描述。以下將給出本發(fā)明實際解決上述問題的方法。圖3所示為根據(jù)本發(fā)明的方法制作的高壓器件結(jié)構(gòu)的俯視圖，圖4所示為根據(jù)本 發(fā)明的方法制作的高壓器件結(jié)構(gòu)的截面圖，該截面圖為圖3中A-A'處的截面圖。高壓器件器件300，包括半導體襯底310，其上具有柵介質(zhì)層340與形成于柵介質(zhì) 層340之上的柵電極350 ；；其中，所述柵電極350具有一間隙，將所述柵電極分隔為兩部 分 350a、350b。如圖3、圖4所示，高壓器件300包括柵電極的兩個部分350a、350b，柵介質(zhì)層340、 源極(Source) 320、漏極(Drain) 330、偏移區(qū)370以及半導體襯底310。以N型的高壓器件 為例，半導體襯底310為P型摻雜半導體，半導體襯底310的具體摻雜濃度不受本發(fā)明限 制，可以根據(jù)不同要求選擇不同的摻雜濃度。柵介質(zhì)層340可以為SiO2或Si3N4或者其它的高k介質(zhì)層，其厚度為d，厚度d范 圍為大于0. 09微米。對半導體襯底310進行N型區(qū)域重摻雜，形成高壓器件的源極320和漏極330，源 極320和漏極330具體的深度不在本發(fā)明限制范圍內(nèi)。源極320和漏極330分布于柵介質(zhì) 層340兩側(cè)并與柵介質(zhì)層340的邊沿相間一定距離源極320與柵介質(zhì)層340的左邊沿的 距離為c，漏極330與柵介質(zhì)層340的右邊沿的距離也為c，c的具體數(shù)值范圍不受本發(fā)明 限制。柵電極350的寬度W如圖4所示，寬度W受到高壓器件整體尺寸的限制，隨著高壓 器件整體尺寸的改變的影響。源極320、漏極330分別與柵介質(zhì)層340之間通過構(gòu)圖輕摻雜形成偏移區(qū)370，偏 移區(qū)370實際上為LLD (Low Doping Drain，輕摻雜漏)區(qū)域，用于防止該高壓器件在高壓工 作的情況下、由于源漏之間的電壓過高而穿通。該實施例中給出的是對稱結(jié)構(gòu)的高壓器件， 所以在源極和漏極兩側(cè)旁都分布有偏移區(qū)；而在不對稱結(jié)構(gòu)中，只有在漏極旁存在偏移區(qū)。柵電極350通過光刻、刻蝕的構(gòu)圖方法形成于柵介質(zhì)層340之上；在該實施例中， 柵電極350的圖像形狀如圖3的俯視圖所示，柵電極在長度方向上具有間隙，將所述柵電極 分隔為兩個部分350a、350b，柵電極的這些部分350a 350e在溝道方向上的長度可以相同 也可以各不相同。值得注意的是，其中間隙自高壓器件的溝道寬度方向上的兩側(cè)向中間的寬度遞 減，即，在溝道寬度方向上的兩側(cè)處，柵電極兩個部分350a、350b之間的間距為最大間距m’，在溝道寬度方向上的中間處，柵電極兩個部分350a、350b之間的間距為最小間距m，m小 于m，。因此，柵電極的兩個部分350a、350b將柵介質(zhì)層340分成被柵電極覆蓋的部分和 未被柵電極覆蓋的部分，350a、350b覆蓋的部分定義為第一部分柵介質(zhì)層，350a、350b未覆 蓋的部分定義為第二部分柵介質(zhì)層。在柵電極350施加大于閾值電壓的正向柵偏壓時，會在柵介質(zhì)層340之下的局部 襯底區(qū)域反型形成N型載流子累積區(qū)，從而柵介質(zhì)層340兩旁的源極320和漏極330之間 施加源漏偏壓后，會形成導電溝道(圖中虛線箭頭所示)。柵電極可以為多晶硅柵電極，也 可以為金屬柵電極，柵電極的材料及其薄膜厚度不受本發(fā)明限制。圖3、4中所示的間隙僅為一個，在其他實施例中，也可以視需要，在柵電極上設置 多個間隙，從而這些間隙和柵電極能夠?qū)沤橘|(zhì)層分成多個第一部分柵介質(zhì)層和第二部分 柵介質(zhì)層。請參見圖5，其所示為先前技術與本實施改善后的高壓器件閾值電壓隨著柵電極 寬度的變化曲線對照圖。圖5中虛線部分為先前技術中的高壓器件在其他變量不改變的情況下，隨著柵電 極150寬度的變化，高壓器件的閾值電壓的變化曲線。從圖5所示的曲線能夠看出，當柵電 極的寬度減小時，閾值電壓Vt便會大幅度減少。這一效應當高壓器件的體積由65納米向 60納米進一步變小時，由于柵電極150的寬度也會相應減小而顯得尤為明顯，使得小體積 高壓器件的閾值電壓較難根據(jù)實際需要進行設計。繼續(xù)參閱圖3和圖4，根據(jù)背景技術中關于高壓器件的原理介紹及公式(1)能夠看 出，高壓器件閾值電壓Vth的一個重要影響因子就是單位面積電容(^。若改變其中的單位 面積電容Cox,整個高壓器件的閾值電壓Vt則能夠得到改變。高壓器件單位面積電容Cra的變化，也可以從柵介質(zhì)層340的有效厚度去理解，如 圖4中所示，如果柵電極全覆蓋柵介質(zhì)層340，其P點的有效厚度為d，但是，如果P點正上 方不覆蓋柵電極時，其有效厚度變?yōu)閐l，dl大于d，根據(jù)電容計算公式可知，單位面積電容 Cra值下降，閾值電壓Vth增大。該實施例中，只是給出了 N型的高壓器件結(jié)構(gòu)的閾值電壓 調(diào)整的物理原理解釋，P型的高壓器件結(jié)構(gòu)的閾值電壓調(diào)整的物理原理解釋可以依此類推。參考圖3、4，由于本實施例中柵電極350的間隙的存在，單位面積電容密度降低， 從而降低了 Cra，相比柵電極全覆蓋柵介質(zhì)層的高壓器件，其單位面積電容Cra下降，從而閾 值電壓Vth上升，容易實現(xiàn)高閾值電壓的特性。而350a、350b之間的最小間隙距離m越大， 第二部分柵介質(zhì)層與第一部分柵介質(zhì)層面積比越大，單位面積電容Cra越小，其閾值電壓 Vth越大。進一步地說，當高壓器件的尺寸固定，設計者還能夠通過調(diào)整第二部分柵介質(zhì)層 與第一部分柵介質(zhì)層面積比或調(diào)整m’和m的比例，來調(diào)整高壓器件的閾值電壓隨著柵電極 寬度的變化曲線，例如圖5中的實線所示，通過調(diào)整第二部分柵介質(zhì)層與第一部分柵介質(zhì) 層面積比，能夠使得高壓器件的閾值電壓隨著柵電極寬度的減小數(shù)值下降的更為緩慢，由 此，能夠解決高壓器件隨著自身尺寸的減小而照成的閾值電壓下降的問題。圖5的實線部分表示了經(jīng)過本發(fā)明所揭露的方法，該方法所制作出來的高壓器 件，隨著器件寬度的變化，其閾值電壓的變化曲線較之先前技術中的高壓器件的變化曲線來得平緩，即，當高壓器件的閾值電壓減小時，閾值電壓沿溝道寬度的變化曲線下降得較為 緩慢。較優(yōu)地，該高壓器件適合于60納米節(jié)點及60納米節(jié)點以下的工藝技術制造，例 如，在32nm代工藝技術制造該高壓器件時，閾值電壓為32V時，柵介質(zhì)層340的厚度d大于 等于400A，多個間隙之間的最小間距m可以為厚度d的2 3倍，間隙的間與柵介質(zhì)層340 的厚度d相比擬，易于通過柵電極構(gòu)圖修改來調(diào)整其閾值電壓。圖6所示為本發(fā)明另一實施例中，通過調(diào)整最大間距和最小間距來調(diào)整高壓器件 閾值電壓的結(jié)構(gòu)示意圖。圖6中的高壓器件器件與圖3中的高壓器件器件結(jié)構(gòu)幾乎相同，唯一不同之處為 最大間距m”較圖3中的m’大，因此圖6所示的高壓器件器件能夠較圖3所示的高壓器件 器件的閾值電壓大。綜上所述，本發(fā)明提供的一種改善60納米以下高壓器件閾值電壓變化曲線的方 法，是通過對柵電極構(gòu)圖的修改，對柵電極修改未被柵電極覆蓋的柵介質(zhì)層與被柵電極覆 蓋的柵介質(zhì)層的面積比，可以導致單位面積電容Cox變化，從而致使其閾值電壓變化，因 此，該方法調(diào)整了高壓器件，特別是60納米節(jié)點以下的高壓器件，閾值電壓隨著器件尺寸 變化(不論是溝道長度還是寬度)的變化幅度，使得高壓器件的設計者即使在小尺寸的高 壓器件的設計中，也能夠讓該高壓器件提供符合規(guī)格的閾值電壓。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術 領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此 本發(fā)明的保護范圍當視權(quán)利要求書所界定者為準。
權(quán)利要求
一種改善60納米以下高壓器件閾值電壓沿器件寬度變化曲線的方法，其特征在于，包括以下步驟在半導體襯底上形成柵介質(zhì)層；在所述柵介質(zhì)層上形成柵電極，其中所述柵電極具有間隙，所述間隙將所述柵電極分隔，所述間隙和柵電極將所述柵介質(zhì)層分成第一部分柵介質(zhì)層和第二部分柵介質(zhì)層，其中第一部分柵介質(zhì)層為所述柵介質(zhì)層被所述柵電極覆蓋的部分，第二部分柵介質(zhì)層為所述柵介質(zhì)層未被柵電極覆蓋的部分，其中在所述高壓器件的溝道寬度方向上，所述間隙自兩邊向中間的寬度遞減。
2.根據(jù)權(quán)利要求1所述的改善60納米以下高壓器件閾值電壓變化曲線的方法，其特征 在于，其中若高壓器件的尺寸固定，當所述第二部分柵介質(zhì)層和第一部分柵介質(zhì)層的比例 增大，所述高壓器件的閾值電壓增大。
3.一種高壓器件，其特征在于，包括半導體襯底，其上具有柵介質(zhì)層與形成于柵介質(zhì)層之上的柵電極；其中，所述柵電極具有間隙，所述間隙將所述柵電極分隔，所述間隙和柵電極將所述柵 介質(zhì)層分成第一部分柵介質(zhì)層和第二部分柵介質(zhì)層，其中第一部分柵介質(zhì)層為所述柵介質(zhì) 層被所述柵電極覆蓋的部分，第二部分柵介質(zhì)層為所述柵介質(zhì)層未被柵電極覆蓋的部分，其中在所述高壓器件的溝道寬度方向上，所述間隙自兩邊向中間的寬度遞減。
4.根據(jù)權(quán)利要求3所述的高壓器件，其特征在于，所述高壓器件通過60納米節(jié)點或者 60納米節(jié)點以下的工藝技術制造。
5.根據(jù)權(quán)利要求3所述的高壓器件，其特征在于，其中若高壓器件的尺寸固定，當所述 第二部分柵介質(zhì)層和第一部分柵介質(zhì)層的比例增大，所述高壓器件的閾值電壓增大。
6.根據(jù)權(quán)利要求3所述的高壓器件，其特征在于，所述柵介質(zhì)層的厚度大于等于400A。
7.根據(jù)權(quán)利要求6所述的高壓器件，其特征在于，所述多個間隙之間的間距為柵電極 厚度的2 3倍。
8.根據(jù)權(quán)利要求3所述的高壓器件，其特征在于，還包括源極和漏極，所述源極和漏極 分布于所述柵介質(zhì)層兩側(cè)并與所述柵介質(zhì)層的邊沿相間一定距離。
9.根據(jù)權(quán)利要求3所述的高壓器件，其特征在于，所述柵電極為多晶硅柵電極或金屬 柵電極。
10.根據(jù)權(quán)利要求3所述的高壓器件，其特征在于，所述間隙的個數(shù)為多個，所述間隙 和柵電極將所述柵介質(zhì)層分成多個第一部分柵介質(zhì)層和第二部分柵介質(zhì)層。
全文摘要
本發(fā)明揭示了一種改善60納米以下高壓器件閾值電壓沿著器件寬度方向變化曲線的方法，其特征在于，包括以下步驟在半導體襯底上依次形成柵介質(zhì)層和柵電極，其中柵電極具有間隙將柵電極分隔為兩個部分，間隙和柵電極的這些部分將柵介質(zhì)層分成第一部分柵介質(zhì)層和第二部分柵介質(zhì)層，其中第一部分柵介質(zhì)層為柵介質(zhì)層被柵電極覆蓋的部分，第二部分柵介質(zhì)層為柵介質(zhì)層未被柵電極覆蓋的部分，其中在高壓器件的溝道寬度方向上，間隙自兩邊向中間的寬度遞減。本發(fā)明的方法通過對柵電極構(gòu)圖的修改調(diào)整了隨著高壓器件寬度改變，閾值電壓的變化幅度，使得設計者即使在小尺寸的高壓器件的設計中，也能夠讓該高壓器件提供符合規(guī)格的閾值電壓。
文檔編號H01L29/78GK101916720SQ201010235658
公開日2010年12月15日 申請日期2010年7月23日 優(yōu)先權(quán)日2010年7月23日
發(fā)明者黎坡 申請人:上海宏力半導體制造有限公司