專利名稱：互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，具體涉及一種互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié) 構(gòu)。
背景技術(shù)：
MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)集成電路以平面工藝為基礎(chǔ)，把多個 MOSFET制作在一個芯片上，并通過互連線將這些MOSFET連接在一起來執(zhí)行電路功能。CMOS FET (互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管)集成電路的特點(diǎn)就是把NMOS和PMOS制作在同 一芯片上。CMOS反相器是CMOS集成電路最基本的邏輯元件之一，CMOS反相器被廣泛地用 于集成電路設(shè)計(jì)。圖1示出了現(xiàn)有技術(shù)中的CMOS反相器的縱向截面圖。如圖1所示，匪OS和PMOS 在圖1的水平方向上并排布置。圖1中，在半導(dǎo)體襯底100上布置的以隔離結(jié)構(gòu)隔開的η 型摻雜阱102、ρ型摻雜阱104中，分別形成了由參考標(biāo)號108示出的PMOS以及由參考標(biāo)號 110示出的NMOS ；η型摻雜阱102的兩側(cè)形成了 ρ型源極區(qū)域/漏極區(qū)域128a ；ρ型摻雜阱 110兩側(cè)形成了 η型源極區(qū)域/漏極區(qū)域128b ；源極區(qū)域和漏極區(qū)域的柵極電極之間即柵 極區(qū)域，柵極區(qū)域上布置有柵極氧化層，柵極氧化層上布置有金屬，從而形成分別由參考標(biāo) 號114a、114b所表示的柵極電極。圖2示出了圖1所示的CMOS反相器結(jié)構(gòu)的等效電路，其中，PMOS的源極與電源線 VDD連接在一起，NMOS的源極與地線VSS連接在一起，PMOS的柵極和NMOS的柵極相互連接 作為輸入端，并且PMOS的漏極和NMOS的漏極相互連接作為輸出端。CMOS反相器的基本工作原理是當(dāng)輸入高電平時(shí)，NMOS導(dǎo)通，PMOS截止，輸出低電 平；反之，當(dāng)輸入低電平時(shí)，NMOS截止，PMOS導(dǎo)通，輸出高電平。隨著集成電路集成度的提高，電子產(chǎn)品越來越向高密度以及高性能發(fā)展，因此，在 很多新的集成電路應(yīng)用中，希望開發(fā)出體積更小且性能更佳的CMOS反相器。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種體積更小且性能更佳的CMOS反相器。為了實(shí)現(xiàn)該目的， 根據(jù)本發(fā)明的一種絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，包括第一導(dǎo)電類型的第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管，以及第二導(dǎo)電類型的第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管；其中，第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管和第二金屬氧化物半導(dǎo)體場效應(yīng)晶體 管被布置在底部絕緣體上；并且，第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管與第二金屬氧化物半導(dǎo)體場效應(yīng)晶體 管共用柵極區(qū)域，并且圍繞所述柵極區(qū)域依次布置有第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管 的源極區(qū)域、第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域、第一金屬氧化物半導(dǎo)體場 效應(yīng)晶體管的漏極區(qū)域、以及第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域。
這樣，CMOS器件就形成了一個垂直交叉布置的二維結(jié)構(gòu)，這種布置結(jié)構(gòu)減小了器 件結(jié)構(gòu)，并改進(jìn)了器件性能。在上述互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)中，例如優(yōu)選地，第一金屬氧化 物半導(dǎo)體場效應(yīng)晶體管為P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第二金屬氧化物半導(dǎo)體場 效應(yīng)晶體管為N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述柵極區(qū)域包括P型半導(dǎo)體材料；第 一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域與第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的 漏極區(qū)域分別通過第一漏極電極和第二漏極電極而連接在一起；所述柵極區(qū)域通過柵極電 極連接輸入信號；第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域通過第一源極電極連接 電源線，第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域通過第二源極電極接地。這樣，所 述互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)被連接成反相器。上述連接方式給出了具體的 簡單的反相器連接方式。在上述互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)中，第一金屬氧化物半導(dǎo)體場效 應(yīng)晶體管的源極區(qū)域、第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域、第一金屬氧化物 半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域、以及第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域均 勻地圍繞所述柵極區(qū)域布置。均勻布置的結(jié)構(gòu)有利于進(jìn)一步改進(jìn)上述互補(bǔ)金屬氧化物半導(dǎo) 體場效應(yīng)晶體管結(jié)構(gòu)(尤其是CMOS反相器)的性能。在上述互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)中，所述柵極區(qū)域的厚度等于底 部絕緣體上的半導(dǎo)體材料的厚度。其中，底部絕緣體上的半導(dǎo)體材料的厚度指的是底部絕 緣體的上表面到柵極氧化層的下表面之間的距離。此外，在上述互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)中，，上述互補(bǔ)金屬氧化物 半導(dǎo)體場效應(yīng)晶體管結(jié)結(jié)構(gòu)中，柵極區(qū)域的厚度、第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的 源極區(qū)域的厚度、第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域的厚度、第一金屬氧化 物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域的厚度、以及第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏 極區(qū)域的厚度均相等。在上述互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)中，所述柵極區(qū)域的厚度被控 制，使得當(dāng)柵極電極上施加有高電平時(shí)，所述柵極區(qū)域的下部區(qū)域完全耗盡。這樣能防止漏 電流的出現(xiàn)。其中，此處的“高電平”指的是與數(shù)字電路中邏輯“1”相對應(yīng)的電壓。上述互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)中，所述柵極區(qū)域的厚度介于800 埃至1000埃之間。通過把柵極區(qū)域這一有源區(qū)的厚度控制在800埃至1000埃之間，可以 使得當(dāng)NMOS晶體管導(dǎo)通時(shí)，PMOS晶體管可以做到完全截止；這很大程度上地改進(jìn)了數(shù)字邏 輯電路的性能，防止了漏電流的出現(xiàn)，進(jìn)而降低了數(shù)字邏輯電路的功耗。并且，優(yōu)選地，在上述互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)中，所述柵極區(qū)域 為矩形，第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域和第一金屬氧化物半導(dǎo)體場效應(yīng) 晶體管的漏極區(qū)域分別布置所述柵極區(qū)域所形成的矩形的第一對角線的兩端；第二金屬氧 化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域和第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域 分別布置所述柵極區(qū)域所形成的矩形的第二對角線的兩端；并且，第一金屬氧化物半導(dǎo)體 場效應(yīng)晶體管的源極區(qū)域與第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域以第五絕緣 隔離物分隔開；第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域和第一金屬氧化物半導(dǎo)體 場效應(yīng)晶體管的漏極區(qū)域以第六絕緣隔離物分隔開；第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域與第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域以第七絕緣隔離物分隔開； 第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域與第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管 的源極區(qū)域以第八絕緣隔離物分隔開。在這種結(jié)構(gòu)下，進(jìn)一步獲得了多個優(yōu)點(diǎn)，例如，第一個優(yōu)點(diǎn)是，NMOS晶體管和PMOS 晶體管的導(dǎo)電溝道被布置在矩形的柵極區(qū)域的對角線上，這樣，在相同的矩形柵極區(qū)域的 情況下，溝道可以做得更長，另一方面，對于同樣溝道長度，可以將CMOS集成得更小更緊 致，這樣集成度可以更高；第二個優(yōu)點(diǎn)在于，利用第五絕緣隔離物、第六絕緣隔離物、第七絕 緣隔離物、以及第八絕緣隔離物等絕緣體將各個有源區(qū)分隔開，可以有效地防止漏電流的 出現(xiàn)，同樣，這提高了數(shù)字邏輯電路的性能，并降低了功耗。


圖1示出了現(xiàn)有技術(shù)中的CMOS反相器的縱向截面圖。圖2示出了現(xiàn)有技術(shù)中的CMOS反相器的等效電路。圖3示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的CMOS器件的版圖結(jié)構(gòu)的示意圖。圖4示出了圖3所示的CMOS器件沿虛線A的截面圖。圖5示出了圖3所示的CMOS器件沿虛線B的截面圖。圖6示意性地示出了在柵極電極上施加高電平時(shí)的CMOS器件的導(dǎo)電示意圖。圖7示意性地示出了將圖3至圖5所示的CMOS器件連接成CMOS反相器的連線結(jié) 構(gòu)示意圖。圖8示出了圖7所示的CMOS反相器的電流示意圖。圖9示出了根據(jù)本發(fā)明另一優(yōu)選實(shí)施例的CMOS器件結(jié)構(gòu)的版圖結(jié)構(gòu)的示意圖。圖10示出了將圖9所示的CMOS器件結(jié)構(gòu)連接成CMOS反相器的示意圖。附圖并非按比例繪制。并且，附圖是示意性的，其用于解釋本發(fā)明，而不是限制本 發(fā)明。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對本發(fā)明的內(nèi) 容進(jìn)行詳細(xì)描述。本發(fā)明的核心思想是將組成CMOS器件(例如CMOS反相器)的NMOS和PNMOS按 照絕緣體上硅形式從傳統(tǒng)的并排布置的一維結(jié)構(gòu)改進(jìn)為交叉布置的二維結(jié)構(gòu)，其中，NMOS 的有源區(qū)和PNMOS的有源區(qū)中，柵極區(qū)域是共用的；從而減小了器件結(jié)構(gòu)，并改進(jìn)了器件性 能。下面參照附圖3至圖8來描述本發(fā)明的優(yōu)選實(shí)施例。圖3示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的CMOS器件的版圖結(jié)構(gòu)的示意圖。圖4示出 了圖3所示的CMOS器件沿虛線A的截面圖。圖5示出了圖3所示的CMOS器件沿虛線B的 截面圖。結(jié)合圖3至圖5可以看出，圖3所示的CMOS結(jié)構(gòu)包括圖4所示的第一 MOS(在本 實(shí)施例中為PM0S)晶體管，以及圖5所示的第二MOS(在本實(shí)施例中為NM0S)晶體管；其中， 圖4所示的PMOS晶體管與圖5所示的NPMOS晶體管共用柵極區(qū)域10 ；并且，在圖3所示的平面上，圍繞所述柵極區(qū)域10依次布置有PMOS的源極區(qū)域20、NMOS的源極區(qū)域30、PMOS 的漏極區(qū)域40、以及NMOS的漏極區(qū)域50。S卩，有源區(qū)20、10、40組成了第一 MOS晶體管的有源區(qū)，而有源區(qū)30、10、50組成了 第二 MOS晶體管的有源區(qū)。并且，在本實(shí)施例中，有源區(qū)20、40被摻雜為ρ+以分別作為第 一 MOS晶體管的源極區(qū)域和漏極區(qū)域，有源區(qū)30、50被摻雜為η+以分別作為第二 MOS晶體 管的源極區(qū)域和漏極區(qū)域，并且有源區(qū)10被摻雜為ρ-以作為第一 MOS晶體管和第二 MOS 晶體管兩者的共同的柵極區(qū)域?，F(xiàn)在參見圖4，所示MOS晶體管結(jié)構(gòu)是一種絕緣體上硅(SOI)的結(jié)構(gòu)；更具體地 說，其中，第一 MOS晶體管布置在襯底200上的底部絕緣體300上，并且源極區(qū)域20上布置 了源極電極220，漏極區(qū)域40上布置了源極電極240，柵極區(qū)域10上布置了柵極氧化層，而 在柵極氧化層上布置了柵極電極210 ；鄰接漏極區(qū)域40布置第一絕緣隔離物261，鄰接源極 區(qū)域20布置第二絕緣隔離物262，第一絕緣隔離物261和第二絕緣隔離物262用于使第一 MOS晶體管與周邊器件隔開。現(xiàn)在參見圖5，與圖4相同，所示MOS晶體管的結(jié)構(gòu)是一種絕緣體上硅的結(jié)構(gòu)；更 具體地說，其中的第二 MOS晶體管的結(jié)構(gòu)與圖4的第一 MOS晶體管類似，具體地說，第二 MOS 晶體管布置在襯底200上的底部絕緣體300上，并且源極區(qū)域30上布置了源極電極230，漏 極區(qū)域50上布置了漏極電極250，柵極區(qū)域10上布置了柵極氧化層，而在柵極氧化層上布 置了柵極電極210 ；鄰接源極區(qū)域30布置第三絕緣隔離物263，鄰接漏極區(qū)域50布置第四 絕緣隔離物263，同樣，第三絕緣隔離物263和第四絕緣隔離物264用于使第二 MOS晶體管 與周邊器件隔開。當(dāng)施加到柵極電極上的輸入電壓為OV (輸入為低電平)時(shí)，第一 MOS晶體管是 PMOS晶體管，因此可以通過柵極區(qū)域10的空穴導(dǎo)電，而第二 MOS晶體管為NMOS晶體管，所 以NMOS未導(dǎo)通。現(xiàn)在參見圖6，其中示意性地示出了在柵極電極上施加高電平時(shí)的CMOS器件的導(dǎo) 電示意圖?？梢钥闯?，當(dāng)施加到柵極電極上的輸入電壓為大于柵極的閾值電壓(輸入為高 電平)時(shí)，柵極區(qū)域10分成了兩個部分，其中柵極區(qū)域10的下部區(qū)域102耗盡而形成耗盡 區(qū)，并且柵極區(qū)域10的上部區(qū)域101形成了 η溝道，從而形成了第二MOS晶體管(NM0S晶體 管)的導(dǎo)通溝道。這樣，第一 MOS晶體管(PM0S晶體管)未導(dǎo)通，而第二 MOS晶體管(NM0S 晶體管)導(dǎo)通?，F(xiàn)在參見圖7，圖7示出了將圖3至圖5所示的CMOS器件連接成CMOS反相器的連 線結(jié)構(gòu)示意圖。具體地說，第一連接線Ll是一個三端連接線，其第一連接端連接第一MOS晶 體管的漏極電極240，第二連接端連接第二 MOS晶體管的漏極電極250連接在一起，第三連 接端用于輸出信號。柵極電極210通過第二連接線L2而接收輸入信號。第一 MOS晶體管 的源極電極220通過第三連接線L3連接到電源電壓，并且第二 MOS晶體管的源極電極230 通過第三連接線L4接地。這樣，第一 MOS晶體管Ml (PMOS)的源極連接至電源電壓VDD，第一 MOS晶體管Ml 的漏極連接至第二 MOS晶體管M2 (NMOS)的漏極作為輸出端，第一 MOS晶體管Ml和第二 MOS 晶體管M2的柵極互連作為輸入端，第二 MOS晶體管M2的源極接地。這樣，當(dāng)輸入高電平時(shí)，第一 MOS晶體管截止，第二 MOS晶體管導(dǎo)通，輸出低電平；反之，當(dāng)輸入低電平時(shí)，第二 MOS晶體管截止，第一 MOS晶體管導(dǎo)通，輸出高電平。圖8示出了圖7所示的CMOS反相器的電流示意圖。CMOS反相器的電流包括沿A方向的從上到下的電流Ip、沿B方向的水平方向上 的電流In、以及從PMOS的源極區(qū)域20 (ρ+)至柵極區(qū)域10 (底部ρ-)再到NMOS的漏極區(qū)域 50 (η+)的漏電流If。該漏電流If是在柵極電極上施加高電平的情況下的漏電流，它是設(shè) 計(jì)人員所不希望出現(xiàn)的，因?yàn)樗鼤绊懫骷阅懿⒃龃箅娐饭?。漏電流If出現(xiàn)的原因在 于，柵極區(qū)域10的下部區(qū)域102可以未完全耗盡，即針對PMOS來說，溝道未夾斷，因而出現(xiàn) 一個不期望出現(xiàn)導(dǎo)通路徑。為此，下面將描述本發(fā)明的一個具體優(yōu)選實(shí)施方式。在一個優(yōu)選實(shí)施例中，柵極區(qū) 域10的厚度等于底部絕緣體上的半導(dǎo)體材料的厚度。并且，可選地，柵極區(qū)域10的厚度、 PMOS的源極區(qū)域20的厚度、NMOS的源極區(qū)域30的厚度、PMOS的漏極區(qū)域40的厚度、以及 NMOS的漏極區(qū)域50的厚度均相等。優(yōu)選地，所述柵極區(qū)域10的厚度介于800埃至1000埃之間。這樣，通過把柵極區(qū) 域10的厚度控制在800埃至1000埃之間，可以使得當(dāng)NMOS晶體管導(dǎo)通時(shí)，PMOS晶體管可 以做到完全截止；這很大程度上地改進(jìn)了數(shù)字邏輯電路的性能，防止了漏電流的出現(xiàn)，進(jìn)而 降低了數(shù)字邏輯電路的功耗。實(shí)際上，當(dāng)柵極區(qū)域10的厚度等于大約5000埃時(shí)，可能會出現(xiàn)NMO晶體管S通過 柵極區(qū)域10上部區(qū)域表層出現(xiàn)的η型導(dǎo)電溝道而導(dǎo)通，同時(shí)PMOS晶體管通過柵極區(qū)域10 下部區(qū)域的P-區(qū)域?qū)?即該下部區(qū)域未出現(xiàn)耗盡或者反型)，這樣就會出現(xiàn)一個漏電流。 因此，在上述互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)中，希望能夠布置所述柵極區(qū)域10 的厚度，使得當(dāng)柵極電極上施加有高電平時(shí)，所述柵極區(qū)域的下部區(qū)域102完全耗盡。而將柵極區(qū)域10的厚度控制在800埃至1000埃之間則能夠很好地避免這種情況 的出現(xiàn)，避免由此產(chǎn)生的漏電流，因此，將柵極區(qū)域10的厚度控制在800埃至1000埃之間 是非常有利的。 下面將描述本發(fā)明的另一優(yōu)選實(shí)施方式?？梢詫λ镜膶?shí)施例作出修改，例如，圖9示出了根據(jù)本發(fā)明其它優(yōu)選實(shí)施例的 CMOS器件結(jié)構(gòu)的版圖結(jié)構(gòu)的示意圖。如圖9所示，柵極區(qū)域10’為矩形，第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū) 域20’和第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域40’布置所述柵極區(qū)域所形成的 矩形的第一對角線(左上角至右下角)的兩端；第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源 極區(qū)域30’和第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域50’布置所述柵極區(qū)域所形 成的矩形的第二對角線(右上角至左下角)的兩端。并且，圍繞柵極區(qū)域10’依次布置有PMOS的源極區(qū)域20’、NM0S的源極區(qū)域30’、 PMOS的漏極區(qū)域40，、以及NMOS的漏極區(qū)域50，。其中，有源區(qū)20，、10，、40，組成了第三 MOS晶體管的有源區(qū)，而有源區(qū)30’、10’、50’組成了第四MOS晶體管的有源區(qū)。并且，在本 實(shí)施例中，有源區(qū)20’、40’被摻雜為ρ+以分別作為第三MOS晶體管的源極區(qū)域和漏極區(qū)域， 有源區(qū)30’、5Q’被摻雜為η+以分別作為第四MOS晶體管的源極區(qū)域和漏極區(qū)域，并且有源 區(qū)10’被摻雜為P-以作為第三MOS晶體管和第四MOS晶體管兩者的共同的柵極區(qū)域。并且，PMOS的源極區(qū)域20’與NMOS的源極區(qū)域30’以第五絕緣隔離物261’分隔開；NMOS的源極區(qū)域30’和PMOS的漏極區(qū)域40’以第六絕緣隔離物262’分隔開；PMOS的 漏極區(qū)域40’與NMOS的漏極區(qū)域50’以第七絕緣隔離物263’分隔開；NMOS的漏極區(qū)域50’ 與PMOS的源極區(qū)域20’以第八絕緣隔離物264’分隔開。這種布置結(jié)構(gòu)進(jìn)一步獲得了多個優(yōu)點(diǎn)，例如，第一個優(yōu)點(diǎn)是，NMOS晶體管和PMOS 晶體管的導(dǎo)電溝道被布置在矩形的柵極區(qū)域的對角線上，這樣，在相同的矩形柵極區(qū)域的 情況下，溝道可以做得更長，另一方面，對于同樣溝道長度，可以將CMOS集成得更小更緊 致，這樣集成度可以更高；第二個優(yōu)點(diǎn)在于，利用第五絕緣隔離物、第六絕緣隔離物、第七絕 緣隔離物、以及第八絕緣隔離物等絕緣體將各個有源區(qū)分隔開，可以有效地防止漏電流的 出現(xiàn)，同樣，這提高了數(shù)字邏輯電路的性能，并降低了功耗。類似地，圖9所示的CMOS器件結(jié)構(gòu)能夠以與圖7相同的方式連接，從而形成一個 CMOS反相器?，F(xiàn)在參見圖10，圖10示出了將圖9所示的CMOS器件結(jié)構(gòu)連接成CMOS反相器的示意圖。具體地說，第一連接線Ll是一個三端連接線，其第一連接端連接第一 MOS晶體管 的漏極電極240’，第二連接端連接第二 MOS晶體管的漏極電極250’連接在一起，第三連接 端用于輸出信號。柵極電極210’而接收輸入信號。第一 MOS晶體管的源極電極220’通過 第三連接線L3連接到電源電壓，并且第二 MOS晶體管的源極電極230’通過第三連接線L4 接地。需要說明的是，圖3和圖9示出了以順時(shí)針方向布置PMOS和NMOS的上述有源區(qū) 的情況，但是本領(lǐng)域技術(shù)人員可以理解的是，也可以按照逆時(shí)針方向布置上述各個有源區(qū)。 并且，優(yōu)選地，如圖3和圖9所示，柵極區(qū)域周圍均勻地布置著各個源極區(qū)域和漏極區(qū)域，但 是可以理解的是，根據(jù)具體應(yīng)用情況以及電路要求，實(shí)際上，可以使某個有源區(qū)更大(例如 使P型區(qū)域更大)，或者可以使某些有源區(qū)之間比其它有源區(qū)之間更靠近。對于本領(lǐng)域技術(shù)人員來說明顯的是，可在不脫離本發(fā)明的范圍的情況下對本發(fā)明 進(jìn)行各種改變和變形。所描述的實(shí)施例僅用于說明本發(fā)明，而不是限制本發(fā)明；本發(fā)明并不 限于所述實(shí)施例，而是僅由所附權(quán)利要求限定。
權(quán)利要求
一種絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，包括第一導(dǎo)電類型的第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管，以及第二導(dǎo)電類型的第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管；其特征在于，第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管和第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管被布置在底部絕緣體(300)上；并且，第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管與第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管共用柵極區(qū)域(10)，并且圍繞所述柵極區(qū)域(10)依次布置有第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域(20)、第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域(30)、第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域(40)、以及第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域(50)。
2.根據(jù)權(quán)利要求1所述的互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，其特征在于第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管為P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管為N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述柵 極區(qū)域(10)包括P型半導(dǎo)體材料；并且，第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域(40)與第二金屬氧化物半導(dǎo) 體場效應(yīng)晶體管的漏極區(qū)域(50)分別通過第一漏極電極(240)和第二漏極電極(250) 而連接在一起；第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域(20)通過第一源極電極 (220)連接電源線，第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域(30)通過第二源極電 極(230)接地。
3.根據(jù)權(quán)利要求1所述的互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，其特征在于，第 一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域(20)、第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管 的源極區(qū)域(30)、第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域(40)、以及第二金屬氧 化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域(50)均勻地圍繞所述柵極區(qū)域(10)布置。
4.根據(jù)權(quán)利要求1或2所述的互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，其特征在于， 所述柵極區(qū)域(10)的厚度等于底部絕緣體(300)上的半導(dǎo)體材料的厚度。
5.根據(jù)權(quán)利要求1或2所述的互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，其特征在于， 所述柵極區(qū)域(10)的厚度、第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域(20)的厚度、 第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域(30)的厚度、第一金屬氧化物半導(dǎo)體場 效應(yīng)晶體管的漏極區(qū)域(40)的厚度、以及第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū) 域(50)的厚度均相等。
6.根據(jù)權(quán)利要求1或2所述的互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，其特征在于， 所述柵極區(qū)域(10)的厚度被控制，使得當(dāng)柵極電極上施加有高電平時(shí)，所述柵極區(qū)域(10) 的下部區(qū)域完全耗盡。
7.根據(jù)權(quán)利要求1或2所述的互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，其特征在于， 所述柵極區(qū)域(10)的厚度介于800埃至1000埃之間。
8.根據(jù)權(quán)利要求1或2所述的互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，其特征在于， 所述柵極區(qū)域(10)為矩形。
9.根據(jù)權(quán)利要求8所述的互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，其特征在于，第 一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域(20)和第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域(40)分別布置所述柵極區(qū)域(10)所形成的矩形的第一對角線的兩端；第二 金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域(30)和第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管 的漏極區(qū)域(50)分別布置所述柵極區(qū)域(10)所形成的矩形的第二對角線的兩端。
10.根據(jù)權(quán)利要求1或2所述的互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，其特征在 于，第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域(20)與第二金屬氧化物半導(dǎo)體場效 應(yīng)晶體管的源極區(qū)域(30)以第五絕緣隔離物(261’)分隔開；第二金屬氧化物半導(dǎo)體場效 應(yīng)晶體管的源極區(qū)域(30)和第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域(40)以第六 絕緣隔離物(262’)分隔開；第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域(40)與第二 金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域(50)以第七絕緣隔離物(263’)分隔開；第二 金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域(50)與第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管 的源極區(qū)域(20)以第八絕緣隔離物(264’ )分隔開。
全文摘要
本發(fā)明公開了一種絕緣體上硅互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，包括布置在底部絕緣體上的第一導(dǎo)電類型的第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管和第二導(dǎo)電類型的第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管；其中，第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管與第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管共用柵極區(qū)域，并且圍繞所述柵極區(qū)域依次布置有第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域、第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的源極區(qū)域、第一金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域、以及第二金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏極區(qū)域。本發(fā)明所提供的互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)減小了器件結(jié)構(gòu)，并改進(jìn)了器件性能。
文檔編號H01L29/10GK101916762SQ201010235500
公開日2010年12月15日 申請日期2010年7月23日 優(yōu)先權(quán)日2010年7月23日
發(fā)明者彭樹根, 肖軍, 高明輝 申請人:上海宏力半導(dǎo)體制造有限公司