專利名稱：一種半導體器件的形成方法及其半導體器件的制作方法
技術(shù)領域：
本發(fā)明通常涉及一種半導體器件的形成方法以及半導體器件，具體來說，涉及一種調(diào)節(jié)閾值電壓特性的方法及其半導體器件結(jié)構(gòu)。
背景技術(shù)：
作為微電子技術(shù)核心的CMOS技術(shù)已經(jīng)成為現(xiàn)代電子產(chǎn)品中的支撐力量。隨著 CMOS器件特征尺寸的不斷減小，作為CMOS器件柵介質(zhì)材料的SiO2的物理厚度已逐漸臨近極限。采用高k柵介質(zhì)材料和金屬柵電極材料，標志著從推出多晶硅柵MOS晶體管以來，晶體管技術(shù)的一個突破，具有里程碑作用。高k柵介質(zhì)材料的引入可以保證在同等等效氧化層厚度(EOT)的情況下，有效地增加柵介質(zhì)的物理厚度，使得隧穿電流得到有效的抑制；金屬柵電極材料的引入不僅消除了多晶硅柵電極的耗盡效應和摻雜原子擴散問題，而且還有效地降低了柵電極的電阻，并解決了高k柵介質(zhì)材料與多晶硅柵之間的不兼容問題。目前，有關高k柵介質(zhì)材料的研究已取得了一定的進展。通過界面控制和成膜工藝優(yōu)化，可以獲得超薄(EOT :0. 5nm，物理厚度2. 4nm)、低漏電流(Jg :10A/cm2)的HfO2高k 柵介質(zhì)絕緣膜。然而通過器件性能測試發(fā)現(xiàn)，隨著EOT的極度減小( 0.5nm)，平帶電壓 (Vfb)非常明顯地向硅的帶隙中間值附近偏移。這主要是由于高k柵介質(zhì)和金屬柵電極的兼容性問題和熱穩(wěn)定性問題造成的，并且會極大的增加器件的功耗。此外，Vfb的異常偏移現(xiàn)象是由于柵電極/高k柵介質(zhì)間的特殊界面特性造成的，例如，多晶硅柵與HfO2界面處 Si-Hf鍵的形成引起的費米能級釘扎效應、金屬柵與高k柵介質(zhì)界面及高k柵介質(zhì)與SiO2 界面處偶極子的形成引起的費米能級釘扎效應等。顯然，金屬柵與高k柵介質(zhì)結(jié)構(gòu)CMOS器件的閾值電壓控制技術(shù)研究并不只是和金屬柵材料本身的功函數(shù)有關，而是要把金屬柵與高k柵介質(zhì)結(jié)構(gòu)作為一個整體來研究。要求nMOS和pMOS器件的閾值電壓在保持絕對值大致相等的前提下，還要盡可能的降低閾值電壓的數(shù)值。利用合適的材料和結(jié)構(gòu)來調(diào)節(jié)有效功函數(shù)，進而降低器件閾值電壓是目前最直接、可行和有效的方法。目前的研究現(xiàn)狀是，高k與IL之間有負面效應的偶極子，但金屬柵與高k柵之間沒有，因此，需要提出一種制造半導體器件的方法來消除界面偶極子。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明提供一種半導體器件的形成方法，所述方法包括提供半導體襯底；在所述半導體襯底上形成絕緣界面層；在所述絕緣界面層上形成第一金屬層；在所述第一金屬層上形成柵介質(zhì)層；在所述柵介質(zhì)層上形成第二金屬層；對所述器件進行加工，以形成柵極結(jié)構(gòu)。本發(fā)明還提供了一種通過上述方法形成的半導體器件，包括半導體襯底；形成于所述半導體襯底上的柵極結(jié)構(gòu)，其中，所述柵極結(jié)構(gòu)包括在所述半導體襯底上的絕緣界面層、在所述絕緣界面層上的第一金屬層、在所述第一金屬層上的柵介質(zhì)層、在所述柵介質(zhì)
層上的第二金屬層。
此外，本發(fā)明還提供了一種半導體器件的形成方法，所述方法包括提供具有第一區(qū)域和第二區(qū)域的半導體襯底；在所述半導體襯底上形成第一絕緣界面層；在所述第一絕緣界面層上形成第一金屬層；在所述第一金屬層上形成第一柵介質(zhì)層；在所述第一柵介質(zhì)層上形成第二金屬層；去除所述半導體襯底第二區(qū)域上的第二金屬層；在所述器件上形成第三金屬層；去除所述半導體襯底第一區(qū)域上的第三金屬層；對所述器件進行加工，以分別形成屬于第一區(qū)域的NMOS器件的第一柵極結(jié)構(gòu)和屬于第二區(qū)域的PMOS器件的第二柵極結(jié)構(gòu)。本發(fā)明還提供了一種通過上述方法形成的半導體器件，包括具有第一區(qū)域和第二區(qū)域的半導體襯底；形成于所述第一區(qū)域的NMOS器件上的第一柵極結(jié)構(gòu)和形成于所述第二區(qū)域PMOS器件上的第二柵極結(jié)構(gòu)，其中，所述第一柵極結(jié)構(gòu)包括在所述半導體襯底上的第一絕緣界面層、在所述第一絕緣界面層上的第一金屬層、在所述第一金屬層上的第一柵介質(zhì)層、在所述第一柵介質(zhì)層上的第二金屬層；所述第二柵極結(jié)構(gòu)包括在所述半導體襯底上的第一絕緣界面層、在所述第一絕緣界面層上的第一金屬層、在所述第一金屬層上的第一柵介質(zhì)層、在所述第一柵介質(zhì)層上的第三金屬層。利用本發(fā)明，可以顯著改善高k介質(zhì)和界面絕緣層直接接觸所帶來的負面偶極子效應，大大提高閾值電壓控制范圍，充分滿足納米尺度CMOS器件閾值電壓的要求。同時，由于插入的金屬層材料為導體，因此幾乎不增加等效氧化層厚度，而且工藝流程非常簡單。


圖1示出了根據(jù)本發(fā)明的第一實施例的半導體器件的形成方法的流程圖；圖2-6示出了根據(jù)本發(fā)明第一實施例的半導體器件的各個制造階段的示意圖；圖7示出了根據(jù)本發(fā)明的第二實施例的半導體器件的形成方法的流程圖；以及圖8-15示出了根據(jù)本發(fā)明第二實施例的半導體器件的各個制造階段的示意圖。
具體實施例方式本發(fā)明通常涉及一種半導體器件的形成方法，尤其涉及一種調(diào)節(jié)閾值電壓特性的方法。下文的公開提供了許多不同的實施例或例子用來實現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡化本發(fā)明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復參考數(shù)字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外， 本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領域普通技術(shù)人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上” 的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。第一實施例參考圖1，圖1示出了根據(jù)本發(fā)明實施例的半導體器件的形成方法的流程圖。該方法可能包含在集成電路的形成過程或其部分中，可能包括靜態(tài)隨機存取存儲器(SRAM)和/ 或者其它邏輯電路，無源元件例如電阻、電容器和電感，和有源元件例如P溝道場效應晶體管(PFET)，N溝道場效應晶體管(NFET)，金屬氧化物半導體場效應晶體管(MOSFET)，互補金屬氧化物半導體(CM0Q晶體管，雙極晶體管，高壓晶體管，高頻晶體管，其它記憶單元，其組合和/或者其它半導體器件。步驟301，提供半導體襯底402(例如，晶片)。參考圖2。在實施例中，襯底402包括晶體結(jié)構(gòu)中的硅襯底。如本領域所知曉的，根據(jù)設計要求襯底可包括各種不同的摻雜配置(例如，P型襯底或者η型襯底)。襯底的其它例子包括其它元素半導體，例如鍺和金剛石?；蛘撸r底可包括化合物半導體，例如，碳化硅，砷化鎵，砷化銦，或者磷化銦。進一步， 為了提高性能，襯底可選擇性地包括一個外延層(印i層)，和/或者硅絕緣體(SOI)結(jié)構(gòu)。 更進一步，襯底可包括形成在其上的多種特征，包括有源區(qū)域，有源區(qū)域中的源極和漏極區(qū)域，隔離區(qū)域(例如，淺溝槽隔離(STI)特征)，和/或者本領域已知的其它特征，所述半導體襯底可以是經(jīng)過前期工藝處理而提供的，例如經(jīng)過清洗工藝，清洗藥液包括酸、HCl 酸、H202、NH40H、HF 酸等。步驟302，在半導體襯底402上形成絕緣界面層408。如圖2所示，在半導體襯底 402上生長絕緣界面層408。在本實施例中，絕緣界面層408為SiO2,也可以使用其他材料來形成絕緣界面層，例如 Si02、SiON, HfO2, HfSiOx, HfON, HfSiON、HfAlOx, A1203、ZrO2, ZrSiOx, Ta2O5, La2O3> HfLaOx, LaAlOx, LaSiOx, ^03、A1N、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx, SiON或者上述材料的組合。步驟303，在絕緣界面層408上形成第一金屬層410。如圖3所示，在絕緣界面層 408上沉積第一金屬層410。第一金屬層410從包含下列元素的組中選擇來形成TiN、TaN、 MoN, HfN, TaAlN, TiAlN, MoAIN、HfAlN, TaYbN, TaErN, TaTbN, TaC, HfC, TaSiC, HfSiC, Pt、 Ru、Ir、W、Mo、Re、RuOx, RuTax, HfRux、多晶硅、金屬硅化物或者上述材料的組合。第一金屬層410可使用原子層沉積、化學氣相沉積(CVD)、高密度等離子體CVD、濺射或其他合適的方法。以上僅僅是作為示例，不局限于此。步驟304，在第一金屬層410上形成柵介質(zhì)層412。如圖4所示，在第一金屬層410 上沉積柵介質(zhì)層412。柵介質(zhì)層412可包括高-k材料，例如，和氧化硅相比具有高介電常數(shù)的材料。高 _k 材料的例子包括例如 Hf02、HfSi0x、Hf0N、HfSi0N、HfA10x、Al203、&02、ZrSi0x、 Ta2O5, La203> HfLaOx, LaAlOx, LaSiOx, ^03、A1N、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx, SiON或者上述材料的組合。柵介質(zhì)層412 的形成可包括多個層，包括那些在形成NMOS晶體管柵極結(jié)構(gòu)或者PMOS晶體管柵極結(jié)構(gòu)中使用到的層。柵介質(zhì)層412可通過熱氧化、化學氣相沉積、原子層沉積(ALD)形成。這僅是示例，不局限于此。步驟305，在柵介質(zhì)層412上形成第二金屬層414。如圖5所示，在形成柵介質(zhì)層 412之后可以在其上沉積第二金屬層414。第二金屬層414從包含下列元素的組中選擇來形成TiN、TaN、MoN、HfN, TaAIN、TiAIN、MoAIN、HfAIN、TaYbN, TaErN, TaTbN, TaC, HfC, TaSiC、 HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx, RuTax, HfRux、多晶硅、金屬硅化物或者上述材料的組合。 在本實施例中，第二金屬層414可使用原子層沉積、化學氣相沉積(CVD)、高密度等離子體 CVD、濺射或其他合適的方法。以上僅僅是作為示例，不局限于此。步驟306，對所述器件進行加工，以形成柵極結(jié)構(gòu)。如圖6所示，對所述器件進行圖形化，以形成柵極結(jié)構(gòu)?？梢岳酶煞涛g或者濕法刻蝕技術(shù)對所述器件進行圖形化。這僅是示例，本發(fā)明不局限于此。
本實施例的MOS器件在絕緣界面層上插入了第一金屬層，所述金屬層可以是TiN、 TaN、MoN、HfN, TaAIN、TiAIN、MoAIN、HfAIN、TaYbN, TaErN, TaTbN, TaC, HfC, TaSiC、HfSiC、 Pt、Ru、Ir、W、Mo、Re、RuOx, RuTax, HfRux、多晶硅、金屬硅化物或者上述材料的組合。利用該金屬層與高k柵介質(zhì)層和絕緣界面層之間無偶極子效應或費米能級釘扎效應，能夠顯著改善高k介質(zhì)和界面絕緣層直接接觸所帶來的負面偶極子效應。通過采取該工藝，在幾乎不增加器件的等效氧化層厚度(EOT)的情況下，可以有效地控制MOS器件的閾值電壓。第二實施例下面將僅就第二實施例區(qū)別于第一實施例的方面進行闡述。未描述的部分應當認為與第一實施例采用了相同的步驟、方法或者工藝來進行，因此再次不再贅述。參考圖7，圖7示出了根據(jù)本發(fā)明實施例的半導體器件的形成方法的流程圖。該方法可能包含在集成電路的形成過程或其部分中，可能包括靜態(tài)隨機存取存儲器(SRAM)和/ 或者其它邏輯電路，無源元件例如電阻、電容器和電感，和有源元件例如P溝道場效應晶體管(PFET)，N溝道場效應晶體管(NFET)，金屬氧化物半導體場效應晶體管(MOSFET)，互補金屬氧化物半導體(CM0Q晶體管，雙極晶體管，高壓晶體管，高頻晶體管，其它記憶單元，其組合和/或者其它半導體器件。步驟101，提供具有第一區(qū)域204和第二區(qū)域206的半導體襯底202(例如，晶片)。 參考圖8。在實施例中，襯底202包括晶體結(jié)構(gòu)中的硅襯底。如本領域所知曉的，根據(jù)設計要求襯底可包括各種不同的摻雜配置(例如，P型襯底或者η型襯底)，其中所述第一區(qū)域 204具有與所述第二區(qū)域206不同的摻雜類型，例如第一區(qū)域可以用于形成NMOS器件，第二區(qū)域可以用于形成PMOS器件，或者反之。襯底的其它例子包括其它元素半導體，例如鍺和金剛石?；蛘?，襯底可包括化合物半導體，例如，碳化硅，砷化鎵，砷化銦，或者磷化銦。進一步，為了提高性能，襯底可選擇性地包括一個外延層(印i層)，和/或者硅絕緣體(SOI) 結(jié)構(gòu)。更進一步，襯底可包括形成在其上的多種特征，包括有源區(qū)域，有源區(qū)域中的源極和漏極區(qū)域，隔離區(qū)域(例如，淺溝槽隔離(STI)特征)，和/或者本領域已知的其它特征，所述半導體襯底可以是經(jīng)過前期工藝處理而提供的，例如經(jīng)過清洗工藝，清洗藥液包括H2SO4 酸、HCl酸、H202、NH40H、HF酸等。參考圖8的例子，提供了一個包含第一區(qū)域204和第二區(qū)域206的半導體襯底202。而后，形成第一區(qū)域的NMOS器件的柵堆疊，具體來說，在步驟102，在半導體襯底 202上形成第一絕緣界面層208。如圖8所示，在半導體襯底202上生長第一絕緣界面層 208。在本實施例中，第一絕緣界面層208為SiO2，也可以使用其他材料來形成第一絕緣界面層，例如 Si02、SiON, HfO2, HfSiOx, HfON, HfSiON、HfA10x、A1203、ZrO2, ZrSiOx, Ta2O5, La2O3, HfLaOx, LaAlOx, LaSiOx, Y2O3, A1N、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx, SiON或者上述材料的組合。步驟103，在第一絕緣界面層208上形成第一金屬層210。如圖9所示，在第一絕緣界面層208上沉積第一金屬層210。第一金屬層210從包含下列元素的組中選擇來形成TiN、TaN、MoN、HfN, TaAIN、TiAIN、MoAIN、HfAIN、TaYbN, TaErN, TaTbN, TaC, HfC, TaSiC、 HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx, RuTax, HfRux、多晶硅、金屬硅化物或者上述材料的組合。 第一金屬層210可使用原子層沉積、化學氣相沉積(CVD)、高密度等離子體CVD、濺射或其他合適的方法。以上僅僅是作為示例，不局限于此。所形成的第一金屬層，能夠使得隨后將要在其上形成的高k柵介質(zhì)層和其下面的絕緣界面層之間不產(chǎn)生偶極子效應或費米能級釘扎效應，從而通過加入該第一金屬層來顯著改善高k介質(zhì)和界面絕緣層直接接觸所帶來的負面偶極子效應。步驟104，在第一金屬層210上形成第一柵介質(zhì)層212。如圖10所示，在第一金屬層210上沉積第一柵介質(zhì)層212。第一柵介質(zhì)層212可包括高_k材料，例如和氧化硅相比具有高介電常數(shù)的材料。高_k材料的例子包括例如Hf02、HfSiOx, HfON, HfSiON、HfAlOx, A1203、ZrO2, ZrSiOx, Ta2O5, La2O3> HfLaOx, LaAlOx, LaSiOx, ^03、A1N、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx, SiON或者上述材料的組合。第一柵介質(zhì)層212的形成可包括多個層，包括那些在形成NMOS晶體管柵極結(jié)構(gòu)和/ 或者PMOS晶體管柵極結(jié)構(gòu)中使用到的層。第一柵介質(zhì)層212可通過熱氧化、化學氣相沉積、 原子層沉積(ALD)形成。這僅是示例，不局限于此。步驟105，在第一柵介質(zhì)層212上形成第二金屬層214。如圖11所示，在形成第一柵介質(zhì)層212之后可以在其上沉積第二金屬層214。第二金屬層214從包含下列元素的組中選擇來形成TiN、TaN、MoN、HfN, TaAIN、TiAIN、MoAIN、HfAIN、TaYbN, TaErN, TaTbN, TaC, HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTeix、HfRux、多晶硅、金屬硅化物或者上述材料的組合。在本實施例中，第二金屬層214可使用原子層沉積、化學氣相沉積(CVD)、高密度等離子體CVD、濺射或其他合適的方法。以上僅僅是作為示例，不局限于此。步驟106，去除半導體襯底202第二區(qū)域206上的第二金屬層214。首先，在第一區(qū)域204上的第二金屬層214上覆蓋一層掩模層，然后對未覆蓋掩模層的第二區(qū)域206上的第二金屬層214進行刻蝕；接著，去除掉第一區(qū)域204上的第二金屬層214上的掩模層， 以形成如圖12所示的器件結(jié)構(gòu)。而后，形成第二區(qū)域的PMOS器件的柵堆疊，具體來說，在步驟107，在所述器件上形成第三金屬層216。如圖13所示，在上述器件上沉積第三金屬層216。第三金屬層216從包含下列元素的組中選擇來形成TiN、TaN、MoN、HfN、TaAIN、TiAIN、MoAIN、HfAIN、TaYbN, TaErN, TaTbN, TaC, HfC, TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx, RuTax, HfRux、多晶硅、金屬硅化物或者上述材料的組合。在本實施例中，第三金屬層216可使用原子層沉積、化學氣相沉積(CVD)、高密度等離子體CVD、濺射或其他合適的方法。以上僅僅是作為示例，不局限于此。步驟108，去除半導體襯底202第一區(qū)域204上的第三金屬層216。對第一區(qū)域 204上的第三金屬層216進行化學機械研磨拋光，以形成如圖14所示的器件結(jié)構(gòu)。步驟109，對所述器件進行加工，以分別形成屬于第一區(qū)域的NMOS器件的第一柵極結(jié)構(gòu)和屬于第二區(qū)域的PMOS器件的第二柵極結(jié)構(gòu)。如圖15所示，對所述第一區(qū)域和第二區(qū)域進行圖形化，以形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)?？梢岳酶煞涛g或者濕法刻蝕技術(shù)對所述第一區(qū)域和第二區(qū)域進行圖形化。這僅是示例，本發(fā)明不局限于此。本發(fā)明是在MOS器件的絕緣界面層上插入了第一金屬層，所述金屬層可以是TiN、 TaN、MoN、HfN、TaAIN、TiAIN、MoAIN、HfAIN、TaYbN, TaErN, TaTbN, TaC, HfC, TaSiC、HfSiC、 Pt、Ru、Ir、W、Mo、Re、RuOx, RuTeix、HfRux、多晶硅、金屬硅化物或者上述材料的組合。利用該金屬層與高k柵介質(zhì)層和絕緣界面層之間無偶極子效應或費米能級釘扎效應，能夠顯著改善高k介質(zhì)和界面絕緣層直接接觸所帶來的負面偶極子效應。通過采取該工藝，在幾乎不
9增加器件的等效氧化層厚度(EOT)的情況下，可以有效地控制MOS器件的閾值電壓。雖然關于示例實施例及其優(yōu)點已經(jīng)詳細說明，應當理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護范圍的情況下，可以對這些實施例進行各種變化、替換和修改。對于其他例子，本領域的普通技術(shù)人員應當容易理解在保持本發(fā)明保護范圍內(nèi)的同時，工藝步驟的次序可以變化。此外，本發(fā)明的應用范圍不局限于說明書中描述的特定實施例的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領域的普通技術(shù)人員將容易地理解，對于目前已存在或者以后即將開發(fā)出的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應實施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對它們進行應用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護范圍內(nèi)。
權(quán)利要求
1.一種半導體器件的形成方法，所述方法包括 提供半導體襯底；在所述半導體襯底上形成絕緣界面層； 在所述絕緣界面層上形成第一金屬層； 在所述第一金屬層上形成柵介質(zhì)層； 在所述柵介質(zhì)層上形成第二金屬層； 對所述器件進行加工，以形成柵極結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的方法，其中所述絕緣界面層從包含下列元素的組中選擇來形成Si02、SiON、HfO2^HfSiOx,HfON、HfSiON、HfAlOx,Al2O3、&02、&SiOx、Ta205、La203、HfLaOx, LaAlOx, LaSiOx, Y2O3, A1N、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、 其他稀土元素氮化物、SiNx, SiON或者上述材料的組合。
3.根據(jù)權(quán)利要求1所述的方法，其中所述第一金屬層從包含下列元素的組中選擇來形成TiN、TaN、MoN、HfN, TaAIN、TiAIN、MoAIN、HfAIN、TaYbN, TaErN, TaTbN, TaC, HfC, TaSiC、 HfSiC、Pt、Ru、Ir、W、Mo、Re、Ru0x、RuTax、HfRux、多晶硅、金屬硅化物或者上述材料的組合。
4.根據(jù)權(quán)利要求1所述的方法，其中所述柵介質(zhì)層為高k介質(zhì)層。
5.根據(jù)權(quán)利要求4所述的器件，其中所述高k介質(zhì)層從包含下列元素的組中選擇來形成Hf02、HfSiOx, HfON、HfSiON、HfAlOx, A1203、ZrO2, ZrSiOx, Ta2O5, La2O3, HfLaOx, LaAlOx, LaSiOx, Y2O3, A1N、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx, SiON或者上述材料的組合。
6.一種半導體器件，包括 半導體襯底；形成于所述半導體襯底上的柵極結(jié)構(gòu)，其中，所述柵極結(jié)構(gòu)包括在所述半導體襯底上的絕緣界面層、在所述絕緣界面層上的第一金屬層、在所述第一金屬層上的柵介質(zhì)層、在所述柵介質(zhì)層上的第二金屬層。
7.根據(jù)權(quán)利要求6所述的器件，其中所述絕緣界面層從包含下列元素的組中選擇來形成Si02、SiON、HfO2^HfSiOx,HfON、HfSiON、HfAlOx,Al2O3、&02、&Si0x、Ta205、La203、HfLaOx, LaAlOx, LaSiOx, Y2O3, A1N、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、 其他稀土元素氮化物、SiNx, SiON或者上述材料的組合。
8.根據(jù)權(quán)利要求6所述的器件，其中所述第一金屬層從包含下列元素的組中選擇來形成TiN、TaN、MoN、HfN, TaAIN、TiAIN、MoAIN、HfAIN、TaYbN, TaErN, TaTbN, TaC, HfC, TaSiC、 HfSiC、Pt、Ru、Ir、W、Mo、Re、Ru0x、RuTax、HfRux、多晶硅、金屬硅化物或者上述材料的組合。
9.根據(jù)權(quán)利要求6所述的器件，其中所述柵介質(zhì)層為高k介質(zhì)層。
10.根據(jù)權(quán)利要求9所述的器件，其中所述高k介質(zhì)層從包含下列元素的組中選擇來形成Hf02、HfSiOx, HfON、HfSiON、HfAlOx, A1203、ZrO2, ZrSiOx, Ta2O5, La2O3, HfLaOx, LaAlOx, LaSiOx, Y2O3, A1N、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx, SiON、或者上述材料的組合。
11.一種半導體器件的形成方法，所述方法包括 提供具有第一區(qū)域和第二區(qū)域的半導體襯底； 在所述半導體襯底上形成第一絕緣界面層；在所述第一絕緣界面層上形成第一金屬層；在所述第一金屬層上形成第一柵介質(zhì)層；在所述第一柵介質(zhì)層上形成第二金屬層；去除所述半導體襯底第二區(qū)域上的第二金屬層；在所述器件上形成第三金屬層；去除所述半導體襯底第一區(qū)域上的第三金屬層；對所述器件進行加工，以分別形成屬于第一區(qū)域的NMOS器件的第一柵極結(jié)構(gòu)和屬于第二區(qū)域的PMOS器件的第二柵極結(jié)構(gòu)。
12.根據(jù)權(quán)利要求11所述的方法，其中所述第一絕緣界面層從包含下列元素的組中選擇來形成Si02、SiON, HfO2, HfSiOx, HfON, HfSiON、HfAlOx, A1203、ZrO2, ZrSiOx, Ta2O5, La2O3> HfLaOx, LaAlOx, LaSiOx, Y2O3> A1N、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx, SiON或者上述材料的組合。
13.根據(jù)權(quán)利要求11所述的方法，其中所述第一金屬層從包含下列元素的組中選擇 ^ ] :TiN, TaN, MoN, HfN, TaAlN, TiAlN, MoAIN、HfAlN, TaYbN, TaErN, TaTbN, TaC, HfC, TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuOx、RuTeix、HfRux、多晶硅、金屬硅化物或者上述材料的組合。
14.根據(jù)權(quán)利要求11所述的方法，其中所述第一柵介質(zhì)層為高k介質(zhì)層。
15.根據(jù)權(quán)利要求14所述的器件，其中所述高k介質(zhì)層從包含下列元素的組中選擇來形成Hf02、HfSiOx, HfON, HfSiON、HfAlOx, A1203、ZrO2, ZrSiOx, Ta2O5, La2O3> HfLaOx, LaAlOx, LaSiOx, Y203> Α1Ν、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx, SiON或者上述材料的組合。
16.一種半導體器件，包括具有第一區(qū)域和第二區(qū)域的半導體襯底；形成于所述第一區(qū)域的NMOS器件的第一柵極結(jié)構(gòu)和形成于所述第二區(qū)域的PMOS器件的第二柵極結(jié)構(gòu)，其中，所述第一柵極結(jié)構(gòu)包括在所述半導體襯底上的第一絕緣界面層、在所述第一絕緣界面層上的第一金屬層、在所述第一金屬層上的第一柵介質(zhì)層、在所述第一柵介質(zhì)層上的第二金屬層；所述第二柵極結(jié)構(gòu)包括在所述半導體襯底上的第一絕緣界面層、在所述第一絕緣界面層上的第一金屬層、在所述第一金屬層上的第一柵介質(zhì)層、在所述第一絕緣介質(zhì)層上的第三金屬層。
17.根據(jù)權(quán)利要求16所述的器件，其中所述第一絕緣界面層從包含下列元素的組中選擇來形成Si02、SiON, HfO2, HfSiOx, HfON, HfSiON、HfAlOx, A1203、ZrO2, ZrSiOx, Ta2O5, La2O3> HfLaOx, LaAlOx, LaSiOx, Y2O3> A1N、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx, SiON或者上述材料的組合。
18.根據(jù)權(quán)利要求16所述的器件，其中所述第一金屬層從包含下列元素的組中選擇 ^ ] :TiN, TaN, MoN, HfN, TaAlN, TiAlN, MoAIN、HfAlN, TaYbN, TaErN, TaTbN, TaC, HfC, TaSiC、HfSC、Pt、Ru、Ir、W、Mo、Re、RuOx, RuTax, HfRux、多晶硅、金屬硅化物或者上述材料的組合。
19.根據(jù)權(quán)利要求16所述的器件，其中所述第一柵介質(zhì)層為高k介質(zhì)層。
20.根據(jù)權(quán)利要求19所述的器件，其中所述高k介質(zhì)層從包含下列元素的組中選擇來形成Hf02、HfSiOx, HfON, HfSiON、HfAlOx, A1203、ZrO2, ZrSiOx, Ta2O5, La2O3> HfLaOx, LaAlOx, LaSiOx, Y203> Α1Ν、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNx, SiON或者上述材料的組合。
全文摘要
本發(fā)明提供了一種半導體器件的形成方法及其半導體器件。其中，該方法包括提供半導體襯底；在半導體襯底上形成絕緣界面層；在絕緣界面層上形成第一金屬層；在第一金屬層上形成柵介質(zhì)層；在柵介質(zhì)層上形成第二金屬層；對所述器件進行加工，以形成柵極結(jié)構(gòu)。該半導體器件包括半導體襯底；形成于所述半導體襯底上的柵極結(jié)構(gòu)，其中，所述柵極結(jié)構(gòu)包括在所述半導體襯底上的絕緣界面層、在所述絕緣界面層上的第一金屬層、在所述第一金屬層上的柵介質(zhì)層、在所述柵介質(zhì)層上的第二金屬層。采用本發(fā)明，可以顯著改善高k介質(zhì)和界面絕緣層直接接觸所帶來的負面偶極子效應，大大提高閾值電壓控制范圍。
文檔編號H01L27/092GK102299110SQ201010215850
公開日2011年12月28日 申請日期2010年6月22日 優(yōu)先權(quán)日2010年6月22日
發(fā)明者王文武, 王曉磊, 陳大鵬, 韓鍇 申請人:中國科學院微電子研究所