專利名稱：一種具有雙層引腳的芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有新的封裝形式的芯片，尤其是一種具有雙層引腳的芯片。
背景技術(shù)：
對(duì)于傳統(tǒng)的芯片來(lái)說(shuō)，只有一層引腳，無(wú)論芯片的封裝類型是DIP雙列直插式封 裝，TSOP封裝，PLCC封裝，LCC封裝，QFP封裝，BGA封裝等等。這些芯片一旦焊上電路板之 后將很難卸下來(lái)，比方說(shuō)一個(gè)54個(gè)引腳的TSOP封裝的NOR FLASH—旦焊上電路板后不用專 門的工具將很難拆下來(lái)，因此它一旦焊上電路板也就不能用專門的燒片器進(jìn)行快速的燒寫(xiě) 了，一塊新的電路板出來(lái)后，初期階段也許需要反復(fù)的燒寫(xiě)這塊NOR FLASH，只能用其他比 較復(fù)雜的方法燒寫(xiě)這塊NOR FLASH 了 ；還有比方說(shuō)TSOP封裝的SDRAM焊到電路板上以后， 在調(diào)試電路板的初期階段或者需要用邏輯分析儀測(cè)試重要引腳的輸出或輸入信號(hào)的時(shí)序， 以分析可能的問(wèn)題，通常的做法是要在電路板上打一些測(cè)試孔，裝上價(jià)格比較昂貴的邏輯 分析儀測(cè)試用的插座，使得邏輯分析儀捕捉不同引腳的信號(hào)，測(cè)試插座通常比較昂貴；還有 在電路板硬件調(diào)試的初級(jí)階段，出現(xiàn)問(wèn)題經(jīng)常要飛線，飛線通常要焊接到芯片的某個(gè)管腳， 傳統(tǒng)上焊接飛線比較困難。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種具有雙層引腳的芯片，上層引腳的某些或全部與下層 某些或全部引腳一一相通，使得電路板調(diào)試階段更加方便。本發(fā)明的技術(shù)方案是一種具有雙層引腳的芯片，包括裸芯(1)，填充體(2)，引腳(3)，由引腳(3)陣列形 成下引腳層，其特征在于在芯片的填充體(2)的上表面引出多個(gè)上層引腳(4)，由上層引 腳(4)陣列形成上引腳層；上引腳層中的一個(gè)引腳與下引腳層的一個(gè)引腳是短接的；填充 體(2)的上表面有插座固定焊盤(pán)(5)；上引腳層采用自帶插座(6)式或非自帶插座式。作為一種優(yōu)選方案，上引腳層采用自帶插座式時(shí)，所述插座(6)為貼片式，插座通過(guò)其固定引腳(61)焊接在插座固定焊盤(pán)(5)上。作為一種優(yōu)選方案，上引腳層的引腳數(shù)目等于或者不等于下引腳層的引腳數(shù)目。本發(fā)明的有益效果在于本發(fā)明結(jié)構(gòu)新穎，對(duì)于電路板調(diào)試的初級(jí)階段比較有幫助，對(duì)于焊上去難以拆下 來(lái)的芯片復(fù)制額外的引腳，使得該芯片不需要拆下來(lái)就可以達(dá)到不同的目的，比方說(shuō)測(cè)試 多個(gè)引腳的信號(hào)，或者用燒片器直接燒寫(xiě)，或者用于飛線等等。一旦電路板調(diào)試完只需使用 正常的封裝類型即可。


圖1是一個(gè)傳統(tǒng)上采用TSOP封裝芯片的示意圖，其中芯片的引腳為兩排。圖2是一個(gè)傳統(tǒng)上采用TSOP封裝芯片的示意圖，其中芯片的引腳從四周引出。
圖3是一個(gè)傳統(tǒng)上采用DIP封裝芯片的示意圖，其中芯片的引腳為雙列直插。
圖4是一個(gè)傳統(tǒng)上采用BGA封裝芯片的示意圖。
圖5是一個(gè)傳統(tǒng)上采用TSOP封裝芯片的內(nèi)部結(jié)構(gòu)示意圖。
圖6是本發(fā)明實(shí)施例的主視圖，為非自帶插座式。
圖7是本發(fā)明實(shí)施例的側(cè)視圖。
圖8是本發(fā)明實(shí)施例的俯視圖。
圖9是本發(fā)明實(shí)施例的內(nèi)部結(jié)構(gòu)示意圖，其中填充體被畫(huà)成透視狀。
圖10是本發(fā)明實(shí)施 歹1的內(nèi)部結(jié)構(gòu)示意圖，從另一方向觀察，其中填充體被畫(huà)成透視狀。
圖11是本發(fā)明實(shí)施 歹2的主視圖，為自帶插座式，插座為母座。
圖12是本發(fā)明實(shí)施 歹2的前視圖。
圖13是本發(fā)明實(shí)施 歹2的立體分解圖。
圖14是本發(fā)明實(shí)施 歹2的立體分解圖，從另一方向觀看時(shí)。
圖15是本發(fā)明實(shí)施 歹3的主視圖，為自帶插座式，插座為公座。
圖16是本發(fā)明實(shí)施 歹3的前視圖。
圖17是本發(fā)明實(shí)施 歹3的立體分解圖。
圖18是本發(fā)明實(shí)施 歹3的立體分級(jí)圖，從另一方向觀看時(shí)。
圖19是本發(fā)明實(shí)施 歹4的主視圖，為非自帶插座式。
圖20是本發(fā)明實(shí)施 歹5的主視圖，為自帶插座式，插座為母座。
圖21是本發(fā)明實(shí)施 歹6的主視圖，為非自帶插座式。
圖22是本發(fā)明實(shí)施 歹7的主視圖，為非自帶插座式。
圖23是本發(fā)明實(shí)施 歹8的主視圖，為非自帶插座式。
圖24是本發(fā)明實(shí)施 歹8的前視圖。
圖25是本發(fā)明實(shí)施 歹8的俯視圖。
圖中1.裸芯，2.填充體，3.引腳，4.上層引腳，5.插座固定焊盤(pán)，6.插座，7.金線，61.固定引腳，61.插座引腳
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步的說(shuō)明。對(duì)于傳統(tǒng)的芯片來(lái)說(shuō)，芯片的封裝類型無(wú)論是如圖1或圖2所示的TSOP封裝，圖3 所示的DIP封裝，還是如圖4所示的BGA封裝，都只有一層引腳，在本發(fā)明中稱之為下引腳 層。在此只列出四種傳統(tǒng)的封裝類型，還有許多其他類型的芯片封裝類型，它們也都只有一 層引腳，本發(fā)明不再一一列出。傳統(tǒng)芯片包括裸芯(1)，填充體(2)，引腳(3)，由引腳(3)陣列形成下引腳層。如 圖5所示的TSOP封裝芯片所示。本發(fā)明是一種具有雙層引腳的芯片，是在傳統(tǒng)芯片的基礎(chǔ)上，在傳統(tǒng)芯片的填充 體(2)的上表面引出多個(gè)上層引腳(4)，由上層引腳(4)陣列形成上引腳層；上引腳層中的 一個(gè)引腳與下引腳層的一個(gè)引腳是短接的。實(shí)施例1
實(shí)施例1是在一個(gè)傳統(tǒng)上采用TSOP封裝、引腳為兩排的芯片的基礎(chǔ)上加上上引腳 層，為非自帶插座式，可以外接第三方生產(chǎn)的插座。如圖6、圖7、圖8所示，在芯片的填充體⑵的上表面引出多個(gè)上層引腳(4)，由 上層引腳(4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的 一個(gè)引腳與下引腳層的一個(gè)引腳是短接的，如圖9和圖10所示，這樣上引腳層中的一個(gè)上 層引腳(4)與下引腳層的一個(gè)引腳(3)具有相同輸入或輸出信號(hào)；上引腳層的引腳數(shù)目等 于或者不等于下引腳層的引腳數(shù)目，在芯片的下引腳層的引腳(3)的數(shù)目比較多的時(shí)候， 比方說(shuō)上百個(gè)引腳的時(shí)候，由于填充體(2)的上表面的面積有限，使得上引腳層的上層引 腳(4)數(shù)目等于下引腳層的引腳(3)數(shù)目不太可能，可以讓芯片生產(chǎn)者選擇其中比較重要 的引腳出現(xiàn)在上引腳層。實(shí)施例1為非自帶插座式，可以外接第三方生產(chǎn)的插座，第三方生 產(chǎn)的插座為貼片式，可以通過(guò)上引腳層固定在填充體(2)的上表面。為了使得第三方生產(chǎn) 的插座能更牢固的固定在填充體(2)的上表面，芯片的上表面有固定焊盤(pán)(5)，如圖6所示。 第三方生產(chǎn)的插座可以通過(guò)額外的焊接點(diǎn)焊接在固定焊盤(pán)(5)上。實(shí)施例2 實(shí)施例2是在一個(gè)傳統(tǒng)上采用TSOP封裝、引腳為兩排的芯片的基礎(chǔ)上加上上引腳 層，為自帶插座式，插座的類型為母座。如圖11、圖12所示，在芯片的填充體⑵的上表面引出多個(gè)上層引腳(4)，由上層 引腳(4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的一個(gè) 引腳與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引腳層的 一個(gè)引腳(3)具有相同輸入或輸出信號(hào)。實(shí)施例2是在實(shí)施例1的基礎(chǔ)上，貼有自帶的插 座(6)，其中插座(6)的類型為母座，插座(6)的某一個(gè)插孔與上引腳層中的某一個(gè)上層引 腳(4)是短接的。為了使得插座(6)能更牢固的固定在填充體(2)的上表面，芯片的上表 面有固定焊盤(pán)(5)，插座(6)通過(guò)其固定引腳(61)焊接在插座固定焊盤(pán)(5)上，如圖11、圖 12所示。圖13和圖14是實(shí)施例2的立體分解圖，可以看出插座(6)與上引腳層的配合關(guān) 系。實(shí)施例3 實(shí)施例3是在一個(gè)傳統(tǒng)上采用TSOP封裝、引腳為兩排的芯片的基礎(chǔ)上加上上引腳 層，為自帶插座式，插座的類型為公座。
0048]如圖15、圖16所示，在芯片的填充體⑵的上表面引出多個(gè)上層引腳(4)，由上層 引腳(4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的一個(gè) 引腳與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引腳層的 一個(gè)引腳(3)具有相同輸入或輸出信號(hào)。實(shí)施例3是在實(shí)施例1的基礎(chǔ)上，貼有自帶的插 座(6)，其中插座(6)的類型為公座，插座(6)的某一個(gè)插針與上引腳層中的某一個(gè)上層引 腳(4)是短接的。為了使得插座(6)能更牢固的固定在填充體(2)的上表面，芯片的上表 面有固定焊盤(pán)(5)，插座(6)通過(guò)其固定引腳(61)焊接在插座固定焊盤(pán)(5)上，如圖15、圖 16所示。圖17和圖18是實(shí)施例3的立體分解圖。實(shí)施例4 實(shí)施例4是在一個(gè)傳統(tǒng)上采用TSOP封裝、引腳從四周引出的芯片的基礎(chǔ)上加上上 引腳層，為非自帶插座式，可以外接第三方生產(chǎn)的插座。
如圖19所示，在芯片的填充體⑵的上表面引出多個(gè)上層引腳(4)，由上層引腳 (4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的一個(gè)引腳 與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引腳層的一個(gè) 引腳(3)具有相同輸入或輸出信號(hào)。與實(shí)施例1不同的是，實(shí)施例4芯片的填充體(2)的 上表面的四個(gè)方向都有上層引腳(4)。實(shí)施例4為非自帶插座式，可以外接第三方生產(chǎn)的插 座，第三方生產(chǎn)的插座為貼片式，可以通過(guò)上引腳層從四個(gè)方向固定在填充體(2)的上表實(shí)施例5 實(shí)施例5是在一個(gè)傳統(tǒng)上采用TSOP封裝、引腳從四周引出的芯片的基礎(chǔ)上加上上 引腳層，為自帶插座式，插座的類型為母座。如圖20所示，在芯片的填充體(2)的上表面引出多個(gè)上層引腳(4)，由上層引腳 (4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的一個(gè)引 腳與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引腳層的一 個(gè)引腳(3)具有相同輸入或輸出信號(hào)。實(shí)施例5是在實(shí)施例4的基礎(chǔ)上，貼有自帶的插座 (6)，其中插座(6)的類型為母座，插座(6)的某一個(gè)插孔與上引腳層中的某一個(gè)上層引腳 (4)是短接的。實(shí)施例6 實(shí)施例6是在一個(gè)傳統(tǒng)上采用PLCC封裝、引腳從四周引出的芯片的基礎(chǔ)上加上上 引腳層，為非自帶插座式，可以外接第三方生產(chǎn)的插座。如圖21所示，在芯片的填充體⑵的上表面引出多個(gè)上層引腳(4)，由上層引腳 (4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的一個(gè)引腳 與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引腳層的一個(gè) 引腳(3)具有相同輸入或輸出信號(hào)。實(shí)施例6為非自帶插座式，可以外接第三方生產(chǎn)的插 座，第三方生產(chǎn)的插座為貼片式，可以通過(guò)上引腳層從四個(gè)方向固定在填充體(2)的上表實(shí)施例7實(shí)施例7是在一個(gè)傳統(tǒng)上采用DIP封裝、引腳為兩排的芯片的基礎(chǔ)上加上上引腳 層，為非自帶插座式，可以外接第三方生產(chǎn)的插座。如圖22所示，在芯片的填充體(2)的上表面引出多個(gè)上層引腳(4)，由上層引腳 (4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中的一個(gè)引腳 與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引腳層的一個(gè) 引腳(3)具有相同輸入或輸出信號(hào)；實(shí)施例7為非自帶插座式，可以外接第三方生產(chǎn)的插 座，第三方生產(chǎn)的插座為貼片式，可以通過(guò)上引腳層固定在填充體(2)的上表面。為了使得 第三方生產(chǎn)的插座能更牢固的固定在填充體(2)的上表面，芯片的上表面有固定焊盤(pán)(5)。 第三方生產(chǎn)的插座可以通過(guò)額外的焊接點(diǎn)焊接在固定焊盤(pán)(5)上。實(shí)施例8:實(shí)施例8是在一個(gè)傳統(tǒng)上采用BGA封裝的芯片的基礎(chǔ)上加上上引腳層，為非自帶 插座式，可以外接第三方生產(chǎn)的插座。如圖23、圖24、圖25所示，在芯片的填充體(2)的上表面引出多個(gè)上層引腳(4)，由上層引腳(4)陣列形成上引腳層，上層引腳(4)嵌入并固定在填充體(2)中；上引腳層中 的一個(gè)引腳與下引腳層的一個(gè)引腳是短接的，這樣上引腳層中的一個(gè)上層引腳(4)與下引 腳層的一個(gè)引腳(3)具有相同輸入或輸出信號(hào)。實(shí)施例8為非自帶插座式，可以外接第三方 生產(chǎn)的插座，第三方生產(chǎn)的插座為貼片式，可以通過(guò)上引腳層從四個(gè)方向固定在填充體(2) 的上表面。實(shí)施例6到實(shí)施例8上引腳層為非自帶插座式。同樣可以在實(shí)施例6到實(shí)施例8 的基礎(chǔ)上采用自帶插座式，插座的類型為公座或母座。本發(fā)明不再一一畫(huà)出。本發(fā)明在幾種比較典型傳統(tǒng)封裝類型的芯片的基礎(chǔ)上加上了上引腳層。還有多種 其他傳統(tǒng)封裝類型的芯片，它們也都只有一層引腳，本發(fā)明不再一一列出，都可以為它們加 上上引腳層，但都適用本發(fā)明的方法。在不脫離本發(fā)明精神和范圍的前提下，本發(fā)明還會(huì)有 各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本發(fā)明范圍內(nèi)。本發(fā)明要求保護(hù)的范 圍由所付的權(quán)利要求書(shū)及其等效物界定。
權(quán)利要求
一種具有雙層引腳的芯片，包括裸芯(1)，填充體(2)，引腳(3)，由引腳(3)陣列形成下引腳層，其特征在于在填充體(2)的上表面引出多個(gè)上層引腳(4)，由上層引腳(4)陣列形成上引腳層；上引腳層中的一個(gè)引腳與下引腳層的某一個(gè)引腳是短接的；填充體(2)的上表面有插座固定焊盤(pán)(5)；上引腳層采用自帶插座(6)式或非自帶插座式。
2.根據(jù)權(quán)利1所述的一種具有雙層引腳的芯片，其特征在于，上引腳層采用自帶插座 (6)式時(shí)，所述插座(6)為貼片式，插座(6)通過(guò)其固定引腳(61)焊接在插座固定焊盤(pán)(5) 上。
3.根據(jù)權(quán)利1所述的一種具有雙層引腳的芯片，其特征在于，上引腳層的引腳數(shù)目等 于或者不等于下引腳層的引腳數(shù)目。
全文摘要
本發(fā)明公開(kāi)了一種具有雙層引腳的芯片，使得上引腳層的某些或全部與下引腳層的某些或全部引腳一一相通。本發(fā)明對(duì)于電路板調(diào)試的初級(jí)階段比較有幫助，通過(guò)復(fù)制下引腳層的某些或全部引腳到芯片的上引腳層，使得焊上去難以拆下來(lái)的芯片不需要拆下來(lái)就可以達(dá)到不同的目的，比方說(shuō)測(cè)試多個(gè)引腳的信號(hào)，或者用燒片器直接燒寫(xiě)，或者用于飛線等等。本發(fā)明使得電路板調(diào)試階段更加方便。
文檔編號(hào)H01L23/488GK101937891SQ20101017479
公開(kāi)日2011年1月5日 申請(qǐng)日期2010年5月12日 優(yōu)先權(quán)日2010年5月12日
發(fā)明者謝國(guó)華 申請(qǐng)人:謝國(guó)華