專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置和其制造方法，特別涉及具有溝道式柵極結(jié)構(gòu)的半導(dǎo)體裝 置和其制造方法。
背景技術(shù)：
圖 10為以往的溝道式柵極型功率MOSFET(Metal Oxide Field Effecttransistor) 結(jié)構(gòu)的截面圖。以往的溝道式柵極型功率MOSFET具有在未圖示的η+型基板上形成的η-型外延 層1、在該外延層1上形成的P型基底層2和在該基底層2上形成的η+型的源層3。然后， 該溝道式柵極型功率MOSFET進一步包括從平面上看形成為條紋狀且形成為貫通基底層2 和源層3到達外延層1的溝道4、在該溝道4內(nèi)部隔著柵極絕緣膜5而形成的柵極6、在柵 極6上形成的層間絕緣膜7、形成為與基底層2和源層3相接的源極8和形成為與外延層1 相接的漏極9。以往的溝道式柵極型功率金屬氧化物半導(dǎo)體場效應(yīng)管(MOSFET)的制造方法如下 所述。外延層1使用眾所周知的CVD(Chemical Vapor D印osition)法等使其在未圖示 的基板上生長。對外延層1使用離子注入法注入硼(B)，使該硼活性化形成基底層2。對基 底層2使用離子注入法注入砷(As)，使該砷活性化形成源層3。然后，在基底層2和源層3上形成由氧化膜形成的掩模。使用該掩模和反應(yīng)性離 子刻蝕機(RIE)，形成貫通基底層2和源層3而到達外延層1的溝道4。該溝道4例如具有 0.44!11 1.(^111的寬度。然后，使用熱氧化法，在溝道4的內(nèi)部形成未圖示的犧牲氧化膜。 除去該犧牲氧化膜后，使用再次熱氧化法在溝道4內(nèi)部形成柵極氧化膜5。使用CVD法等， 在溝道4內(nèi)部隔著柵極氧化膜5埋入多晶硅，形成由該多晶硅組成的柵極6。然后，在該柵 極6上形成層間絕緣膜7，在該層間絕緣膜7上使用蒸汽沉積法形成源極8和漏極9。以往的溝道式柵極型功率MOSFET中，由于沿著溝道4的外壁形成通道(電流 通路)，因此，與平面型功率MOSFET相比較，可以提高單元(cell)密度。進一步，在特開 2000-299464號公報(專利文獻)中公開有在溝道4的底部如果形成η+型的半導(dǎo)體層，可 以降低導(dǎo)通電阻(R。n)。但是，溝道式柵極型功率MOSFET雖然可以降低導(dǎo)通電阻，卻不能確保充分的耐 壓。這個問題不僅成為被上述專利文獻公開結(jié)構(gòu)的功率MOSFET的問題，也成為溝道式柵極 型IGBT的問題。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述課題而完成的發(fā)明。因此，本發(fā)明提供一種達到耐高壓化 和導(dǎo)通電阻穩(wěn)定化的同時具有溝道式柵極結(jié)構(gòu)的半導(dǎo)體裝置和其制造方法。為了解決上述這樣的課題，本發(fā)明實施例涉及的第1特征為一種半導(dǎo)體裝置，包括具有第1導(dǎo)電型的外延層、在外延層上鄰接而形成的且具有和第1導(dǎo)電型相反的第2導(dǎo) 電型的基底層、在基底層上選擇地形成的具有第1導(dǎo)電型的源層、以到達外延層的方式貫 通基底層和源層而形成的溝道、沿著溝道的內(nèi)壁而形成的絕緣膜、隔著絕緣膜在溝道的內(nèi) 部形成的控制電極、在外延層中沿著溝道的底部而形成的第1導(dǎo)電型的半導(dǎo)體區(qū)域。另外，本發(fā)明的實施例涉及的第2特征為一種半導(dǎo)體裝置的制造方法，包括使用 離子注入法向第1導(dǎo)電型的外延層注入第2導(dǎo)電型的雜質(zhì)而形成基底層的工序、使用離子 注入法向基底層注入第1導(dǎo)電型的雜質(zhì)而形成源層的工序、貫通基底層和源層而到達外延 層來形成溝道的工序、在溝道內(nèi)部形成第1氧化膜的工序、在形成第1氧化膜工序之后使用 離子注入法注入第1導(dǎo)電型的雜質(zhì)而在溝道底部的外延層上形成第1導(dǎo)電型的半導(dǎo)體區(qū)域 的工序。


圖1為本發(fā)明實施例涉及的具有溝道式柵極結(jié)構(gòu)的半導(dǎo)體裝置的平面圖。圖2為實施例涉及的半導(dǎo)體裝置的在A-A線進行剖視的截面圖。圖3至圖7是用于說明實施例涉及的半導(dǎo)體裝置制造方法的工程截面圖。圖8是顯示具有溝道式柵極結(jié)構(gòu)的半導(dǎo)體裝置的導(dǎo)通電阻(Ron)和漏電壓(Vds) 關(guān)系的關(guān)聯(lián)圖。圖9是本發(fā)明實施例的變形例涉及的具有溝道式柵極結(jié)構(gòu)的半導(dǎo)體裝置的平面 圖。圖10是以往的溝道式柵極型功率MOSFET的結(jié)構(gòu)截面圖。符號說明1 外延層2 基底層3 源層4 溝道5柵極氧化膜5d犧牲氧化膜6 柵極7層間絕緣膜8 源極9 漏極10半導(dǎo)體層11反轉(zhuǎn)層
具體實施例方式以下，參照

本發(fā)明的實施方式。以下附圖的記載中，對同樣或類似的部分 賦予同樣或類似的符號。只是，附圖為示意性的，會與現(xiàn)實有些不同。另外，附圖相互間，有 包括相互之間的尺寸關(guān)系或比率不同的部分的情況。圖1為本發(fā)明一實施例涉及的具有溝道式柵極結(jié)構(gòu)的半導(dǎo)體裝置的平面圖，圖2為圖1所示的半導(dǎo)體裝置的在A-A線進行剖視的截面圖。本實施例的具有溝道式柵極結(jié)構(gòu)的半導(dǎo)體裝置為溝道式柵極型功率MOSFET (金 屬氧化物半導(dǎo)體場效應(yīng)管)。該溝道式柵極型功率MOSFET具有在未圖示的η+型基板、在該 基板上形成的η-型的外延層1、在該外延層1上形成的ρ型基底層2和在該基底層2上形 成的η+型的源層3。進一步，溝道式柵極型功率MOSFET包括從平面上看形成為條紋狀且 貫通基底層2和源層3到達外延層1的溝道4、在該溝道4內(nèi)部隔著柵極絕緣膜5而形成的 柵極6、在柵極絕緣膜5和柵極6上形成的層間絕緣膜7、形成為與基底層2和源層3相接 的源極8和形成為與外延層1相接的漏極9。然后，該溝道式柵極型功率MOSFET包含以 與基底層2鄰接的方式在外延層1內(nèi)沿溝道4的底部形成的且與外延層1具有同樣的雜質(zhì) 濃度的η-型半導(dǎo)體層(半導(dǎo)體區(qū)域)10。S卩，η-型半導(dǎo)體層10和外延層1的雜質(zhì)濃度比 源層3的雜質(zhì)濃度低。溝道4的底部(底面位置)設(shè)定為比基底層2的底面(與外延層1的ρη結(jié)的面) 要深。因此，η-型半導(dǎo)體層10形成在比基底層2更深的位置。本實施例中，η-型半導(dǎo)體層 10比基底層2更深，沿溝道4的底面而形成，且截面形成為凹型形狀。柵極6優(yōu)選突出于基底層2和源層3的表面，形成為侵入到層間絕緣膜7中。
圖3至圖7是顯示本實施例涉及的具有溝道式柵極結(jié)構(gòu)的半導(dǎo)體裝置(溝道式柵 極型功率M0SFET)制造方法的工序的截面圖。首先，使用眾所周知的CVD(Chemical Vapor D印osition)法等在未圖示的基板 上生長外延層1。對該外延層1幾乎整面使用離子注入法注入硼(B)，使硼活性化在外延 層1上形成基底層2。然后，使用離子注入法對基底層2選擇性地注入砷(As)，使砷活性 化在基底層2上形成島狀的源層3 (參照圖3)。這里，外延層1的η型雜質(zhì)濃度設(shè)定為 1 X IO14CnT3 1 X 1015cm_3，外延層1的厚度設(shè)定為30 μ m 50 μ m?；讓?的ρ型雜質(zhì)濃 度設(shè)定為5 X IO16CnT3 5 X 1017cm"3,基底層2的厚度設(shè)定為1. 0 μ m 1. 5 μ m。接下來，在基底層2和源層3上形成例如由氧化膜形成的未圖示的掩模。之后，使 用掩模和反應(yīng)性離子刻蝕機(RIE)，以貫通基底層2和源層3而到達外延層1的方式形成所 希望的溝道4 (參照圖4)。本實施例中溝道4的寬度設(shè)定為0. 4 μ m 1. 0 μ m，從基底層2 表面開始的深度為1. 0 μ m 2. 0 μ m。另外，本實施例的溝道4具有相對于該底面具有60 度 89度范圍的內(nèi)角的截面錐形的內(nèi)壁。通過適宜地選擇掩模的形狀或反應(yīng)性離子刻蝕 機的含有氟(F)或氯(Cl)的蝕刻氣體種類，可以容易地得到溝道4的截面形狀。然后，為了除去反應(yīng)性離子刻蝕機的壞影響，使用熱氧化法在溝道4的內(nèi)壁形成 犧牲氧化膜5d(第1氧化膜)(參照圖5)。由于含在基底層2中的ρ型雜質(zhì)從溝道4的側(cè) 壁擴散到外延層1內(nèi)(產(chǎn)生外擴散)而混入，與使用該熱氧化法形成犧牲氧化膜5d的工序 同時，在露出于溝道4底部的外延層1的表面部分形成ρ型反轉(zhuǎn)層11 (同樣參照圖5)。然后，使用離子注入法在溝道4內(nèi)注入磷(P)或砷(As)等η型雜質(zhì)。該η型雜 質(zhì)相對于溝道4的底部被垂直地注入，進一步，經(jīng)過犧牲氧化膜5d被注入到外延層1的表 面部分。通過熱擴散使該η型雜質(zhì)活性化，從而再次反轉(zhuǎn)P型的反轉(zhuǎn)層11的導(dǎo)電型，形成 η-型半導(dǎo)體層10 (參照圖6)。這時，η型雜質(zhì)的離子注入量由反轉(zhuǎn)層11的濃度和深度來 決定，而將η-型半導(dǎo)體層10的雜質(zhì)濃度決定為與外延層1的雜質(zhì)濃度相同?；钚曰切?雜質(zhì)的工序可以在與其后進行的形成柵極氧化膜5的熱氧化工序為同一個工序中進行，也可以在該熱氧化工序之后進行。接下來，使用含有氟化氫(HF)溶液等的濕式蝕刻，除去犧牲氧化膜5d，之后進行 熱氧化工序，在溝道4的底面和內(nèi)壁形成柵極氧化膜5(參照圖7)。之后，使用化學(xué)氣相沉 積(CVD)法等，通過在溝道4內(nèi)部埋入多晶硅而形成柵極6。接著，在柵極6上形成層間絕 緣膜7，使用蒸汽沉積法形成源極8和漏極9。然后，在外延層1的與基底層2相反的表面 上形成漏極9 (參照圖7)，完成本實施例涉及的半導(dǎo)體裝置。這里，以往的溝道式柵極型功率MOSFET中，例如如果試圖600V左右的耐高壓化， 外延層1就需要設(shè)定為IX IO14CnT3 IX IO15CnT3左右的低雜質(zhì)濃度。這時，雖然可以得到 上述耐高壓，但是如圖8中作為實線b所示，導(dǎo)通電阻(Ron)產(chǎn)生依存于漏電壓(Vds)的變動。該導(dǎo)通電阻(Ron)依存于漏電壓(Vds)的現(xiàn)象是因為，如前述，在外延層1中沿著 溝道4的底部形成ρ型的反轉(zhuǎn)層11，流過源極_漏極之間的電流經(jīng)由由ρ型反轉(zhuǎn)層11和 外延層1生成的pn結(jié)而流過。P型反轉(zhuǎn)層11與基底層2鄰接的情況時，受這樣的漏電壓 (Vds)的影響變得最大。另外，在形成犧牲氧化膜5d或柵極氧化膜5的熱氧化工序中，通過以下的機理形 成P型反轉(zhuǎn)層11。在熱氧化工序中，由于供給到基板的氧化性氣體不容易到達溝道4的底 部，從而抑制溝道4的底部的氧化膜的成長。由此，含在基底層2中的ρ型雜質(zhì)外擴散，混 入到溝道4的底部，容易產(chǎn)生所說的自動摻雜(auto doping)現(xiàn)象。特別在具有耐高壓結(jié) 構(gòu)的溝道式柵極型功率MOSFET中，為了確保在外延層1和基底層2之間的pn結(jié)的耐壓，設(shè) 定低的外延層1的雜質(zhì)濃度，由于自動摻雜，在溝道4的底部，外延層1的表面部分的一部 分的導(dǎo)電型由η型反轉(zhuǎn)為P型，容易形成P型的反轉(zhuǎn)層11。本實施例涉及的溝道式柵極型功率MOSFET中，由于基本上使用雜質(zhì)濃度低的外 延層1，因此可以實現(xiàn)耐高壓化。進一步，本實施例涉及的溝道式柵極型功率MOSFET中，由 于在溝道4的底部在外延層1中形成η-型半導(dǎo)體層10，ρ型反轉(zhuǎn)層11可以再次反轉(zhuǎn)成η 型，如圖8實線a所示，可以得到導(dǎo)通電阻(Ron)不依存于漏電壓(Vds)的開關(guān)特性的穩(wěn)定 性。然后，η-型半導(dǎo)體層10的雜質(zhì)濃度由于設(shè)定為與外延層1的雜質(zhì)濃度相同，因此可以 確保原本的耐高壓化。另外，本實施例涉及的制造方法中，在形成ρ型反轉(zhuǎn)層11后，雜質(zhì)濃度的控制性和 固相擴散法相比，由于使用高的離子注入法，注入η型雜質(zhì)，形成η-型半導(dǎo)體層10，因此可 以制作能夠同時實現(xiàn)耐高壓化和導(dǎo)通電阻穩(wěn)定化的溝道式柵極型功率M0SFET。另外，本發(fā)明中，由半導(dǎo)體裝置所要求的電特性或工藝過程所決定的寬度尺寸窄 的溝道4也適用于如圖9所示的柱狀的溝道4等內(nèi)部配置有柵極6的溝道式柵極型功率 MOSFET0這種溝道式柵極型功率MOSFET中，由于溝道4的開口尺寸小，向溝道4內(nèi)部供給 氧化性氣體少，更加抑制柵極氧化膜5的成長，更容易產(chǎn)生自動摻雜現(xiàn)象。但是，由本實施 例的制造方法，由于使用離子注入法，在溝道4的底部，以適當(dāng)?shù)碾s質(zhì)濃度確切地形成η-型 半導(dǎo)體層10，因此可以同時實現(xiàn)溝道式柵極型功率MOSFET的耐高壓化和導(dǎo)通電阻穩(wěn)定化。另一實施例以上，對本發(fā)明實施方式的一個例子進行了說明，但本發(fā)明并不限定于所涉及的 特定的實施方式中，在權(quán)利要求范圍所記載的本發(fā)明宗旨的范圍內(nèi)，可以進行各種變化、變更。例如，本發(fā)明可以適用于作為柵極氧化膜5的取代，以氧化膜以外的氮化膜或重合有氧化膜和氮化膜的復(fù)合膜、或氮氧化合物膜為柵極絕緣膜的溝道式柵極型功率 MOSFET(Metal Oxide Field Effect transistor)。另外，本發(fā)明適用于在外延層1和漏極9之間具有ρ型半導(dǎo)體層的IGBT。另外， 本發(fā)明可以適用于各層具有相反導(dǎo)電型，例如由P溝道型溝道式柵極型功率MOSFET組成的 半導(dǎo)體裝置。本發(fā)明還可以適用于由于自動摻雜以外的原因在溝道4底部形成異常層的情 況。
權(quán)利要求
一種半導(dǎo)體裝置，其特征在于，包括具有第1導(dǎo)電型的外延層；在所述外延層上鄰接而形成的且具有和第1導(dǎo)電型相反的第2導(dǎo)電型的基底層；在所述基底層上選擇地形成的具有所述第1導(dǎo)電型的源層；貫通所述基底層和所述源層且到達所述外延層的溝道；沿著所述溝道的內(nèi)壁而形成的絕緣膜；隔著所述絕緣膜在所述溝道的內(nèi)部形成的控制電極；和在所述外延層中沿著所述溝道的底部而形成的所述第1導(dǎo)電型的半導(dǎo)體區(qū)域。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述半導(dǎo)體區(qū)域具有與所述外延層相同 的雜質(zhì)濃度。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述半導(dǎo)體區(qū)域和所述外延層的雜質(zhì)濃 度比所述源層的雜質(zhì)濃度低。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述溝道底部構(gòu)成為比所述源層深，所述 半導(dǎo)體區(qū)域設(shè)置在比所述源層更深的位置。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述溝道的側(cè)壁具有錐形。
6.一種半導(dǎo)體裝置的制造方法，其特征在于，包括使用離子注入法向第1導(dǎo)電型的外延層注入第2導(dǎo)電型的雜質(zhì)而形成基底層的工序； 使用離子注入法向所述基底層注入第1導(dǎo)電型的雜質(zhì)而形成源層的工序； 貫通所述基底層和所述源層并到達所述外延層來形成溝道的工序； 在所述溝道內(nèi)部形成第1氧化膜的工序；和在形成所述第1氧化膜工序后，使用離子注入法在所述溝道底部的所述外延層注入第 1導(dǎo)電型的雜質(zhì)，形成第1導(dǎo)電型的半導(dǎo)體區(qū)域的工序。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其中，在所述半導(dǎo)體區(qū)域注入所述 第1導(dǎo)電型的所述雜質(zhì)后，具有除去所述第1氧化膜的工序。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其中，在除去所述第1氧化膜的工序 后，具有在所述溝道內(nèi)部形成第2氧化膜的工序。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置及其制造方法。該半導(dǎo)體裝置包括具有第1導(dǎo)電型的外延層、在外延層上鄰接而形成的且具有第1導(dǎo)電型和相反的第2導(dǎo)電型的基底層、在基底層上選擇地形成的具有第1導(dǎo)電型的源層、貫通基底層和所述源層且到達外延層的溝道、沿著溝道的內(nèi)壁而形成的絕緣膜、在溝道的內(nèi)部隔著絕緣膜而形成的控制電極以及在外延層中沿著溝道的底部而形成的第1導(dǎo)電型的半導(dǎo)體區(qū)域。
文檔編號H01L21/336GK101834205SQ20101013252
公開日2010年9月15日 申請日期2010年3月10日 優(yōu)先權(quán)日2009年3月13日
發(fā)明者金子修一, 青木宏憲 申請人:三墾電氣株式會社