專利名稱：大輸入電壓范圍零漏電流的輸入上拉電路的制作方法
技術(shù)領(lǐng)域：
本項(xiàng)發(fā)明屬于微電子領(lǐng)域，具體是一種具有大輸入電壓范圍的零漏電流輸入上拉 電路。
背景技術(shù)：
一些芯片的管腳在懸空時(shí)必須保持在高電位，才能保證芯片內(nèi)部電路正常工作， 這一目的通常是采用一個(gè)專門的輸入上拉電路來實(shí)現(xiàn)?，F(xiàn)有的輸入上拉電路如圖1所示，MOS管的源漏極分別接輸入信號(hào)和芯片最高輸 入電位VDDPST，MOS管的襯底與源極相連。當(dāng)芯片管腳懸空即無輸入信號(hào)時(shí)，MOS管導(dǎo)通， 使管腳保持在高電位。當(dāng)管腳上有輸入信號(hào)時(shí)，MOS的柵極接芯片最高電位以關(guān)斷上拉電 路，使管腳接收輸入信號(hào)電平。這種結(jié)構(gòu)的上拉電路中，當(dāng)輸入信號(hào)的電平高于芯片的最高電位時(shí)，通過上拉電 路的漏電就會(huì)發(fā)生。即使采用像PMOS管這樣的開關(guān)來關(guān)斷上拉電阻，由于在輸入信號(hào)的電 平高于供電最高點(diǎn)位時(shí)，PMOS管的源漏的極性反向，襯底的電位比源端更低，這樣同樣會(huì)從 源端到襯底的漏電也不可避免。為了解決輸入信號(hào)過大情況下的漏電問題，US-5117274的美國專利提出了采用 NMOS管作為上拉管來解決輸入信號(hào)更高時(shí)的漏電流的問題；然而這種方法的問題是NMOS 的閾值電壓限制了上拉的最高電壓和速度。同時(shí)上拉電阻的阻值不好控制。而US-5150186的美國專利(圖2)采用NativeNMOS管的方法來解決上拉匪OS管 的閾值問題，用PMOS管并串聯(lián)一個(gè)NativeNMOS管來實(shí)現(xiàn)上拉和輸入高電壓時(shí)的零漏電。然 而這種方法不能完全解決這個(gè)問題，因?yàn)镹ativeNMOS管的閾值雖然較小，但是也不是為0。 同時(shí)這種方法帶來了同樣的阻值不易控制，速度受限等問題。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供一種大輸入電壓范圍零漏電流的輸 入上拉電路，采用動(dòng)態(tài)改變上拉MOS管襯底偏置，并加設(shè)二極管的方法，來實(shí)現(xiàn)上拉，同時(shí) 避免在輸入電平高于芯片最高電壓時(shí)的漏電流。為此，本發(fā)明采用以下技術(shù)方案大輸入電壓范圍零漏電流的輸入上拉電路，包括 一開關(guān)MOS管，其特征在于所述的開關(guān)MOS管的電流輸出極通過一可控阻值元件與芯片的 信號(hào)輸入電平相連，開關(guān)MOS管的柵極為上拉信號(hào)輸入端，開關(guān)MOS管的電流輸入極通過一 反向截至電路與芯片的最高輸入電位相連，當(dāng)芯片的信號(hào)輸入電平高于最高輸入電位時(shí)， 該反向截至電路截止，所述的反向截至電路包括反向截止MOS管，其電流輸入端與芯片的最高輸入電位相連，其電流輸出端與開 關(guān)MOS管的電流輸入端相連，其柵極與電流輸入端相連，其襯底與開關(guān)MOS管的襯底相連；第一防漏電二極管，其兩端分別與反向截止MOS管的電流輸入端和襯底相連，自 電流輸入端至襯底方向單向?qū)ā?br> 可控阻值元件能保證上拉電路在上拉狀態(tài)時(shí)，有一個(gè)比較固定的阻值。當(dāng)輸入信 號(hào)電平比芯片的最高輸入電位更高時(shí)，由于兩個(gè)MOS管的襯底都通過反向截止的防漏電二 極管連接到電路，所以不會(huì)發(fā)生漏電流。作為對(duì)上述技術(shù)方案的完善和補(bǔ)充，本發(fā)明進(jìn)一步采取如下技術(shù)措施或是這些措 施的任意組合
所述反向截止MOS管的襯底與電流輸出端通過一第二防漏電二極管相連，自電流 輸出端至襯底方向單向?qū)ā＿@樣，無論反向截止MOS管的源極和漏極的電位哪個(gè)高，都不 會(huì)出現(xiàn)襯底與源漏極之間的漏電流。所述的開關(guān)MOS管和反向截止MOS管為PMOS管，其源極為電流輸入端，其漏極為 電流輸出端。所述的開關(guān)MOS管和反向截止MOS管為NMOS管，其漏極為電流輸入端，其源極為 電流輸出端。所述的開關(guān)MOS管和反向截止MOS管為耗盡型MOS管。上拉時(shí)，MOS管完全導(dǎo)通， 上拉電壓與最高輸入電位相同，上拉動(dòng)作也不存在因閾值而帶來的延遲。所述的可控阻值元件為電阻。有益效果本發(fā)明電路解決了輸入信號(hào)電位較高時(shí)產(chǎn)生的漏電流問題；電路在上 拉狀態(tài)時(shí)，其上拉電阻可以由可控的電阻來決定，便于控制；上拉時(shí)，MOS管處于完全導(dǎo)通 狀態(tài)，可以充分的上拉而與工藝溫度等無關(guān)。


圖1為現(xiàn)有的輸入上拉電路示意圖；圖2為現(xiàn)有的用PMOS管并串聯(lián)一個(gè)NativeNMOS管來實(shí)現(xiàn)上拉的電路示意圖；圖3為本發(fā)明的輸入上拉電路示意具體實(shí)施例方式如圖3所示的大輸入電壓范圍零漏電流的輸入上拉電路，開關(guān)MOS管M2的和反向 截止MOS管Ml選用耗盡型的PMOS管，M2的漏極通過電阻R與芯片輸入信號(hào)Vin相連，M2 的源極、Ml的漏極和Ml的柵極相連。Ml的襯底電極通過兩個(gè)二極管(第一防漏電二極管Dl和第二防漏電二極管分 D2)分別連接Ml的源極和漏極。Ml的作用是起到一個(gè)反向截至的功能，這樣，可以保證Ml 在當(dāng)作二極管應(yīng)用時(shí)，無論源和漏的點(diǎn)位哪個(gè)高，其功能都是正常的，而且沒有漏電。M2的 襯底電極也是接在Ml的襯底上，這樣也保證M2在各個(gè)情況下沒有襯底漏電流。Ml的漏極連接芯片的最高輸入電位VDDPST。M2的柵極接上拉信號(hào)PULL_UP。在沒有輸入信號(hào)的情況下，Ml、M2完全導(dǎo)通，上拉電路的阻值就為電阻R的阻值， 易于控制。有輸入信號(hào)時(shí)，M2關(guān)斷，芯片的相應(yīng)管教接收輸入信號(hào)。產(chǎn)生本方案的M2柵極所接上拉信號(hào)的電路可參照US-5600271美國專利的內(nèi)容， 也可由技術(shù)人員根據(jù)領(lǐng)域常識(shí)自己設(shè)計(jì)。
本方案所采用的MOS管的類型(PM0S或NM0S)及參數(shù)等，可根據(jù)前文所述內(nèi)容結(jié)合公知常識(shí)變換，在能實(shí)現(xiàn)發(fā)明目的的前提下自由選取。應(yīng)當(dāng)指出，本實(shí)施例僅列示性說明本發(fā)明的原理及功效，而非用于限制本發(fā)明。任 何熟悉此項(xiàng)技術(shù)的人員均可在不違背本發(fā)明的精神及范圍下，對(duì)上述實(shí)施例進(jìn)行修改。因 此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
權(quán)利要求
大輸入電壓范圍零漏電流的輸入上拉電路，包括一開關(guān)MOS管，其特征在于所述的開關(guān)MOS管的電流輸出極通過一可控阻值元件與芯片的信號(hào)輸入電平相連，開關(guān)MOS管的柵極為上拉信號(hào)輸入端，開關(guān)MOS管的電流輸入極通過一反向截至電路與芯片的最高輸入電位相連，當(dāng)芯片的信號(hào)輸入電平高于最高輸入電位時(shí)，該反向截至電路截止，所述的反向截至電路包括反向截止MOS管，其電流輸入端與芯片的最高輸入電位相連，其電流輸出端與開關(guān)MOS管的電流輸入端相連，其柵極與電流輸入端相連，其襯底與開關(guān)MOS管的襯底相連；第一防漏電二極管，其兩端分別與反向截止MOS管的電流輸入端和襯底相連，自電流輸入端至襯底方向單向?qū)ā?br> 2.根據(jù)權(quán)利要求1所述的大輸入電壓范圍零漏電流的輸入上拉電路，其特征在于所 述反向截止MOS管的襯底與電流輸出端通過一第二防漏電二極管相連，自電流輸出端至襯 底方向單向?qū)ā?br> 3.根據(jù)權(quán)利要求2所述的大輸入電壓范圍零漏電流的輸入上拉電路，其特征在于所 述的開關(guān)MOS管和反向截止MOS管為PMOS管，其源極為電流輸入端，其漏極為電流輸出端。
4.根據(jù)權(quán)利要求2所述的大輸入電壓范圍零漏電流的輸入上拉電路，其特征在于所 述的開關(guān)MOS管和反向截止MOS管為NMOS管，其漏極為電流輸入端，其源極為電流輸出端。
5.根據(jù)權(quán)利要求2所述的大輸入電壓范圍零漏電流的輸入上拉電路，其特征在于所 述的開關(guān)MOS管和反向截止MOS管為耗盡型MOS管。
6.根據(jù)權(quán)利要求1至5任一項(xiàng)所述的大輸入電壓范圍零漏電流的輸入上拉電路，其特 征在于所述的可控阻值元件為電阻。
全文摘要
大輸入電壓范圍零漏電流的輸入上拉電路，屬于微電子領(lǐng)域?，F(xiàn)有技術(shù)存在漏電流、阻值不易控制等問題，本發(fā)明的開關(guān)MOS管的電流輸出極通過一可控阻值元件與芯片的信號(hào)輸入電平相連，開關(guān)MOS管的柵極為上拉信號(hào)輸入端，開關(guān)MOS管的電流輸入極通過一反向截至電路與芯片的最高輸入電位相連，當(dāng)芯片的信號(hào)輸入電平高于最高輸入電位時(shí)，該反向截至電路截止。采用動(dòng)態(tài)改變上拉MOS管襯底偏置，并加設(shè)二極管的方法，來實(shí)現(xiàn)上拉，同時(shí)避免在輸入電平高于芯片最高電壓時(shí)的漏電流。
文檔編號(hào)H01L23/58GK101840908SQ20101010789
公開日2010年9月22日 申請(qǐng)日期2010年2月9日 優(yōu)先權(quán)日2010年2月9日
發(fā)明者許剛 申請(qǐng)人:上海山景集成電路技術(shù)有限公司