專利名稱：制造具有掩埋柵極的半導體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施方案涉及制造半導體器件的方法，并且更具體涉及制造采用 掩埋柵極(BG)的半導體器件的方法。
背景技術(shù)：
隨著半導體器件變得小型化，實現(xiàn)各種器件特性和實施適當?shù)墓に囈呀?jīng)變得越來 越困難。尤其是，在實現(xiàn)40nm以下工藝的技術(shù)中，在柵極結(jié)構(gòu)、位線結(jié)構(gòu)和接觸結(jié)構(gòu)方面正 在遇到物理限制。雖然可以形成具有這種物理尺寸的結(jié)構(gòu)，但是難以獲得滿意的器件特性， 例如電阻特性、刷新特性、低失效性和擊穿電壓特性。鑒于這種情況，已經(jīng)開發(fā)了在有源區(qū) 中埋入柵極的掩埋柵極(BG)工藝。掩埋柵極工藝降低寄生電容，增加工藝容限，由此形成 小型化的單元晶體管。圖IA IE是說明制造使用掩埋柵極的半導體器件的常規(guī)方法的截面圖。圖2A 2D是說明在使用掩埋柵極的常規(guī)半導體器件中出現(xiàn)的關(guān)注的圖。參考圖1A，在包括單元區(qū)域單元CELL和周邊區(qū)域PERI的襯底11上依次形成密封 層15和絕緣層16，各單元區(qū)域具有多個掩埋柵極100。此處，在單元區(qū)域中形成的每個掩 埋柵極100包括溝槽12、在溝槽12的表面上形成的單元柵極絕緣層13、和在單元柵極絕 緣層13上填充部分溝槽12的單元柵電極14。密封層15覆蓋襯底11的外形，同時填充溝 槽12的其它部分。隨后，通過選擇性地蝕刻在各個單元區(qū)域中的絕緣層16和密封層15，形成位線接 觸孔17以暴露出掩埋柵極100之間的襯底11。然后，在襯底11上沉積塞導電層18以填充 位線接觸孔17。隨后，通過使用周邊開口掩模在塞導電層18上形成第一光刻膠圖案19，并且使用 第一光刻膠圖案19作為蝕刻屏障，依次蝕刻塞導電層18、絕緣層16和密封層15，以由此暴 露出各個周邊區(qū)域中的襯底11。參考圖1B，移除第一光刻膠圖案19之后，在襯底11上依次形成周邊柵極絕緣層 20和周邊柵極導電層21。隨后，通過使用單元開口掩模在周邊柵極導電層21上形成第二光刻膠圖案22。此 處，第二光刻膠圖案22的線寬W2長于預(yù)定周邊區(qū)域的線寬W1。這用于保護在單元區(qū)域和 周邊區(qū)域之間的邊界處形成的結(jié)構(gòu)免受由于后續(xù)工藝中的未對準所導致的損傷。參考圖1C，通過使用第二光刻膠圖案22作為蝕刻屏障依次蝕刻周邊柵極導電層 21、周邊柵極絕緣層20和單元區(qū)域中的塞導電層18來形成位線接觸塞18A。在形成位線接 觸塞18A之后，移除第二光刻膠圖案22。下文中，蝕刻后的周邊柵極導電層21用附圖標記‘21A’表示，并稱為周邊柵極導電層圖案21A。此處，在所述蝕刻工藝之后，單元區(qū)域和周邊區(qū)域之間的臺階高度與形成為具有 比周邊區(qū)域的預(yù)定線寬Wl更長的線寬W2的第二光刻膠圖案22形成在單元區(qū)域和周邊區(qū) 域之間的邊界處形成的突起A。參考圖1D，實施平坦化工藝以移除蝕刻工藝之后在單元區(qū)域和周邊區(qū)域之間的邊 界處形成的突起A。可使用化學機械拋光(CMP)工藝實施該平坦化工藝。此后，移除突起A 后的周邊柵極導電層圖案21A用附圖標記‘21B’來表示并稱為“無突起的周邊柵極導電層 圖案21B”。參考圖1E，在襯底11上依次形成導電層23和硬掩模層M。依次蝕刻在單元區(qū)域 中的硬掩模層24、導電層23和絕緣層16，以由此形成接觸位線接觸塞18A的位線26，同時 依次蝕刻在周邊區(qū)域中的硬掩模層24、導電層23、無突起的周邊柵極導電層圖案21B和周 邊柵極絕緣層20，以由此形成周邊柵極25。此后，蝕刻后的無突起周邊柵極導電層圖案21B 和蝕刻后的周邊柵極絕緣層20分別用附圖標記‘21C’和‘20A’表示，并分別稱為再蝕刻后 的無突起周邊柵極導電層圖案21C和周邊柵極絕緣層圖案20A。然而，因為常規(guī)技術(shù)是在形成塞導電層18之后形成再蝕刻后的無突起周邊柵極 導電層圖案21C，所以需要實施使用周邊開口掩模的蝕刻工藝以確保用于形成所述再蝕刻 后的無突起周邊柵極導電層圖案21C的空間、以及實施使用單元開口掩模的蝕刻工藝以形 成位線接觸塞18A。因此，常規(guī)技術(shù)相對復(fù)雜并且提高了對于在單元區(qū)域和周邊區(qū)域之間的 邊界處形成突起A的關(guān)注。而且，要考慮在單元區(qū)域和周邊區(qū)域中預(yù)先形成的結(jié)構(gòu)在實施用以移除形成于單 元區(qū)域和周邊區(qū)域之間的邊界處的突起A的平坦化工藝期間受到損傷。更具體地，由于突 起A在平坦化工藝期間得到移除，所以在突起A下形成的結(jié)構(gòu)可被挖出(見圖ID和2中的 附圖標記‘B’)或者在周邊區(qū)域中的無突起的周邊柵極導電層圖案21B可損失(見圖ID和 2B中的附圖標記‘C’)。在圖2B中，“poly”表示周邊柵極導電層，“TE0S”表示絕緣層。如上所述，在實施用以移除突起A的平坦化工藝期間出現(xiàn)的缺陷也提高了對在形 成周邊柵極25的后續(xù)工藝期間的關(guān)注，例如襯底11(見圖1E、2C和2D中的附圖標記‘D’) 的損失，由此使得半導體器件的特性和可靠性劣化。
發(fā)明內(nèi)容
本發(fā)明的一個實施方案涉及一種半導體器件制造方法，其可防止使用掩埋柵極半 導體器件的特性和可靠性由于在半導體器件中的單元區(qū)域和周邊區(qū)域之間的邊界處形成 的突起所導致的劣化。根據(jù)本發(fā)明的一個實施方案，一種制造半導體器件的方法包括提供包括單元區(qū) 域和周邊區(qū)域的襯底；在周邊區(qū)域中的襯底上選擇性地形成柵極導電層；在其上形成有柵 極導電層的襯底上形成密封層；在密封層上形成絕緣層以覆蓋在襯底上形成有柵極導電層 的襯底；平坦化絕緣層以暴露出在柵極導電層上形成的密封層；和在單元區(qū)域中形成多個 塞，所述多個塞穿透絕緣層和密封層。根據(jù)本發(fā)明的另一個實施方案，一種制造半導體器件的方法包括提供包括單元 區(qū)域和周邊區(qū)域的襯底；在襯底上形成柵極導電層；通過使用單元開口掩模蝕刻柵極導電層；在其上形成有柵極導電層的襯底上形成密封層；在密封層上形成絕緣層以覆蓋在襯底 上形成有柵極導電層的襯底；平坦化絕緣層以暴露出在柵極導電層上形成的密封層；在單 元區(qū)域中形成多個塞，所述多個塞穿透絕緣層和密封層；選擇性地移除在柵極導電層上形 成的密封層；和通過圖案化柵極導電層形成周邊柵極。
圖IA IE是說明用于制造使用掩埋柵極的半導體器件的常規(guī)方法的截面圖。圖2A 2D是說明在使用掩埋柵極的常規(guī)半導體器件中所引起的關(guān)注的圖。圖3A ;3H是說明根據(jù)本發(fā)明第一實施方案制造使用掩埋柵極的半導體器件的方 法的截面圖。圖4A 4C是說明根據(jù)本發(fā)明第二實施方案制造使用掩埋柵極的半導體器件的方 法的截面圖。
具體實施例方式以下將參考附圖更詳細地描述本發(fā)明的示例性實施方案。然而，本發(fā)明可以各種 形式實現(xiàn)并且不應(yīng)解釋為限于本文所述的實施方案。而是，提供這些實施方案以使得本公 開是徹底的和完全的，并且將使得本領(lǐng)域技術(shù)人員充分清楚本發(fā)明的范圍。在整個本公開 中，在本發(fā)明的所有不同附圖和實施方案中，相同的附圖標記表示相同的部件。附圖沒有必需按比例繪制，在有些情況下，可將比例放大以清晰地說明實施方案 的特征。當?shù)谝粚臃Q為在第二層"上"或在襯底"上"的時候，其不僅表示第一層可直接 形成在第二層上或襯底上的情況，而且也可表示在第一層和第二層或者襯底之間存在第三 層。下文描述的本發(fā)明的實施方案提供一種半導體器件制造方法，所述方法可防止/ 減少使用掩埋柵極(BG)的半導體器件的特性和可靠性由于在單元區(qū)域中形成塞導電層和 在半導體器件的周邊區(qū)域中形成周邊柵極導電層而在單元區(qū)域和周邊區(qū)域之間的邊界處 形成的突起所導致的劣化。為此目的，本發(fā)明的實施方案通過在單元區(qū)域中形成塞導電層 之前在周邊區(qū)域中形成周邊柵極導電層，來防止/減少在單元區(qū)域和周邊區(qū)域之間的邊界 處的突起的形成來源。圖3A ;3H是說明根據(jù)本發(fā)明第一實施方案制造使用掩埋柵極的半導體器件的方 法的截面圖。參考圖3A，在具有單元區(qū)域CELL和周邊區(qū)域PERI的襯底31上形成硬掩模圖 案(未顯示)，通過使用硬掩模圖案作為蝕刻屏障蝕刻單元區(qū)域中的襯底31來形成多個溝 槽32。隨后，在溝槽32的表面上形成單元柵極絕緣層33，并且在單元柵極絕緣層33上形 成填充各個溝槽32的一部分的單元柵電極34。此處，單元柵極絕緣層33可由氧化物層例 如二氧化硅(SiO2)層形成，而單元柵電極34可由金屬層例如鎢(W)層、氮化鈦(TiN)層和 氮化鉭(TaN)層形成。隨后，在移除硬掩模圖案之后，在單元柵電極34上形成填充各個溝槽32的其余部 分的保護層35。此處，保護層35在后續(xù)工藝期間保護單元柵電極34并且其可由氮化物層 形成。通過上述工藝形成掩埋柵極200，每個掩埋柵極200包括在襯底31上形成的多個溝槽32、在溝槽32的表面上形成的單元柵極絕緣層33、在單元柵極絕緣層33上形成的 填充各個溝槽32的一部分的單元柵電極34、和填充溝槽32的其余部分的保護層35。隨后，在包括周邊區(qū)域和形成有多個掩埋柵極200的單元區(qū)域的襯底31上依次形 成周邊柵極絕緣層36和周邊柵極導電層37。在此，周邊柵極絕緣層36可由氧化物層例如 二氧化硅層形成，而周邊柵極導電層37可由硅層例如多晶硅層形成。參考圖;3B，通過使用單元開口掩模在周邊柵極導電層37上形成光刻膠圖案38，通 過使用光刻膠圖案38作為蝕刻屏障，依次蝕刻周邊柵極導電層37和周邊柵極絕緣層36，使 得周邊柵極絕緣層36和周邊柵極導電層37僅保留在周邊區(qū)域中。下文中，將蝕刻后的周 邊柵極絕緣層36和蝕刻后的周邊柵極導電層37用附圖標記‘36A’和‘37A’表示，并稱為 “周邊柵極絕緣層圖案36A”和“周邊柵極導電層圖案37A”。此處，通過用于僅僅在周邊區(qū)域中保留周邊柵極絕緣層圖案36A和周邊柵極導電 層圖案37A的單元開口掩模形成的單元區(qū)域為預(yù)定單元區(qū)域。光刻膠圖案38的線寬和周邊 區(qū)域的預(yù)定線寬相同。這是因為在單元區(qū)域中形成塞導電層之前在周邊區(qū)域中形成周邊柵 極導電層圖案37A，所以在光刻膠圖案38形成之前在單元區(qū)域和周邊區(qū)域之間的邊界處沒 有形成結(jié)構(gòu)。因此，光刻膠圖案38的線寬和周邊區(qū)域的預(yù)定線寬相同。即使在光刻膠圖案 38形成期間發(fā)生錯誤例如未對準，也能夠防止預(yù)先形成的結(jié)構(gòu)在蝕刻周邊柵極導電層圖案 37A和周邊柵極絕緣層圖案36A的工藝期間受到損傷。當使用單元開口掩模實施用于形成 光刻膠圖案38的暴露工藝時，通過調(diào)整單元開口掩模和光刻膠層之間的距離和暴露的光 的能量可控制光刻膠圖案38的線寬。參考圖3C，移除光刻膠圖案38，并且在襯底31上依次形成密封層39和絕緣層40。密封層39可形成為具有沿著包括周邊柵極導電層圖案37A所得 結(jié)構(gòu)的表面的均勻厚度，并且絕緣層40可在密封層39上形成以覆蓋包括周邊柵極導電層 圖案37A的所得結(jié)構(gòu)。密封層39用作用于在后續(xù)工藝期間保護單元區(qū)域中的襯底31的保護層，即用于 保護掩埋柵極200以及保護周邊柵極導電層圖案37A免受損傷(或者損失)的保護層。因 此，密封層39可由相對于襯底31和周邊柵極導電層圖案37A具有選擇性(例如蝕刻選擇 性或者拋光選擇性)的材料形成。例如，密封層39可由氮化物層形成。絕緣層40可由相對于密封層39具有選擇性的材料形成。例如，當密封層39由氮 化物層形成時，絕緣層40可由氧化物層形成。參考圖3D，平坦化絕緣層40以暴露周邊柵極導電層圖案37A上的密封層39?？?通過化學機械拋光(CMP)工藝實施平坦化工藝。此后，平坦化后的絕緣層40利用附圖標記 ‘40A，表示并稱為“絕緣層圖案40A”。通過如上所述工藝，能夠防止在襯底31的單元區(qū)域中形成密封層39和絕緣層圖 案40A的堆疊層以及在襯底31的周邊區(qū)域中形成周邊柵極絕緣層圖案36A和周邊柵極導 電層圖案37A的堆疊層的過程中，在單元區(qū)域和周邊區(qū)域之間的邊界處形成突起。而且，由 于沿著包括周邊柵極導電層圖案37A的所得結(jié)構(gòu)的表面形成的密封層39，所以能夠保護周 邊柵極導電層圖案37A在工藝期間免受損傷(或損失)。參考圖3E，通過選擇性地蝕刻單元區(qū)域中的絕緣層圖案40A和密封層39，形成暴 露出掩埋柵極200之間的襯底31的表面的多個接觸孔41。此處，可僅僅形成用于連接位線8的位線接觸塞的位線接觸孔，或者形成用于連接存儲節(jié)點同時連接位線接觸孔的存儲節(jié)點 接觸塞的存儲節(jié)點接觸孔。此處，當形成接觸孔41時，可同時形成位線接觸孔和存儲節(jié)點 接觸孔，以減小實施后續(xù)用于形成接觸塞的工藝的困難。參考圖3F，在襯底31上沉積塞導電層42以填充接觸孔41。此處，塞導電層42可 由相對于密封層39具有選擇性的導電材料形成。因此，塞導電層42可為硅層或金屬層的 單層或者堆疊硅層和金屬層的堆疊層。隨后，通過平坦化塞導電層42形成多個塞42A以暴露出絕緣層圖案40A的上表 面?？赏ㄟ^化學機械拋光方法或者無掩模蝕刻方法實施平坦化工藝。在形成多個塞42A期 間，密封層39保護周邊柵極導電層圖案37A免受損傷(或者損失)。此處，當在形成接觸孔41期間僅僅形成位線接觸孔時，塞42A用作位線接觸塞。當 在形成接觸孔41的期間形成位線接觸孔和存儲節(jié)點接觸孔二者時，塞42A根據(jù)其所形成的 位置而用作位線接觸塞和/或存儲節(jié)點接觸塞。參考圖3G，周邊柵極導電層圖案37A的上表面得到暴露。例如，在周邊柵極導電層 圖案37A上保留的密封層39被選擇性地移除。此處，除了保留在周邊柵極導電層圖案37A 的上表面上的密封層39之外，移除保留在絕緣層圖案40A和周邊柵極導電層圖案37A之間 的密封層39。此后，保留的密封層用附圖標記‘39A’表示并稱為“密封層圖案39A”。通過濕蝕刻工藝可移除密封層圖案39A。這用于保護周邊柵極導電層圖案37A在 移除密封層圖案39A的過程中免受損傷(或者損失)。例如，當密封層圖案39A由氮化物層 形成時，通過使用磷酸溶液的濕蝕刻工藝可選擇性地移除密封層圖案39A?？稍谟糜谛纬扇?42A的平坦化工藝期間，利用過拋光(over-polishing)或過蝕刻工藝移除周邊柵極導電層 圖案37A上的密封層圖案39。然而，當利用過拋光或者過蝕刻工藝移除周邊柵極導電層圖 案37A上的密封層圖案39A時，密封層圖案39A下方的周邊柵極導電層圖案37A會受到損 傷(或者損失)。當周邊柵極導電層圖案37A受到損傷(或者損失)時，蝕刻目標在形成周 邊柵極的后續(xù)圖案化工藝期間可發(fā)生改變，并且引起關(guān)注的是襯底31可由此受到損傷(或 者損失)或者周邊柵極的特性可劣化。雖然常規(guī)技術(shù)需要使用周邊開口掩模的蝕刻工藝以暴露出在周邊區(qū)域中形成的 結(jié)構(gòu)的全部上表面，但是本發(fā)明實施方案的技術(shù)可容易地暴露出在周邊區(qū)域中形成的結(jié)構(gòu) 的上表面而不使用周邊開口掩模。這使得工藝簡化并使得半導體器件制造工藝的生產(chǎn)率得 到改善。參考圖3H，依次沉積導電層43和硬掩模層44以在襯底31上形成位線和周邊柵電 極。選擇性地蝕刻單元區(qū)域中的硬掩模層44、導電層43和絕緣層圖案40A，以由此形成接 觸塞42A的位線45即位線接觸塞。此處，密封層圖案39A和保護層35保護掩埋柵極200 和襯底31在工藝期間免受損傷。同時，在本發(fā)明的第一實施方案中，當形成位線45時，實施蝕刻工藝下至位線45 下方的絕緣層圖案40A。然而，如果需要的話，可通過蝕刻硬掩模層44和導電層43而保留 位線45下方的絕緣層圖案40A完整以形成位線45。隨后，通過在周邊區(qū)域中依次蝕刻硬掩模層44、導電層43、周邊柵極導電層圖案 37A和周邊柵極絕緣層圖案36A形成周邊柵極46。此后，蝕刻后的周邊柵極導電層圖案37A 和蝕刻后的周邊柵極絕緣層圖案36A用附圖標記‘37B’和‘36B’表示，并分別稱為“蝕刻后的周邊柵極導電層圖案37B”和“蝕刻后的周邊的柵極絕緣層圖案36B”。此處，通過使用密 封層圖案39保護蝕刻后的周邊柵極導電層圖案37B免受損傷(或者損失)直至形成導電 層43，可保護襯底31在用于形成周邊柵極46的圖案化工藝期間免受損傷(或者損失)。此外，通過在工藝期間僅使用單元開口掩模一次可改善半導體器件制造工藝的生 產(chǎn)率以由此使得程序步驟簡化。圖4A 4C是說明根據(jù)本發(fā)明第二實施方案制造使用掩埋柵極的半導體器件的方 法的截面圖。為描述方便，使用相同的附圖標記來表示和圖3A-3H中示出的半導體器件相 同的構(gòu)成元件。參考圖4A，在具有單元區(qū)域和周邊區(qū)域的襯底31上依次形成周邊柵極絕緣層36 和周邊柵極導電層37，并然后通過使用單元開口掩模在周邊柵極導電層37上形成光刻膠 圖案38。此處，預(yù)定由僅僅在周邊區(qū)域中保留周邊柵極絕緣層圖案36A和周邊柵極導電層 圖案37A的單元開口掩模限定的單元區(qū)域。換言之，光刻膠圖案38的線寬和周邊區(qū)域的預(yù) 定線寬相同。這是因為在單元區(qū)域中形成塞導電層之前在周邊區(qū)域中形成周邊柵極導電層 圖案37A，因此在光刻膠圖案38形成之前在單元區(qū)域和周邊區(qū)域之間的邊界處沒有形成結(jié) 構(gòu)(例如，在現(xiàn)有技術(shù)結(jié)構(gòu)中所形成的結(jié)構(gòu))。因此，通過使用單元開口掩模形成的光刻膠圖案38的線寬和周邊區(qū)域的預(yù)定線 寬相同。即使在光刻膠圖案38的形成中產(chǎn)生錯誤，例如雖然發(fā)生未對準，但是也能夠防止 預(yù)先形成的結(jié)構(gòu)(例如現(xiàn)有技術(shù)結(jié)構(gòu)中可存在的那些)在蝕刻周邊柵極導電層圖案37A和 周邊柵極絕緣層圖案36A的工藝期間受到損傷?？赏ㄟ^在利用所述單元開口掩模形成光刻 膠圖案38的曝光工藝期間調(diào)整單元開口掩模和光刻膠層之間的距離和曝光能量來控制光 刻膠圖案38的線寬。隨后，通過使用光刻膠圖案38作為蝕刻屏障依次蝕刻周邊柵極導電層37和周邊 柵極絕緣層36。此后，蝕刻后的周邊柵極導電層37和蝕刻后的周邊柵極絕緣層36用附圖 標記‘37A’和‘36A’表示，并分別稱為“周邊柵極導電層圖案37A”和“周邊的柵極絕緣層 圖案36B”。參考圖4B，移除光刻膠圖案38之后，形成硬掩模圖案(未顯示)并用于在單元區(qū) 域中形成掩埋柵極300。隨后，通過使用所述硬掩模圖案作為蝕刻屏障來蝕刻單元區(qū)域中的 襯底31，以由此形成多個溝槽32。隨后，在溝槽32的表面上形成單元柵極絕緣層33，并且在單元柵極絕緣層33上形 成填充各個溝槽32的一部分的單元柵極電極34。結(jié)果，形成掩埋柵極300，每個掩埋柵極 300包括溝槽32、單元柵極絕緣層33和單元柵電極34。參考圖4C，在包括周邊柵極導電層圖案37A的所得結(jié)構(gòu)上形成密封層39并填充溝 槽32的其余部分。密封層39在后續(xù)工藝期間保護單元區(qū)域中的襯底31和掩埋柵極300， 同時保護周邊柵極導電層圖案37A免受損傷(或者損失)。因此，密封層39可由相對于襯 底31和周邊柵極導電層圖案37A具有選擇性(例如蝕刻選擇性或者拋光選擇性)的材料 形成。例如，密封層39可由氮化物層形成。隨后，在密封層39上形成絕緣層40以覆蓋包括周邊柵極導電層圖案37A的所得 結(jié)構(gòu)。絕緣層40可由相對于密封層39具有選擇性的材料形成。例如，當密封層39由氮化物層形成時，絕緣層40可由氧化物層形成。上述步驟之后的后續(xù)工藝與參考圖3D 3H相對于第一實施方案所描述的工藝相 同。如上所述，與第一實施方案相比，在本發(fā)明的第二實施方案中，在周邊區(qū)域中在襯 底31上選擇性地形成周邊柵極導電層圖案37A之后，通過在單元區(qū)域中形成掩埋柵極300 并且跳過第一實施方案中形成保護層35的步驟，可甚至更進一步簡化半導體器件制造工 藝的程序步驟。而且，通過在形成周邊柵極絕緣層圖案36A之后形成掩埋柵極300可改善掩埋柵 極300的穩(wěn)定性。如上所述，根據(jù)本發(fā)明的實施方案，通過在形成塞之前在周邊區(qū)域中形成柵極導 電層可防止在單元區(qū)域和周邊區(qū)域之間的邊界處形成突起。結(jié)果，本發(fā)明的示例性實施方案可防止由于預(yù)先形成的結(jié)構(gòu)在用于移除突起的平 坦化工藝期間受到損傷(或者損失)所導致的半導體器件的特性和可靠性的劣化。雖然本發(fā)明已經(jīng)對于具體的實施方案進行了描述，但是本領(lǐng)域技術(shù)人員可顯而易 見地做出各種變化和改變而未脫離在以下的權(quán)利要求中限定的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種制造半導體器件的方法，包括 提供包括單元區(qū)域和周邊區(qū)域的襯底；在所述周邊區(qū)域中的所述襯底上選擇性地形成柵極導電層； 在其上形成有所述柵極導電層的所述襯底上形成密封層； 在所述密封層上形成絕緣層以覆蓋在其上形成有所述柵極導電層的所述襯底； 平坦化所述絕緣層以暴露出在所述柵極導電層上形成的所述密封層；和 在所述單元區(qū)域中形成多個塞，所述多個塞穿透所述絕緣層和所述密封層。
2.根據(jù)權(quán)利要求1所述的方法，還包括在選擇性地形成所述柵極導電層之前在所述單元區(qū)域中形成多個掩埋柵極，或者在選 擇性地形成所述柵極導電層之后在所述單元區(qū)域中形成多個掩埋柵極。
3.根據(jù)權(quán)利要求2所述的方法，其中在選擇性地形成所述柵極導電層之前在所述單元 區(qū)域中形成多個掩埋柵極包括通過選擇性地蝕刻在所述單元區(qū)域中的所述襯底來形成多個溝槽； 在所述多個溝槽上形成單元柵極絕緣層；在所述單元柵極絕緣層上形成單元柵電極，每個單元柵電極填充相應(yīng)溝槽的一部分；和在所述單元柵電極上形成保護層，所述保護層填充每個所述溝槽的其余部分。
4.根據(jù)權(quán)利要求2所述的方法，其中在選擇性地形成所述柵極導電層之后在所述單元 區(qū)域中形成多個掩埋柵極包括通過選擇性地蝕刻在所述單元區(qū)域中的所述襯底來形成多個溝槽； 在所述多個溝槽上形成單元柵極絕緣層；在所述單元柵極絕緣層上形成單元柵電極，每個單元柵電極填充相應(yīng)溝槽的一部分；和在包括所述柵極導電層的所述襯底上形成密封層以填充每個所述溝槽的其余部分。
5.根據(jù)權(quán)利要求1所述的方法，其中在所述周邊區(qū)域中的所述襯底上選擇性地形成柵 極導電層包括在所述襯底上形成所述柵極導電層；和 通過使用單元開口掩模來蝕刻所述柵極導電層。
6.根據(jù)權(quán)利要求1所述的方法，其中通過化學機械拋光(CMP)工藝來平坦化所述絕緣層。
7.根據(jù)權(quán)利要求1所述的方法，其中形成多個塞包括通過選擇性地蝕刻所述絕緣層和所述密封層來形成暴露出所述襯底的表面的多個接 觸孔；在所述襯底上沉積塞導電層以填充所述接觸孔；和 平坦化所述塞導電層以暴露出所述絕緣層的上表面。
8.根據(jù)權(quán)利要求7所述的方法，其中通過化學機械拋光工藝或者無掩模蝕刻工藝來平 坦化所述塞導電層。
9.一種制造半導體器件的方法，包括 提供包括單元區(qū)域和周邊區(qū)域的襯底；在所述襯底上形成柵極導電層；通過使用單元開口掩模來蝕刻所述柵極導電層；在其上形成有所述柵極導電層的所述襯底上形成密封層；在所述密封層上形成絕緣層以覆蓋在其上形成有所述柵極導電層的所述襯底；平坦化所述絕緣層以暴露出在所述柵極導電層上形成的所述密封層；在所述單元區(qū)域中形成多個塞，所述多個塞穿透所述絕緣層和所述密封層；選擇性地移除在所述柵極導電層上形成的所述密封層；和通過圖案化所述柵極導電層形成周邊柵極。
10.根據(jù)權(quán)利要求9所述的方法，還包括在選擇性地形成所述柵極導電層之前在所述單元區(qū)域中形成多個掩埋柵極，或者在選 擇性地形成所述柵極導電層之后在所述單元區(qū)域中形成多個掩埋柵極。
11.根據(jù)權(quán)利要求10所述的方法，其中在選擇性地形成所述柵極導電層之前在所述單 元區(qū)域中形成多個掩埋柵極包括通過選擇性地蝕刻在所述單元區(qū)域中的所述襯底形成多個溝槽； 在所述多個溝槽上形成單元柵極絕緣層；在所述單元柵極絕緣層上形成單元柵電極，每個單元柵電極填充相應(yīng)溝槽的一部分；和在所述單元柵電極上形成保護層，所述保護層填充每個所述溝槽的其余部分。
12.根據(jù)權(quán)利要求10所述的方法，其中在選擇性地形成所述柵極導電層之后在所述單 元區(qū)域中形成多個掩埋柵極包括通過選擇性地蝕刻在所述單元區(qū)域中的所述襯底形成多個溝槽； 在所述多個溝槽上形成單元柵極絕緣層；在所述單元柵極絕緣層上形成單元柵電極，每個單元柵電極填充相應(yīng)溝槽的一部分；和在包括所述柵極導電層的所述襯底上形成密封層以填充每個所述溝槽的其余部分。
13.根據(jù)權(quán)利要求9所述的方法，其中通過使用單元開口掩模蝕刻所述柵極導電層包括通過使用所述單元開口掩模在所述柵極導電層上形成光刻膠層圖案，所述光刻膠圖案 具有與所述周邊區(qū)域的預(yù)定線寬相同的線寬；和通過使用所述光刻膠層圖案作為蝕刻屏障來蝕刻所述柵極導電層。
14.根據(jù)權(quán)利要求9所述的方法，其中通過化學機械拋光(CMP)工藝平坦化所述絕緣層。
15.根據(jù)權(quán)利要求14所述的方法，其中所述密封層由相對于所述絕緣層具有選擇性的 材料形成。
16.根據(jù)權(quán)利要求15所述的方法，其中所述密封層包括氮化物層，所述絕緣層包括氧 化物層。
17.根據(jù)權(quán)利要求9所述的方法，其中形成多個塞包括通過選擇性地蝕刻所述絕緣層和所述密封層來形成暴露出所述襯底的表面的多個接 觸孔；在所述襯底上沉積塞導電層以填充所述接觸孔；和 平坦化所述塞導電層以暴露出所述絕緣層的上表面。
18.根據(jù)權(quán)利要求17所述的方法，其中通過化學機械拋光工藝或者無掩模蝕刻工藝平 坦化所述塞導電層。
19.根據(jù)權(quán)利要求18所述的方法，其中所述塞導電層由相對于所述密封層具有選擇性 的材料形成。
20.根據(jù)權(quán)利要求19所述的方法，其中所述密封層包括氮化物層，所述塞導電層包括 硅層或金屬層的單層、或者堆疊有硅層和金屬層的堆疊層。
21.根據(jù)權(quán)利要求9所述的方法，其中通過濕式蝕刻工藝選擇性地移除所述密封層。
22.根據(jù)權(quán)利要求21所述的方法，其中所述柵極導電層由相對于所述密封層具有選擇 性的材料形成。
23.根據(jù)權(quán)利要求22所述的方法，其中所述密封層包括氮化物層，所述柵極導電層包括多晶硅層。
全文摘要
一種制造半導體器件的方法包括提供包括單元區(qū)域和周邊區(qū)域的襯底；在周邊區(qū)域中的襯底上選擇性地形成柵極導電層，在其上形成有柵極導電層的襯底上形成密封層，在密封層上形成絕緣層以覆蓋襯底上形成有柵極導電層的襯底，平坦化絕緣層以暴露在柵極導電層上形成的密封層，和在單元區(qū)域中形成多個塞，所述多個塞穿透絕緣層和密封層。
文檔編號H01L21/28GK102044495SQ20101010383
公開日2011年5月4日 申請日期2010年1月26日 優(yōu)先權(quán)日2009年10月9日
發(fā)明者林志玟, 黃京鎬 申請人:海力士半導體有限公司