專(zhuān)利名稱(chēng)：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，更具體地說(shuō)，涉及包括埋入式柵極的半導(dǎo) 體器件及其制造方法。
背景技術(shù)：
動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)包括多個(gè)單位單元(或單位晶胞，unit cell)，每個(gè) 單位單元包括電容器和晶體管。電容器用于在內(nèi)部臨時(shí)存儲(chǔ)數(shù)據(jù)。晶體管利用半導(dǎo)體器件 的隨著環(huán)境而改變的導(dǎo)電性，響應(yīng)控制信號(hào)(例如，施加于字線的控制信號(hào))而將數(shù)據(jù)從位 線傳送至電容器。晶體管具有三個(gè)區(qū)域，包括柵極、源極和漏極，其中源極與漏極之間的電 荷響應(yīng)施加于柵極的控制信號(hào)而移動(dòng)。根據(jù)半導(dǎo)體器件的特性和操作，源極與漏極之間的 電荷通過(guò)溝道區(qū)來(lái)移動(dòng)。當(dāng)在半導(dǎo)體基板上形成普通晶體管時(shí)，在半導(dǎo)體基板上形成柵極，并且在柵極兩 側(cè)對(duì)半導(dǎo)體基板摻入雜質(zhì)以形成源極和漏極。在該情況下，源極與漏極之間的柵極下方的 區(qū)域作為晶體管的溝道區(qū)。于是，在該情況下，溝道區(qū)水平地延伸，包括水平溝道區(qū)的晶體 管占據(jù)半導(dǎo)體基板的預(yù)定面積。由于半導(dǎo)體器件中所包括的帶水平溝道區(qū)的晶體管數(shù)量巨 大，因此減小復(fù)雜半導(dǎo)體存儲(chǔ)裝置的總面積是困難的。在半導(dǎo)體存儲(chǔ)器的制造過(guò)程中，提供其上形成有多個(gè)半導(dǎo)體器件的晶片。如果半 導(dǎo)體存儲(chǔ)器的總面積減小，則能夠從每個(gè)晶片獲得的半導(dǎo)體存儲(chǔ)器的數(shù)量會(huì)增大，從而提 高生產(chǎn)率。已經(jīng)提出多種方法來(lái)減小半導(dǎo)體存儲(chǔ)器的總面積。一種代表性的方法使用了凹 式柵極，在該方法中，在基板中形成凹陷部并且在凹陷部中形成柵極，從而彎曲的溝道區(qū)沿 著凹陷部的外表面延伸，如此代替了使用具有水平溝道區(qū)的傳統(tǒng)平面柵極。另一種代表性 的方法是將整個(gè)柵極埋入到凹陷部中以形成埋入式柵極。在埋入式柵極結(jié)構(gòu)的情況下，整個(gè)柵極埋在半導(dǎo)體基板的表面下方，因此可以保 證溝道長(zhǎng)度和寬度。采用這種結(jié)構(gòu)，與傳統(tǒng)平面柵極相比，柵極(字線)與位線之間的寄生 電容可以減小約50%。然而，從包括單元區(qū)域和外圍區(qū)域在內(nèi)的整個(gè)結(jié)構(gòu)的角度來(lái)看，當(dāng)實(shí)現(xiàn)埋入式柵 極結(jié)構(gòu)時(shí)，在單元區(qū)域的埋入式柵極與形成于外圍區(qū)域中的柵極之間存在高度差，因此需 要一種補(bǔ)償由這種高度差所產(chǎn)生的空間的方法。已經(jīng)考慮了多種方法，例如，i) 一種方法 是使得與外圍區(qū)域的柵極等高的單元區(qū)域的空間為空閑的或者不使用的。ii)另一種方法 是與形成外圍區(qū)域的柵極的工序同時(shí)地形成單元區(qū)域的位線。然而，在上述方法i)中，為單元區(qū)域提供空閑的或不使用的空間，該方法具有如 下缺陷當(dāng)存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞的高度增大時(shí)，應(yīng)該在更深的位置處形成存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)，從而 導(dǎo)致形成位線的難度增大。在上述方法ii)中，同時(shí)形成外圍區(qū)域的柵極和單元區(qū)域的柵 極，該方法具有如下缺陷單元區(qū)域的位線電極與外圍區(qū)域的柵電極由于通過(guò)同一工序形 成而由相同的材料形成，于是還會(huì)形成阻擋金屬層，結(jié)果外圍區(qū)域的柵極變得更高。相應(yīng) 地，單元區(qū)域的寄生電容增大，這與形成埋入式柵極的初衷是背道而馳的。

發(fā)明內(nèi)容
本發(fā)明的各種實(shí)施例包括基本上消除由現(xiàn)有技術(shù)中的局限性和缺陷所產(chǎn)生的一 個(gè)或多個(gè)問(wèn)題的半導(dǎo)體器件及其制造方法。在本發(fā)明的一個(gè)實(shí)施例中，實(shí)現(xiàn)了如下半導(dǎo)體器件及其制造方法S卩，單元區(qū)域與 外圍區(qū)域之間具有高度差，從而單元區(qū)域的埋入式柵極的高度與外圍區(qū)域的柵極的高度相 同。采用該結(jié)構(gòu)，可以容易地形成單元區(qū)域中的位線和存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)，并且還可以減小寄生 電容。根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種半導(dǎo)體器件包括單元區(qū)域和外圍區(qū)域，所述單元 區(qū)域形成有埋入基板中的柵極，所述外圍區(qū)域形成為與所述單元區(qū)域相鄰，其中在所述單 元區(qū)域的表面與所述外圍區(qū)域的表面之間產(chǎn)生階高。結(jié)果，單元區(qū)域的埋入式柵極結(jié)構(gòu)可 以形成為與外圍區(qū)域的柵極的高度大致相等。 所述外圍區(qū)域的表面可以形成于比所述單元區(qū)域的表面低的位置處。所述半導(dǎo)體器件還可以包括形成于所述單元區(qū)域的基板上的硬掩模層或連接插 塞層，從而所述硬掩模層或連接插塞層在所述單元區(qū)域與所述外圍區(qū)域的之間形成厚度差。所述半導(dǎo)體器件還可以包括形成于所述單元區(qū)域的基板上的硬掩模層。所述硬掩 模層可以包括氧化物材料、氮化物材料、以及氧化物材料與氮化物材料的堆疊結(jié)構(gòu)中之一。 結(jié)果，所述硬掩模層作為用于對(duì)所述外圍區(qū)域進(jìn)行蝕刻的蝕刻掩模。所述半導(dǎo)體器件還可以包括位于所述單元區(qū)域的有源區(qū)中的所述硬掩模層的下 部的連接插塞。結(jié)果，可以容易地蝕刻位線觸點(diǎn)孔和存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)孔。所述半導(dǎo)體器件還可以包括蝕刻至所述單元區(qū)域的基板和所述外圍區(qū)域的基板 中預(yù)定深度的器件隔離層，所述外圍區(qū)域的器件隔離層比所述單元區(qū)域的器件隔離層深。 不管單元區(qū)域與外圍區(qū)域之間的階高如何，可以容易地通過(guò)器件隔離層將有源區(qū)彼此絕 緣。所述半導(dǎo)體器件還可以包括在所述單元區(qū)域的柵極和所述外圍區(qū)域的柵極上處 于相同高度的位線，從而可以減小寄生電容。所述半導(dǎo)體器件還可以包括形成于所述外圍區(qū)域中的柵極，所述柵極包括多晶硅 層、柵極金屬層和柵極硬掩模層，所述柵極硬掩模層包括如下結(jié)構(gòu)(i)、(ii)、(iii)和(iv) 中之一在結(jié)構(gòu)(i)中，沉積氮化物層并對(duì)其進(jìn)行化學(xué)機(jī)械拋光(CMPAhemicalMechanical Polishing)處理；在結(jié)構(gòu)(ii)中，依次沉積氮化物層和非晶碳層；在結(jié)構(gòu)(iii)中，依次沉 積氮化物層和氧化物層并進(jìn)行CMP處理；在結(jié)構(gòu)(iv)中，依次沉積氮化物層和氧化物層并 進(jìn)行CMP處理，然后對(duì)得到的氮化物層進(jìn)行濕式蝕刻。所述半導(dǎo)體器件還可以包括輕度摻雜漏極(LDD，Lightly DopedDrain)區(qū)域，所 述LDD區(qū)域形成于與所述外圍區(qū)域的柵極相鄰的半導(dǎo)體基板中，并且包括低濃度源極漏 極離子注入?yún)^(qū)域和高濃度源極漏極離子注入?yún)^(qū)域，從而可以減輕短溝道效應(yīng)(SCE，Short ChannelEffect)或熱載子問(wèn)題。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種形成半導(dǎo)體器件的方法包括在外圍區(qū)域的表 面與單元區(qū)域的表面之間形成階高，并且在所述單元區(qū)域的基板中埋入柵極。結(jié)果，所述單元區(qū)域的埋入式柵極的高度與所述外圍區(qū)域的柵極的高度相等。形成所述階高的步驟可以包括將所述外圍區(qū)域的基板蝕刻至預(yù)定深度，從而使 所述外圍區(qū)域的基板形成于比所述單元區(qū)域的基板低的位置處。形成所述階高的步驟可以包括在所述單元區(qū)域的基板的表面上沉積硬掩模層、 連接插塞層、或硬掩模層與連接插塞層的堆疊結(jié)構(gòu)。所述硬掩模層可以包括氧化物材料、氮化物材料、以及氧化物材料與氮化物材料 的堆疊結(jié)構(gòu)中之一。所述方法還可以包括在形成所述硬掩模層之前，在所述單元區(qū)域的基 板的上部形成連接插塞。結(jié)果，可以容易地蝕刻位線觸點(diǎn)孔和存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)孔。所述方法還可以包括在形成所述階高之前，在所述單元區(qū)域的基板和所述外圍 區(qū)域的基板中形成器件隔離層。形成所述器件隔離層的步驟可以包括將所述單元區(qū)域的器件隔離層蝕刻得比所 述外圍區(qū)域的器件隔離層深。形成所述器件隔離層的步驟可以包括利用基于CxHYFz材料的干式蝕刻工序蝕刻 半導(dǎo)體基板，并因此形成溝槽。所述方法還可以包括在形成所述溝槽之后，在所述溝槽的表面上形成壁氧化 物層和襯氮化物層，并且形成絕緣層，所述絕緣層是處理并退火的旋涂層(SOC，Spin On Coating)、或者是處理的高密度等離子體化學(xué)氣相沉積(HDPCVD，High Density Plasma ChemicalVapor Deposition)層，并且利用CMP工序?qū)⑺鼋^緣層的上部平坦化。結(jié)果，可 以容易地形成所述器件隔離層。所述方法還可以包括在形成所述器件隔離層之后，通過(guò)在包括所述單元區(qū)域和 所述外圍區(qū)域的半導(dǎo)體基板中注入離子來(lái)形成N型阱和P型阱。所述方法還可以包括在形成所述階高之后，對(duì)所述器件隔離層的表面進(jìn)行退火處理。對(duì)所述器件隔離層的表面進(jìn)行退火處理的步驟是在潮濕、干燥或自由基環(huán)境下執(zhí) 行的。所述方法還可以包括形成在所述單元區(qū)域的柵極和所述外圍區(qū)域的柵極上處于 相同高度的位線。所述方法還可以包括在所述單元區(qū)域的基板中埋入所述柵極之前或之后，在所 述外圍區(qū)域的基板中形成柵極。在所述外圍區(qū)域的基板中形成柵極的步驟可以包括在基板中形成多晶硅層、柵 極金屬層和柵極硬掩模層，并且蝕刻所述柵極硬掩模層、所述柵極金屬層和所述多晶硅層。所述方法還可以包括在蝕刻所述柵極硬掩模層、所述柵極金屬層和所述多晶硅 層之后，將低濃度源極漏極離子注入所述半導(dǎo)體基板中，并且將高濃度源極漏極離子注入 所述半導(dǎo)體基板中。結(jié)果，可以減輕SCE或熱載子問(wèn)題。所述方法還可以包括在所述基板中形成所述柵極硬掩模層、所述柵極金屬層和 所述多晶硅層之后，蝕刻和移除所述單元區(qū)域的多晶硅層，蝕刻和移除位于所述單元區(qū)域 與所述外圍區(qū)域之間的邊界處的多晶硅層。形成所述柵極硬掩模層的步驟可以包括如下操作(i)、(ii)、(iii)和(iv)中之 一在操作(i)中，沉積氮化物層并對(duì)其進(jìn)行CMP處理；在操作(ii)中，依次沉積氮化物層和非晶碳層；在操作(iii)中，依次沉積氮化物層和氧化物層并進(jìn)行CMP處理；在操作(iv) 中，依次沉積氮化物層和氧化物層并進(jìn)行CMP處理，然后對(duì)得到的氮化物層進(jìn)行濕式蝕刻。所述方法還可以包括不僅在不存在多晶硅層的單元區(qū)域中，而且在所述單元區(qū) 域與所述外圍區(qū)域之間的邊界處沉積氮化物層。所述方法還可以包括在沉積所述氮化物層之后，在所述單元區(qū)域中埋入柵極。


圖Ia至Ij是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件的剖視圖。圖加至21是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件的剖視圖。圖3a至北是示出根據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體器件的剖視圖。
具體實(shí)施例方式現(xiàn)在將詳細(xì)描述本發(fā)明的實(shí)施例，在附圖中示出了本發(fā)明的幾個(gè)實(shí)例。在所有附 圖中盡可能地使用相同的附圖標(biāo)記來(lái)指代相同或相似的元件。下面將參考附圖詳細(xì)描述根 據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件及其制造方法。圖Ia至Ij是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件的剖視圖。參考圖la，在包括單元區(qū)域和外圍區(qū)域的半導(dǎo)體基板中形成分別限定有源區(qū)110 和210的器件隔離層120和220。在一個(gè)實(shí)施例中，形成器件隔離層120和220的工序可以 包括淺溝槽隔離(STI)工序，在該STI工序中，在基板中形成具有預(yù)定深度的溝槽，并且在 溝槽中沉積用于形成器件隔離層的材料。在該情況下，可以使用具有堆疊結(jié)構(gòu)的硬掩模，在 該情況下，沉積用于使器件隔離層120或220的形成區(qū)域敞開(kāi)/露出的氧化物層、以及氮化 物層，或者可以使用另一種硬掩模結(jié)構(gòu)，例如由非晶碳層形成的硬掩模。另外，也可以在形 成溝槽的工序中使用例如干式蝕刻。根據(jù)本發(fā)明下面的實(shí)施例，在單元區(qū)域與外圍區(qū)域之間會(huì)產(chǎn)生高度差。因此，優(yōu)選 的是，由于該高度差，外圍區(qū)域的器件隔離層220比單元區(qū)域的器件隔離層120更深。出于 該目的，在蝕刻溝槽以形成器件隔離層120或220的工序中使用產(chǎn)生大量聚合物副產(chǎn)品的 蝕刻氣體(CXHyFZ)。在一個(gè)實(shí)施例中，在上述溝槽的表面上依次形成壁氧化物層(壁0X，未示出)和襯 氮化物層(未示出)。在一個(gè)實(shí)施例中，用于形成器件隔離層120或220的絕緣層是處理并 退火的旋涂層(SOC，SpinOn Coating)，或者是處理的HDPCVD層。然后，通過(guò)CMP工序?qū)⒔^ 緣層的上部平坦化，從而可以形成如圖1所示的器件隔離層120和220。然后，在包括單元區(qū)域和外圍區(qū)域的半導(dǎo)體基板中注入離子，從而形成N型阱和 P型阱(未示出)。勿庸置疑，也可以在產(chǎn)生如下所述并且如圖Ib所示的電路部分的階高 (step height)之后執(zhí)行形成N型阱和P型阱的工序。在本發(fā)明中，一個(gè)區(qū)域的表面與另一 區(qū)域的表面之間的階高是指一個(gè)區(qū)域的表面的高度大于另一區(qū)域的表面的高度，從而形成 臺(tái)階。參考圖la，在包括器件隔離層120和220的半導(dǎo)體基板上沉積硬掩模層130。硬 掩模層130可以由氧化物層或氮化物層形成，或者由包括氧化物層和氮化物層的堆疊結(jié)構(gòu) 形成，優(yōu)選的是，硬掩模層130的厚度為大約1000A。
參考圖lb，蝕刻硬掩模層130的外圍區(qū)域，從而得到包括位于外圍區(qū)域上方的開(kāi) 口的硬掩模圖案132。利用硬掩模圖案132作為掩模蝕刻外圍區(qū)域中的半導(dǎo)體基板，從而在 單元區(qū)域與外圍區(qū)域之間產(chǎn)生高度差。在一個(gè)實(shí)施例中，當(dāng)蝕刻外圍區(qū)域中的半導(dǎo)體基板 時(shí)，硅材料(有源區(qū)210)和氧化物材料(器件隔離層220)同時(shí)被蝕刻。因此，優(yōu)選的是， 使用在硅材料和氧化物材料之間基本上沒(méi)有蝕刻選擇率的蝕刻材料。盡管器件隔離層220 露出的區(qū)域被退火，但是因?yàn)橥嘶饏^(qū)域的表面仍然是軟的，因此退火效果在形成精細(xì)或致 密結(jié)構(gòu)方面是不令人滿(mǎn)意的。結(jié)果，優(yōu)選的是，執(zhí)行用于使這樣的軟結(jié)構(gòu)致密化的附加退火 工序。在該情況下，可以在諸如潮濕、干燥和自由基環(huán)境等各種環(huán)境下執(zhí)行退火工序。換句話說(shuō)，在一個(gè)實(shí)施例中，在單元區(qū)域中形成硬掩模層，利用該硬掩模層蝕刻外 圍區(qū)域中的半導(dǎo)體基板，從而在單元區(qū)域與外圍區(qū)域之間產(chǎn)生階高。參考圖lc，依次沉積多晶硅層M2、柵極金屬層244和氮化物層M6以形成外圍區(qū) 域的柵極。在該情況下，優(yōu)選的是，在柵極金屬層244下方形成阻擋金屬層(未示出)。作 為柵極硬掩模的氮化物層M6的示例性形成方法包括如下方法(i)至(iv)。在方法(i) 中，沉積氮化物層246并對(duì)其進(jìn)行CMP處理。在方法(ii)中，依次沉積氮化物層和非晶碳 層。在方法(iii)中，依次沉積氮化物層和氧化物層并進(jìn)行CMP處理。在方法(iv)中，依 次沉積氮化物層和氧化物層并進(jìn)行CMP處理，然后對(duì)得到的氮化物層進(jìn)行濕式蝕刻或類(lèi)似 處理。參考圖ld，形成僅僅覆蓋外圍區(qū)域的柵極區(qū)的掩模(未示出)，利用該掩模依次蝕 刻氮化物層對(duì)6、柵極金屬層244和多晶硅層M2，從而形成柵極結(jié)構(gòu)M0。參考圖le，在位于外圍區(qū)域的柵極結(jié)構(gòu)240旁側(cè)的半導(dǎo)體基板上形成LDD區(qū)域。 更具體地說(shuō)，在半導(dǎo)體基板的位于柵極結(jié)構(gòu)240旁側(cè)的部分中注入低濃度源極漏極離子， 并且在柵極結(jié)構(gòu)240的側(cè)壁上形成由氧化物層或氮化物層形成的間隔物沈0。然后，在位于 柵極結(jié)構(gòu)240旁側(cè)的半導(dǎo)體基板中注入高濃度源極漏極離子，以形成LDD區(qū)域250。LDD區(qū) 域250可以減輕與普通源極/漏極結(jié)構(gòu)相關(guān)的SCE或熱載子問(wèn)題。另外，在包括LDD區(qū)域 250在內(nèi)的半導(dǎo)體基板的整個(gè)表面上形成薄的氮化物層沈5。參考圖lf，在外圍區(qū)域的整個(gè)表面上沉積層間絕緣層270，從而用層間絕緣層 270填充不存在柵極結(jié)構(gòu)MO的空閑空間。在該情況下，層間絕緣層270可以由例如硼磷 硅玻璃(BPSG)、旋涂介電層(SOD, Spin On Dielectric)或高密度等離子體(HDP, High DensityPlasma)材料形成。參考圖Ig和lh，在單元區(qū)域中形成埋入式柵極。盡管在參考圖Ia至Ih所述的示 例性實(shí)施例中，描述的是先形成外圍區(qū)域的柵極，然后形成單元區(qū)域的柵極，但是應(yīng)該認(rèn)識(shí) 到，如后面描述的實(shí)施例中所示，可以先形成單元區(qū)域的柵極，然后形成外圍區(qū)域的柵極。 在該情況下，可以如圖Ib所示形成半導(dǎo)體基板，如圖Ic所示沉積外圍區(qū)域的柵極材料，然 后在單元區(qū)域中形成埋入式柵極。參考圖lg，在柵極結(jié)構(gòu)240和層間絕緣層270形成于外圍區(qū)域中的情況下形成溝 槽142，該溝槽142用于形成單元區(qū)域的埋入式柵極?？梢栽跍喜?42的表面上形成柵極氧 化物層(未示出)。在一個(gè)實(shí)施例中，通過(guò)低溫等離子工序形成柵極氧化物層，或者通過(guò)單 晶片式自由基氧化工序或干式氧化工序來(lái)形成柵極氧化物層，從而防止外圍區(qū)域中包括的 元件的特性劣化。
在溝槽142的底部形成柵極金屬層146。在一個(gè)實(shí)施例中，通過(guò)如下方法形成柵 極金屬層146 利用例如化學(xué)氣相沉積(CVD，Chemical Vapor Deposition)或原子層沉積 (ALD, Atomic LayerDeposition)工序沉積氮化鈦(TiN)層或氮化鎢(WN)層，然后進(jìn)行CMP 處理或回蝕處理，從而使柵極金屬層146凹陷至有源區(qū)110的上表面之下。參考圖lh，在溝槽142內(nèi)的柵極金屬層146上形成覆蓋絕緣層148。覆蓋絕緣層 148可以由氮氧化硅(SiON)層、氮化物層、或氮化物層與氧化物層的組合形成。當(dāng)在氧化環(huán) 境下執(zhí)行后續(xù)熱處理時(shí)，覆蓋絕緣層148可以防止柵極金屬層146被氧化或劣化。相應(yīng)地， 形成埋入式柵極結(jié)構(gòu)，該埋入式柵極結(jié)構(gòu)包括硬掩模圖案132、形成為從硬掩模圖案的上表 面延伸至基板的溝槽、形成于溝槽中的柵極金屬層146、以及填充溝槽的剩余部分的覆蓋絕 緣層148。在埋入式柵極結(jié)構(gòu)與如下基板表面之間形成階高外圍區(qū)域的柵極結(jié)構(gòu)240形 成于該基板表面上。參考圖li，在包括埋入式柵極的單元區(qū)域和包括柵極結(jié)構(gòu)MO的外圍區(qū)域上形成 層間絕緣層330。參考圖lj，同時(shí)在單元區(qū)域和外圍區(qū)域中形成用于將單元區(qū)域的單元與 位線硬掩模340連接起來(lái)的位線320，從而使得在單元區(qū)域和外圍區(qū)域中具有大致相同的 高度(例如，位線硬掩模340的上表面在單元區(qū)域和外圍區(qū)域中是共面的)。在同時(shí)形成位 線320和位線硬掩模340之前，在單元區(qū)域和外圍區(qū)域中形成位線觸點(diǎn)插塞310。在一個(gè)實(shí) 施例中，單元區(qū)域的位線觸點(diǎn)插塞310可以由多晶硅形成，外圍區(qū)域的位線觸點(diǎn)插塞310可 以由金屬層或堆疊結(jié)構(gòu)形成，在該堆疊結(jié)構(gòu)中，多晶硅層沉積在金屬層上。在一個(gè)實(shí)施例中，用于形成單元區(qū)域的位線觸點(diǎn)插塞310的工序包括首先形成 從層間絕緣層的上表面向內(nèi)延伸的位線觸點(diǎn)孔，然后在層間絕緣層的整個(gè)表面上沉積多晶 硅層從而填充位線觸點(diǎn)孔。在形成于層間絕緣層330和位線觸點(diǎn)孔上的多晶硅層上執(zhí)行回 蝕工序，從而使得多晶硅層僅僅留在位線觸點(diǎn)孔中，由此形成位線觸點(diǎn)插塞310。然后，沉積 阻擋金屬層和用于構(gòu)成位線320的鎢(W)材料，并且進(jìn)行CMP處理。鎢(W)材料可以通過(guò) CVD或?yàn)R射工序沉積，從而降低位線的高度，進(jìn)而減小寄生電容。從上述第一實(shí)施例可以看出，因?yàn)槲g刻外圍區(qū)域中的半導(dǎo)體基板而在單元區(qū)域中 形成階高。結(jié)果，單元區(qū)域的埋入式柵極結(jié)構(gòu)可以具有與外圍區(qū)域的柵極結(jié)構(gòu)的高度大致 相同或至少相似的高度。因此，單元區(qū)域的位線的高度與外圍區(qū)域的位線的高度非常相似， 從而可以容易地形成單元區(qū)域的位線和存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)，并且可以減小寄生電容。圖加至21示出根據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體器件及其制造方法。在參考圖 2a至21所示的實(shí)施例中，首先在單元區(qū)域的基板中形成連接插塞，并且在形成外圍區(qū)域的 柵極之前形成單元區(qū)域的埋入式柵極。在第二實(shí)施例的附圖中，為了簡(jiǎn)單起見(jiàn)，與第一實(shí)施 例的元件相同或相似的元件被省略。參考圖2a，形成連接插塞層135，從而使其僅僅沉積在單元區(qū)域中的半導(dǎo)體基板 上。連接插塞層135是用于形成位線觸點(diǎn)插塞和存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞的導(dǎo)電層，在一個(gè)實(shí)施 例中，連接插塞層135包含多晶硅材料。然后，在半導(dǎo)體基板中形成用于限定有源區(qū)110和210的器件隔離層120和220。 可以在形成連接插塞層135之前執(zhí)行形成器件隔離層120和220的工序。然而，如果形成 連接插塞層135之后形成器件隔離層120或220，則連接插塞層135應(yīng)該被分開(kāi)，以便為各 個(gè)有源區(qū)110或210形成分開(kāi)的連接插塞層。在一個(gè)實(shí)施例中，器件隔離層220的深度應(yīng)該大于器件隔離層120的深度?？梢园凑张c第一實(shí)施例相同的方式執(zhí)行形成器件隔離層120 和220的工序。在單元區(qū)域的連接插塞層135上形成硬掩模層132，利用硬掩模層132蝕刻外圍區(qū) 域中的半導(dǎo)體基板，從而在單元區(qū)域的上表面(例如有源表面)與外圍區(qū)域的上表面(例 如有源表面)之間產(chǎn)生高度差(即階高)。在該情況下，可以按照與上面參考圖Ib所述相 同的方式蝕刻外圍區(qū)域中的半導(dǎo)體基板和器件隔離層220。接下來(lái)，依次沉積多晶硅層對(duì)2、柵極金屬層244和氮化物層M6以形成外圍區(qū)域 的柵極。在一個(gè)實(shí)施例中，在柵極金屬層244下方形成阻擋金屬層(未示出)?？梢园凑张c 上面參考圖1所述相同的方式通過(guò)下述示例性方法(i)至(iv)形成圖示的氮化物層M6。 在方法(i)中，沉積氮化物層246并對(duì)其進(jìn)行CMP處理。在方法(ii)中，依次沉積氮化物 層和非晶碳層。在方法(iii)中，依次沉積氮化物層和氧化物層并進(jìn)行CMP處理。在方法 (iv)中，依次沉積氮化物層和氧化物層并進(jìn)行CMP處理，然后對(duì)得到的氮化物層進(jìn)行濕式 蝕刻或類(lèi)似處理。參考圖2b，利用單元區(qū)域的柵極金屬層244作為蝕刻阻擋層，例如通過(guò)CMP或回蝕 工序移除并平坦化氮化物層對(duì)6的上部。然后，如圖2c所示，例如通過(guò)CMP工序平坦化或 蝕刻形成于單元區(qū)域中的柵極金屬層對(duì)4，從而移除該柵極金屬層M4。在該情況下，如圖 2c所示，位于單元區(qū)域的柵極金屬層下方的外圍區(qū)域的柵極金屬層M4留下來(lái)。參考圖2d，蝕刻并移除在單元區(qū)域中的硬掩模層132上形成的多晶硅層M2。與 此同時(shí)，外圍區(qū)域中的多晶硅層M2的一部分也被蝕刻并移除，外圍區(qū)域中被移除的多晶 硅層M2的這一部分具有與單元區(qū)域中被移除的部分等高的上表面。參考圖2e，蝕刻并移除位于單元區(qū)域與外圍區(qū)域之間的邊界處的多晶硅層242和 柵極金屬層對(duì)4。參考圖2f，在單元區(qū)域和外圍區(qū)域中不存在多晶硅層M2的位置處的半 導(dǎo)體基板上方沉積氮化物層觀0。上述移除位于單元區(qū)域與外圍區(qū)域之間的邊界處的多晶 硅層242并在多晶硅層242被移除的位置處形成氮化物層280的工序使得能夠在將來(lái)容易 地圖案化外圍區(qū)域的柵極結(jié)構(gòu)，并且增加了單元區(qū)域與外圍區(qū)域之間的絕緣程度。參考圖2g，在單元區(qū)域中形成多個(gè)埋入式柵極。更具體地說(shuō)，在單元區(qū)域的柵極區(qū) 中形成預(yù)定深度的溝槽142，在溝槽142的表面上形成柵極氧化物層，在溝槽142中形成柵 極金屬層146和覆蓋絕緣層148。埋入式柵極的材料及其形成工序可以與上面參考圖1所 述的相同。參考圖2h，例如對(duì)單元區(qū)域中的氮化物層280和硬掩模層132進(jìn)行干式蝕刻或濕 式蝕刻，從而從單元區(qū)域中移除氮化物層280和硬掩模層132并且使連接插塞層135露出。 同時(shí)，在諸如墊氧化物層或墊氮化物層等絕緣層形成于連接插塞層135上部或下部處的情 況下，連接插塞層135不會(huì)露出，而是隨氮化物層280和硬掩模層132 —起被蝕刻并移除， 并且在蝕刻的位置再次埋入諸如多晶硅等連接插塞材料。此外，可以在將來(lái)蝕刻位線觸點(diǎn) 孔和存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)孔時(shí)執(zhí)行上述移除和再次埋入連接插塞材料的工序。參考圖2i，在具有埋入式柵極的半導(dǎo)體基板上形成掩模圖案M8，該掩模圖案248 覆蓋單元區(qū)域中的整個(gè)表面以及外圍區(qū)域中將要形成柵極結(jié)構(gòu)參考圖2j)的表面的 一部分。掩模圖案248可以是例如光阻(photoresist，又稱(chēng)為光刻膠或光致抗蝕劑)圖案 或硬掩模圖案。
參考圖2j，利用掩模圖案248作為掩模依次蝕刻氮化物層M6、柵極金屬層244和 多晶硅層M2，從而在外圍區(qū)域中形成柵極結(jié)構(gòu)M0，并且移除掩模圖案M8。在該情況下， 氮化物層觀0的一部分可以留在單元區(qū)域與外圍區(qū)域之間的邊界處。如上所述，由于存在 氮化物層觀0，該邊界處不存在用作導(dǎo)電層的多晶硅層，從而單元區(qū)域和外圍區(qū)域彼此之間 絕緣。參考圖2k，形成例如由氧化物層或氮化物層構(gòu)成的間隔物沈0，以保護(hù)外圍區(qū)域 中的柵極結(jié)構(gòu)MO的旁側(cè)。在一個(gè)實(shí)施例中，可以在外圍區(qū)域中與柵極結(jié)構(gòu)240相鄰的半 導(dǎo)體基板中形成LDD區(qū)域250(參考圖Ie)?？梢园凑张c上面參考圖1所述相同的方式形成 LDD 區(qū)域 250。參考圖21，移除間隔物沈0的一部分，在外圍區(qū)域中形成用于填充剩余空間的層 間絕緣層270，并且通過(guò)諸如CMP等預(yù)定工序平坦化外圍區(qū)域。在該情況下，層間絕緣層270 可以由例如硼磷硅玻璃(BPSG)、旋涂介電層(SOD)或高密度等離子體(HDP)材料形成。相應(yīng)地，對(duì)于參考圖2所述的實(shí)施例，形成了埋入式柵極結(jié)構(gòu)，該埋入式柵極結(jié)構(gòu) 包括連接插塞層135、形成為從連接插塞層的上表面延伸至基板的溝槽、形成于溝槽中的柵 極金屬層146、以及填充溝槽的剩余部分的覆蓋絕緣層148。在埋入式柵極結(jié)構(gòu)與如下基板 表面之間形成階高外圍區(qū)域的柵極結(jié)構(gòu)240形成于該基板表面上。盡管在參考圖2所述的示例性實(shí)施例中，描述的是先形成單元區(qū)域的柵極，然后 形成外圍區(qū)域的柵極，但是應(yīng)該認(rèn)識(shí)到，可以先形成外圍區(qū)域的柵極，然后形成單元區(qū)域的 柵極。在該情況下，可以在圖2b至池所示的任何沉積狀態(tài)下將外圍區(qū)域的柵極材料圖案 化，形成外圍區(qū)域的柵極，并且最終在單元區(qū)域中形成埋入式柵極。然后，形成單元區(qū)域與外圍區(qū)域上的層間絕緣層、位線觸點(diǎn)插塞和位線的工序可 以與上面參考圖1所述的工序相同。然而，因?yàn)轭A(yù)先在單元區(qū)域的埋入式柵極附近形成連 接插塞層135，因此當(dāng)形成位線觸點(diǎn)插塞或存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞時(shí)，只需要將觸點(diǎn)孔蝕刻至與 連接插塞層135 —樣高。因此，當(dāng)形成位線觸點(diǎn)插塞或存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞時(shí)，可以另外保證 蝕刻裕量。在第一實(shí)施例中，單元區(qū)域的埋入式柵極和外圍區(qū)域的柵極結(jié)構(gòu)形成為具有相同 的高度，并且單元區(qū)域和外圍區(qū)域具有相同的位線高度，從而可以更容易地形成觸點(diǎn)并減 小寄生電容，在第二實(shí)施例中也能實(shí)現(xiàn)上述效果。圖3a至北示出根據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體器件及其制造方法。圖3a與 圖加對(duì)應(yīng)，圖北與圖21對(duì)應(yīng)。在參考圖3所述的實(shí)施例中，當(dāng)在單元區(qū)域與外圍區(qū)域之 間形成階高時(shí)，形成高的連接插塞而不蝕刻基板。在圖3a至北中，為了簡(jiǎn)單起見(jiàn)，與第一 實(shí)施例或第二實(shí)施例的元件相同或相似的元件被省略。參考圖3a，形成連接插塞層135，從而使其僅僅沉積在單元區(qū)域中的半導(dǎo)體基板 上。與參考圖2所述類(lèi)似，連接插塞層135作為導(dǎo)電層，位線觸點(diǎn)插塞和存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞 將形成于該導(dǎo)電層上。在一個(gè)實(shí)施例中，連接插塞層135包含多晶硅材料。圖3a所示的連接插塞層135比圖加所示的連接插塞層135厚。在一個(gè)實(shí)施例中， 連接插塞層135形成為具有與單元區(qū)域的埋入式柵極的厚度相同或相似的厚度，優(yōu)選地， 連接插塞層135的的厚度為大約1000A。結(jié)果，上述第三實(shí)施例可以實(shí)現(xiàn)另外的效果即， 不需要為了在單元區(qū)域與外圍區(qū)域之間形成階高而蝕刻外圍區(qū)域中的基板，因此可以簡(jiǎn)化半導(dǎo)體器件的制造工序。與參考圖2所述的實(shí)施例相似，形成埋入式柵極結(jié)構(gòu)，該埋入式柵 極結(jié)構(gòu)包括連接插塞層135、形成為從連接插塞層的上表面延伸至基板的溝槽、形成于溝槽 中的柵極金屬層146、以及填充溝槽的剩余部分的覆蓋絕緣層148。后續(xù)工序可以與參考圖1所示的實(shí)施例或圖2所示的實(shí)施例所述的工序相同。結(jié) 果，如圖北所示，單元區(qū)域的柵極在高度上可以與外圍區(qū)域的柵極結(jié)構(gòu)非常相似。因此，單 元區(qū)域的位線的高度與外圍區(qū)域的位線的高度大致相同或者至少非常相似，從而可以在后 面容易地形成觸點(diǎn)，并且還可以減小寄生電容。從上面的描述可以明顯看出，根據(jù)本發(fā)明上述實(shí)施例的半導(dǎo)體器件及其制造方法 使得單元區(qū)域的埋入式柵極結(jié)構(gòu)能夠具有與外圍區(qū)域的柵極相同的高度，可以容易地形成 單元區(qū)域的位線和存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)，并且還可以減小寄生電容。本發(fā)明的上述實(shí)施例是示例性的而非限制性的。各種替代及等同的方式都是可行 的。本發(fā)明并不限于本文所述的沉積、蝕刻、拋光和圖案化步驟的類(lèi)型。本發(fā)明也不限于任 何特定類(lèi)型的半導(dǎo)體器件。舉例來(lái)說(shuō)，本發(fā)明可以用于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)或非易 失性存儲(chǔ)器。對(duì)本發(fā)明內(nèi)容所作的其它增加、刪減或修改是顯而易見(jiàn)的并且落入所附權(quán)利 要求書(shū)的范圍內(nèi)。本申請(qǐng)要求2009年12月9日提交的韓國(guó)專(zhuān)利申請(qǐng)No. 10-2009-0121764的優(yōu)先 權(quán)，該韓國(guó)專(zhuān)利申請(qǐng)的全部?jī)?nèi)容以引用的方式并入本文。
權(quán)利要求
1.一種半導(dǎo)體器件，包括單元區(qū)域，其包括埋入基板中的柵極；以及外圍區(qū)域，其與所述單元區(qū)域相鄰，其中，在所述單元區(qū)域的表面與所述外圍區(qū)域的表面之間產(chǎn)生階高。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述基板形成于所述單元區(qū)域和所述外圍區(qū)域中，所述外圍區(qū)域中的基板的上表面形 成于比所述單元區(qū)域中的基板的上表面低的位置處。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括形成于所述單元區(qū)域的基板上的硬掩模層或連接插塞層，所述基板形成于所述單元區(qū) 域和所述外圍區(qū)域中，所述硬掩模層的上表面或所述連接插塞層的上表面形成于比所述外 圍區(qū)域的上表面高的位置處。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述基板形成于所述單元區(qū)域和所述外圍區(qū)域中，所述半導(dǎo)體器件還包括形成于所述 單元區(qū)域的基板上的硬掩模層，凹槽形成為從所述硬掩模層延伸至所述單元區(qū)域的基板， 埋入所述基板中的柵極形成于所述凹槽中，所述凹槽的上端位于比所述外圍區(qū)域的基板的 上表面高的位置。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述硬掩模層包括氧化物材料、氮化物材料、或氧化物材料與氮化物材料的堆疊結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述基板形成于所述單元區(qū)域和所述外圍區(qū)域中，所述半導(dǎo)體器件還包括形成于所述 單元區(qū)域的基板上的連接插塞層，凹槽形成為從所述連接插塞層延伸至所述單元區(qū)域的基 板，埋入所述基板中的柵極形成于所述凹槽中，所述凹槽的上端位于比所述外圍區(qū)域的基 板的上表面高的位置。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述基板形成于所述單元區(qū)域和所述外圍區(qū)域中，所述半導(dǎo)體器件還包括在所述單元 區(qū)域的基板和所述外圍區(qū)域的基板中形成為預(yù)定厚度的器件隔離層，所述外圍區(qū)域的器件 隔離層比所述單元區(qū)域的器件隔離層深。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括形成于所述單元區(qū)域和所述外圍區(qū)域上的位線，從所述位線到所述單元區(qū)域的柵極結(jié) 構(gòu)的距離大致等于從所述位線到所述外圍區(qū)域的柵極結(jié)構(gòu)的距離。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述基板形成于所述單元區(qū)域和所述外圍區(qū)域中，所述半導(dǎo)體器件還包括在所述基板 上形成于所述外圍區(qū)域中的柵極，形成于所述外圍區(qū)域中的柵極包括多晶硅層、柵極金屬 層和柵極硬掩模層，所述柵極金屬層包括氮化物層、非晶碳層和氧化物層中的任何一者或多者。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，還包括輕度摻雜漏極區(qū)域，其形成于與所述外圍區(qū)域的柵極相鄰的基板中，并且包括低濃度 源極漏極離子注入?yún)^(qū)域和高濃度源極漏極離子注入?yún)^(qū)域。
11.一種形成半導(dǎo)體器件的方法，包括在外圍區(qū)域的表面與單元區(qū)域的表面之間形成階高；以及 在所述單元區(qū)域的基板中埋入柵極。
12.根據(jù)權(quán)利要求11所述的方法，其中，形成所述階高的步驟包括將所述外圍區(qū)域的基板蝕刻至預(yù)定深度，從而使所述外圍 區(qū)域的基板形成于比所述單元區(qū)域的基板低的位置處。
13.根據(jù)權(quán)利要求11所述的方法，其中，形成所述階高的步驟包括在所述單元區(qū)域的基板的表面上沉積硬掩模層、連接插塞 層、或硬掩模層與連接插塞層的堆疊結(jié)構(gòu)。
14.根據(jù)權(quán)利要求13所述的方法，其中，所述硬掩模層包括氧化物材料、氮化物材料、或氧化物材料與氮化物材料的堆疊結(jié)構(gòu)。
15.根據(jù)權(quán)利要求11所述的方法，其中，形成所述階高的步驟包括在所述單元區(qū)域的基板的上表面上形成連接插塞層，然后 在所述連接插塞層上形成硬掩模層。
16.根據(jù)權(quán)利要求11所述的方法，還包括在形成所述階高之前，在所述單元區(qū)域的基板和所述外圍區(qū)域的基板中形成器件隔離層。
17.根據(jù)權(quán)利要求16所述的方法，其中，所述單元區(qū)域的器件隔離層形成為比所述外圍區(qū)域的器件隔離層深。
18.根據(jù)權(quán)利要求16所述的方法，其中，形成所述器件隔離層的步驟包括通過(guò)利用CxHyFz的干式蝕刻工序來(lái)蝕刻所述基板以 形成溝槽，并且利用所述器件隔離層填充所述溝槽。
19.根據(jù)權(quán)利要求16所述的方法，其中， 形成所述器件隔離層的步驟包括在所述基板中形成溝槽；在所述溝槽的表面上形成壁氧化物層和襯氮化物層；形成絕緣層，所述絕緣層是處理并退火的旋涂層、或者是處理的高密度等離子體化學(xué) 氣相沉積層；以及利用化學(xué)機(jī)械拋光工序?qū)⑺鼋^緣層的上部平坦化。
20.根據(jù)權(quán)利要求16所述的方法，還包括在形成所述器件隔離層之后，通過(guò)在所述單元區(qū)域的基板和所述外圍區(qū)域的基板中注 入離子來(lái)形成N型阱和P型阱。
21.根據(jù)權(quán)利要求16所述的方法，還包括 對(duì)所述器件隔離層的表面進(jìn)行退火處理。
22.根據(jù)權(quán)利要求21所述的方法，還包括對(duì)所述器件隔離層的表面進(jìn)行退火處理的步驟是在潮濕、干燥或自由基環(huán)境下執(zhí)行的。
23.根據(jù)權(quán)利要求11所述的方法，還包括形成在所述單元區(qū)域的柵極和所述外圍區(qū)域的柵極上處于相同高度的位線。
24.根據(jù)權(quán)利要求11所述的方法，還包括在所述單元區(qū)域的基板中埋入所述柵極之前或之后，在所述外圍區(qū)域的基板中形成柵極。
25.根據(jù)權(quán)利要求M所述的方法，其中，在所述外圍區(qū)域的基板中形成柵極的步驟包括在所述基板中形成多晶硅層、柵極金屬層和柵極硬掩模層；以及蝕刻所述柵極硬掩模層、所述柵極金屬層和所述多晶硅層。
26.根據(jù)權(quán)利要求25所述的方法，還包括在蝕刻所述柵極硬掩模層、所述柵極金屬層和所述多晶硅層之后，將低濃度源極漏極 離子注入所述外圍區(qū)域的基板中；在所述柵極的側(cè)壁上形成間隔物；以及 將高濃度源極漏極離子注入所述外圍區(qū)域的基板中。
27.根據(jù)權(quán)利要求25所述的方法，其中，所述多晶硅層、所述柵極金屬層和所述柵極硬掩模層形成于所述外圍區(qū)域的基板和所 述單元區(qū)域的基板上， 所述方法還包括在所述基板中形成所述柵極硬掩模層、所述柵極金屬層和所述多晶硅層之后，蝕刻和 移除所述單元區(qū)域的多晶硅層；以及蝕刻和移除位于所述單元區(qū)域與所述外圍區(qū)域之間的邊界處的多晶硅層。
28.根據(jù)權(quán)利要求25所述的方法，其中，形成所述柵極硬掩模層的步驟包括如下步驟(i)、(ii)、(iii)和(iv)中之一 在步驟(i)中，在所述柵極金屬層上沉積氮化物層并對(duì)所述氮化物層進(jìn)行化學(xué)機(jī)械拋 光處理；在步驟(ii)中，在所述柵極金屬層上依次沉積氮化物層和非晶碳層； 在步驟(iii)中，依次沉積氮化物層和氧化物層并對(duì)所述氮化物層和所述氧化物層進(jìn) 行化學(xué)機(jī)械拋光處理；在步驟(iv)中，在所述柵極金屬層上依次沉積氮化物層和氧化物層并對(duì)所述氮化物 層和所述氧化物層進(jìn)行化學(xué)機(jī)械拋光處理，然后對(duì)得到的氮化物層進(jìn)行濕式蝕刻。
29.根據(jù)權(quán)利要求27所述的方法，還包括在所述單元區(qū)域中以及移除了所述多晶硅層的所述單元區(qū)域與所述外圍區(qū)域之間的 邊界處沉積氮化物層。
30.根據(jù)權(quán)利要求四所述的方法，其中，在所述單元區(qū)域的基板中埋入柵極的步驟是在沉積所述氮化物層之后執(zhí)行的。
31.一種具有單元區(qū)域和外圍區(qū)域的半導(dǎo)體器件，所述半導(dǎo)體器件包括 基板，其形成于所述單元區(qū)域和所述外圍區(qū)域中；埋入式柵極結(jié)構(gòu)，其形成于所述單元區(qū)域中的基板上，并且包括從所述埋入式柵極結(jié) 構(gòu)的上表面延伸的溝槽，所述溝槽的內(nèi)部至少被形成于其中的埋入式柵極填充；以及 柵極結(jié)構(gòu)，其形成于所述外圍區(qū)域中的基板上；其中，在所述埋入式柵極結(jié)構(gòu)的上表面與形成有所述柵極結(jié)構(gòu)的基板表面之間形成階高。
32.根據(jù)權(quán)利要求31所述的半導(dǎo)體器件，其中， 所述埋入式柵極結(jié)構(gòu)還包括硬掩模層，其形成于所述單元區(qū)域中的基板上； 所述溝槽，其從所述硬掩模層的上表面延伸至所述基板內(nèi)；以及 覆蓋絕緣層，其填充所述溝槽。
33.根據(jù)權(quán)利要求31所述的半導(dǎo)體器件，其中， 所述埋入式柵極結(jié)構(gòu)還包括連接插塞層，其形成于所述單元區(qū)域中的基板上；所述溝槽，其從所述連接插塞層的上表面延伸至所述基板內(nèi)；以及覆蓋絕緣層，其填充所述溝槽。
34.根據(jù)權(quán)利要求31所述的半導(dǎo)體器件，其中，形成于所述外圍區(qū)域中的基板的上表面在比形成于所述單元區(qū)域中的基板的上表面 低的位置處形成。
全文摘要
本發(fā)明公開(kāi)一種半導(dǎo)體器件及其制造方法，其中，在單元區(qū)域與外圍區(qū)域之間形成有高度差，使得單元區(qū)域的埋入式柵極結(jié)構(gòu)的高度與外圍區(qū)域的柵極的高度大致相同，從而可以更容易地形成單元區(qū)域中的位線和存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)，并且可以減小寄生電容。所述半導(dǎo)體器件包括單元區(qū)域和外圍區(qū)域，所述單元區(qū)域包括埋入基板中的柵極，所述外圍區(qū)域與所述單元區(qū)域相鄰，在所述單元區(qū)域的表面與所述外圍區(qū)域的表面之間產(chǎn)生階高。
文檔編號(hào)H01L27/108GK102097435SQ20101010328
公開(kāi)日2011年6月15日 申請(qǐng)日期2010年1月27日 優(yōu)先權(quán)日2009年12月9日
發(fā)明者樸正勛, 金東錫 申請(qǐng)人:海力士半導(dǎo)體有限公司