專利名稱：改善發(fā)射極與基極多晶硅側(cè)墻隔離的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路制作方法，具體涉及一種應用于硅鍺異質(zhì)結(jié)雙極性晶體 管的改善側(cè)墻隔離的方法。
背景技術(shù)：
硅鍺異質(zhì)結(jié)雙極性晶體管由于其異質(zhì)發(fā)射結(jié)和基區(qū)中的漂移電場，容許基區(qū)高摻 雜，可以大大減短基區(qū)渡越時間，所以使得器件的截止頻率和最高振蕩頻率都能夠達到很 高的水平，適合于射頻應用。同時由于基區(qū)高摻雜，使得器件的基區(qū)寬度調(diào)變效應減弱和基 極電阻減小，從而其在射頻應用方面具有優(yōu)良的性能，是超高頻器件的良好選擇，因此硅鍺 HBT已經(jīng)成為超高頻器件的主力軍。硅鍺異質(zhì)結(jié)雙極性晶體管結(jié)構(gòu)如圖1所示，主要有幾方面構(gòu)成N型外延層102作 為集電區(qū)，高濃度N型埋層101，隔離區(qū)103，本征基區(qū)104，外基區(qū)105，發(fā)射極106，多晶硅 發(fā)射極與多晶硅基極的側(cè)墻隔離107。常規(guī)工藝中一般采用低溫PE CVD方法淀積正硅酸乙酯TEOS氧化硅作為發(fā)射極多 晶硅與基極多晶硅側(cè)墻隔離107，然而由于正硅酸乙酯TEOS氧化硅的濕法刻蝕速率很快， 因此在后續(xù)一些濕法中氧化硅損失嚴重，為了避免發(fā)射極與基極短接，一般采用增加正硅 酸乙酯TEOS氧化硅的厚度至幾千埃，這樣無形中增加了成本，放大了設計規(guī)則，而且工藝 受濕法藥液刻蝕速率影響大，工藝可控性較低。另外，隨著工藝發(fā)展，器件尺寸越來越小，設計規(guī)格越來越緊，如圖1所示的示意 圖中，發(fā)射極多晶硅圖形正好處于硅鍺多晶硅與單晶硅交界面處，由于有源區(qū)與隔離區(qū)104 之間界面存在高度差，基區(qū)硅鍺淀積后該高度差依然存在，而且由于硅鍺在不同介質(zhì)上生 長速率差異，該高度差如H所示有可能進一步放大，發(fā)射極多晶硅圖形在該界面處，導致側(cè) 墻淀積前表面存在凹凸不平，而正硅酸乙酯TEOS氧化硅淀積的階梯覆蓋能力差，在該界面 處淀積不可避免存在空洞或者細縫，在后續(xù)濕法中該空洞被掏空，從而造成發(fā)射極與基極 的短路。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種改善發(fā)射極與基極多晶硅側(cè)墻隔離的方 法，其可以降低發(fā)射極與基極多晶硅短接的風險，提高器件性能。為了解決以上技術(shù)問題，本發(fā)明提供了一種改善發(fā)射極與基極多晶硅側(cè)墻隔離的 方法；包括以下步驟步驟一、淀積一層氧化硅介質(zhì)；步驟二、淀積一層富硅的氧化膜，其折 射率大于0. 5，并進行氮氣退火處理；步驟三、上述復合介質(zhì)膜淀積完畢后，回刻并去除殘 余氧化硅，從而形成多晶硅發(fā)射極側(cè)墻。本發(fā)明的有益效果在于采用一種新的經(jīng)過氮氣退火處理后復合介質(zhì)膜來取代 TEOS氧化硅作為發(fā)射極與基極多晶硅隔離區(qū)，且該復合介質(zhì)膜的階梯覆蓋能力好，濕法刻 蝕速率低，能夠抵抗整個工藝中的濕法工藝，從而有效的降低發(fā)射極與基極多晶硅短接的風險，提高器件性能。
下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細說明。圖1是硅鍺異質(zhì)結(jié)雙極性晶體管結(jié)構(gòu)示意圖；圖2是本發(fā)明實施例所述方法的流程圖。
具體實施例方式本發(fā)明是公布了一種新的復合介質(zhì)膜來取代正硅酸乙酯TEOS氧化硅作為發(fā)射極 與基極多晶硅隔離區(qū)，其重要特征為首先淀積一層薄的階梯覆蓋能力好氧化硅介質(zhì) ’然 后淀積一層富硅的氧化膜，其折射率大于0.5，并經(jīng)過氮氣處理，采用該膜質(zhì)的好處是富硅 的氧化膜經(jīng)過氮氣處理后表面氮化，因此濕法刻蝕速率大大降低，能夠抵抗后續(xù)的濕法工 藝；經(jīng)過上續(xù)兩層復合膜，形成的發(fā)射極多晶硅側(cè)墻不僅階梯覆蓋能力好，避免空洞或細縫 產(chǎn)生，而且抵抗?jié)穹芰?，從而大大降低了發(fā)射極與基極短接的風險。其具體工藝步驟為1.采用LP CVD的方法生長一層厚度約為10(Γ300埃左右的氧化硅，主要要求為階 梯覆蓋能力強，在凹凸不平的界面也能覆蓋好。2.采用PE CVD的方法淀積厚度約為20(Tl000埃的富硅氧化膜，并采用氮氣快速 退火，溫度約為90(Tl000C。3.采用氮氣處理后的富硅氧化膜濕法刻蝕速率是PE CVD淀積的經(jīng)過退火處理 的TEOS氧化硅刻蝕速率的50%，刻蝕速率與熱氧化硅相當，因此能夠抵抗住后續(xù)的濕法工 藝，從而大大降低發(fā)射極與基極短接的風險。4.復合介質(zhì)膜淀積完畢后采用干法刻蝕法回刻并采用濕法刻蝕去除殘余氧化硅， 從而形成多晶硅發(fā)射極側(cè)墻。本發(fā)明用一種新的復合介質(zhì)膜來取代TEOS氧化硅作為發(fā)射極與基極多晶硅隔離 區(qū)，該復合介質(zhì)膜的階梯覆蓋能力好，濕法刻蝕速率低，能夠抵抗整個工藝中的濕法工藝， 從而有效的降低發(fā)射極與基極多晶硅短接的風險，提高器件性能。本發(fā)明并不限于上文討論的實施方式。以上對具體實施方式
的描述旨在于為了描 述和說明本發(fā)明涉及的技術(shù)方案。基于本發(fā)明啟示的顯而易見的變換或替代也應當被認為 落入本發(fā)明的保護范圍。以上的具體實施方式
用來揭示本發(fā)明的最佳實施方法，以使得本 領(lǐng)域的普通技術(shù)人員能夠應用本發(fā)明的多種實施方式以及多種替代方式來達到本發(fā)明的 目的。
權(quán)利要求
1.一種改善發(fā)射極與基極多晶硅側(cè)墻隔離的方法；其特征在于，包括以下步驟步驟一、淀積一層氧化硅介質(zhì)；步驟二、淀積一層富硅的氧化膜，其折射率大于0. 5，并進行氮氣退火處理；步驟三、上述復合介質(zhì)膜淀積完畢后，回刻并去除殘余氧化硅，從而形成多晶硅發(fā)射極 側(cè)墻。
2.如權(quán)利要求1所述的改善發(fā)射極與基極多晶硅側(cè)墻隔離的方法；其特征在于，步驟 一中采用低壓化學氣相積淀LP-CVD的方法生長一層氧化硅。
3.如權(quán)利要求1所述的改善發(fā)射極與基極多晶硅側(cè)墻隔離的方法；其特征在于，步驟 一中氧化硅的厚度為10(Γ300埃。
4.如權(quán)利要求1所述的改善發(fā)射極與基極多晶硅側(cè)墻隔離的方法；其特征在于，步驟 二中采用等離子化學氣相淀積PE-CVD的方法淀積富硅的氧化硅。
5.如權(quán)利要求1所述的改善發(fā)射極與基極多晶硅側(cè)墻隔離的方法；其特征在于，步驟 二中氧化膜淀積厚度可為200 1000埃。
6.如權(quán)利要求1所述的改善發(fā)射極與基極多晶硅側(cè)墻隔離的方法；其特征在于，步驟 二中氮氣退火的溫度為90(Γ1000攝氏度。
全文摘要
本發(fā)明公開了一種改善發(fā)射極與基極多晶硅側(cè)墻隔離的方法；包括以下步驟步驟一、按照雙極性晶體管流程形成發(fā)射極圖形后，先淀積一層氧化硅介質(zhì)；步驟二、淀積一層富硅的氧化膜，其折射率大于0.5，并進行氮氣退火處理；步驟三、上述復合介質(zhì)膜淀積完畢后，回刻并去除殘余氧化硅，從而形成多晶硅發(fā)射極側(cè)墻，該側(cè)墻的目的是起到隔離發(fā)射極與基極的作用。本發(fā)明所述復合介質(zhì)膜的階梯覆蓋能力好，濕法刻蝕速率低，能夠抵抗整個工藝中的濕法工藝，從而有效的降低發(fā)射極與基極多晶硅短接的風險，提高器件性能。
文檔編號H01L21/28GK102136422SQ201010027340
公開日2011年7月27日 申請日期2010年1月21日 優(yōu)先權(quán)日2010年1月21日
發(fā)明者張海芳, 徐炯 , 范永潔, 陳帆 申請人:上海華虹Nec電子有限公司