專利名稱：半導(dǎo)體封裝件以及具有提高的布線設(shè)計(jì)靈活性的走線基板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及一種半導(dǎo)體封裝件及半導(dǎo)體封裝件的制造方法、以及走線基板及 走線基板的制造方法，且特別涉及一種具有提高的布線設(shè)計(jì)靈活性的半導(dǎo)體封裝件及其制 造方法。
背景技術(shù)：
請參照圖1，其繪示已知的方形扁平無引腳封裝示意圖。半導(dǎo)體封裝件10包括芯 片12、引線框架14、多條引線16、芯片座18、芯片支撐柱20及粘接劑24。引線框架14位于 半導(dǎo)體封裝件10的周邊且暴露于半導(dǎo)體封裝件10的底面，作為半導(dǎo)體封裝件10的輸出/ 輸入接點(diǎn)。芯片12設(shè)于芯片座18上，芯片座支撐柱20用以支撐芯片座18，以增加半導(dǎo)體 封裝件10的強(qiáng)度。然而，引線16延伸至半導(dǎo)體封裝件10的周邊，使引線16過長而增加短路風(fēng)險(xiǎn)。此 外，作為輸出/輸入接點(diǎn)的引線框架14只能設(shè)置于半導(dǎo)體封裝件10的周邊部位，限制了半 導(dǎo)體封裝件10的輸出/輸入接點(diǎn)數(shù)目。因此，增加輸出/輸入接點(diǎn)的數(shù)量顯著增加了半導(dǎo) 體封裝件的尺寸。并且，作為輸出/輸入接點(diǎn)的引線框架14暴露在空氣中，容易受到環(huán)境 的侵蝕。

發(fā)明內(nèi)容
本發(fā)明系涉及一種半導(dǎo)體封裝件及半導(dǎo)體封裝件的制造方法、以及走線基板及走 線基板的制造方法。半導(dǎo)體封裝件包括走線接墊、多條引線、多個(gè)導(dǎo)電柱及模塑化合物。走 線接墊可靠近芯片設(shè)置，使引線以最短距離連接芯片與走線接墊，降低串?dāng)_和短路風(fēng)險(xiǎn)。此 外，半導(dǎo)體封裝件的走線接墊不限于只能設(shè)于半導(dǎo)體封裝件的周邊部位，因此半導(dǎo)體封裝 件的輸出/入接點(diǎn)的數(shù)目可大幅增加。并且，走線接墊及導(dǎo)電柱被保護(hù)在模塑化合物內(nèi)部， 不易受到環(huán)境的侵蝕。根據(jù)本發(fā)明的第一方面，提出一種半導(dǎo)體封裝件。半導(dǎo)體封裝件包括走線基板、芯 片、多條引線及芯片模塑化合物。走線基板包括多條走線、多個(gè)導(dǎo)電柱、多個(gè)走線接墊及走 線模塑化合物。走線接墊設(shè)于走線上，導(dǎo)電柱對應(yīng)地形成于走線上，走線接墊與對應(yīng)的導(dǎo) 電柱沿著走線的延伸方向分開一距離。走線模塑化合物包覆導(dǎo)電柱及走線，并暴露出每個(gè) 導(dǎo)電柱的導(dǎo)電柱表面及每條走線的走線表面。芯片設(shè)于走線基板的露出走線上表面的表面 上。引線電性連接芯片與走線接墊。芯片模塑化合物設(shè)于走線基板上，芯片模塑化合物包 覆芯片及引線。根據(jù)本發(fā)明的第二方面，提出一種走線基板。走線基板用以設(shè)置芯片。走線基板 包括多條走線、多個(gè)導(dǎo)電柱、多個(gè)走線接墊及走線模塑化合物。導(dǎo)電柱對應(yīng)地形成于走線 上。走線接墊對應(yīng)地設(shè)于走線上，走線接墊與對應(yīng)的導(dǎo)電柱沿著走線的延伸方向分開一距 離。走線模塑化合物包覆導(dǎo)電柱及走線，并暴露出每個(gè)導(dǎo)電柱的導(dǎo)電柱表面及每條走線的走線表面。根據(jù)本發(fā)明的第三方面，提出一種半導(dǎo)體封裝件的制造方法。該制造方法包括以 下步驟。提供載具。形成多條走線于載具的下表面上。形成多個(gè)走線接墊于走線上。形成 多個(gè)導(dǎo)電柱于走線上，其中走線接墊與對應(yīng)的導(dǎo)電柱沿著走線的延伸方向分開一距離。以 走線模塑化合物包覆導(dǎo)電柱及走線。研磨走線模塑化合物的底面，以暴露出每個(gè)導(dǎo)電柱的 導(dǎo)電柱表面。移除載具，以暴露出走線的走線表面，使導(dǎo)電柱、走線及走線模塑化合物一起 形成走線基板。設(shè)置芯片于走線基板的露出走線上表面的表面上。以多條引線電性連接芯 片與走線上表面。形成芯片模塑化合物于走線基板上，芯片模塑化合物包覆芯片及引線。根據(jù)本發(fā)明的第四方面，提出一種走線基板的制造方法。該制造方法包括以下步 驟。提供一載具。形成多條走線于載具的下表面上。形成多個(gè)導(dǎo)電柱于走線上。形成多個(gè) 走線接墊于走線上。走線接墊與對應(yīng)的導(dǎo)電柱沿著走線的延伸方向分開一距離。以走線模 塑化合物包覆導(dǎo)電柱及走線、研磨走線模塑化合物的底面，以暴露出每個(gè)導(dǎo)電柱的導(dǎo)電柱 表面。移除載具，以暴露出走線的走線表面。由以下優(yōu)選但非限制性的實(shí)施例的詳細(xì)說明，本發(fā)明將更明顯明易懂。參考附圖 進(jìn)行以下說明。


圖1顯示通常已知的半導(dǎo)體封裝件；圖2A顯示依照本發(fā)明第一實(shí)施例的半導(dǎo)體封裝件；圖2B顯示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件；圖3A-3J顯示制造圖2A的半導(dǎo)體封裝件的工藝；圖4顯示依照本發(fā)明第一實(shí)施例的半導(dǎo)體封裝件的制造方法流程圖；圖5顯示依照本發(fā)明第二實(shí)施例的半導(dǎo)體封裝件；圖6A-6C顯示圖5的半導(dǎo)體封裝件的工藝；圖7顯示依照本發(fā)明第二實(shí)施例的半導(dǎo)體封裝件的制造方法流程圖；圖8顯示依照本發(fā)明第三實(shí)施例的半導(dǎo)體封裝件；圖9顯示依照本發(fā)明第三實(shí)施例的半導(dǎo)體封裝件的制造方法流程圖；圖10顯示具有芯片座支撐柱的第三實(shí)施例的半導(dǎo)體封裝件；圖11顯示依照本發(fā)明第四實(shí)施例的半導(dǎo)體封裝件；圖12顯示依照本發(fā)明第四實(shí)施例的半導(dǎo)體封裝件的制造方法流程圖；圖13顯示具有走線支撐柱的本發(fā)明的實(shí)施例的半導(dǎo)體封裝件；圖14顯示依照本發(fā)明第五實(shí)施例的半導(dǎo)體封裝件；圖15顯示依照本發(fā)明第五實(shí)施例的半導(dǎo)體封裝件的制造方法流程圖；圖16顯示在制造過程中形成有絕緣層的本實(shí)施例的半導(dǎo)體封裝件；圖17顯示本發(fā)明第六實(shí)施例的半導(dǎo)體封裝件；圖18顯示依照本發(fā)明第六實(shí)施例的半導(dǎo)體封裝件的制造方法流程圖；圖19顯示第七實(shí)施例的半導(dǎo)體封裝件；圖20顯示依照本發(fā)明第七實(shí)施例的半導(dǎo)體封裝件的制造方法流程圖；圖21顯示本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件；
圖22顯示圖2A的半導(dǎo)體封裝件的底視圖；圖23顯示依照本發(fā)明第八實(shí)施例的半導(dǎo)體封裝件的底視圖；圖M顯示第九實(shí)施例的半導(dǎo)體封裝件；以及圖25顯示第十實(shí)施例的半導(dǎo)體封裝件。
具體實(shí)施例方式以下為了詳細(xì)說明本發(fā)明公開了一些優(yōu)選實(shí)施例。然而實(shí)施例所公開的內(nèi)容以及 附圖僅用于舉例說明，并非用于限縮本發(fā)明保護(hù)范圍。再者，以下實(shí)施例的圖示亦省略不必 要的元件，以利清楚顯示本發(fā)明的技術(shù)特征。第一實(shí)施例請參照圖2A，其顯示依照本發(fā)明第一實(shí)施例的半導(dǎo)體封裝件。半導(dǎo)體封裝件200 包括走線基板202、芯片204、多條引線206(優(yōu)選金線)、芯片模塑化合物208 (優(yōu)選模塑化 合物)及粘接劑236 (優(yōu)選環(huán)氧聚合物)。走線基板202包括多條走線210 (優(yōu)選銅走線)、 多個(gè)走線接墊248 (優(yōu)選具有金鍍層的銅接墊)、多個(gè)導(dǎo)電柱216 (優(yōu)選銅柱)及走線模塑化 合物218(優(yōu)選模塑化合物)。每條走線210具有相對應(yīng)的走線下表面212與走線上表面214。走線接墊248形 成于走線上表面214上，導(dǎo)電柱216形成于走線下表面212上。走線模塑化合物218包覆 導(dǎo)電柱216及走線210，并暴露出每個(gè)導(dǎo)電柱216的導(dǎo)電柱下表面234及走線上表面214。 導(dǎo)電柱下表面234及走線上表面214彼此面對。優(yōu)選地，走線210、走線接墊248及導(dǎo)電柱216的材料由銅制成，優(yōu)選通過電鍍形 成。優(yōu)選地，走線上表面214、走線接墊248及導(dǎo)電柱下表面234可以用無電鍍鎳/無電鍍 鈀/浸金(ENEPIG)涂布，以作為表面保護(hù)及增加與另一構(gòu)件的接合能力。在本實(shí)施例中，走線接墊248不與導(dǎo)電柱216重疊，即設(shè)置在同一走線210上的走 線接墊248與導(dǎo)電柱216沿著走線210的延伸方向(即圖2A中的水平方向)分開一距離。走線接墊248靠近芯片204設(shè)置，使引線206以最短距離連接芯片204與走線接 墊對8，可降低引線206的串?dāng)_和短路風(fēng)險(xiǎn)。另外，更短的引線長度減小了制造成本。如圖2A所示，半導(dǎo)體封裝件200的走線接墊248不再限于只能設(shè)于半導(dǎo)體封裝件 200的周邊部位，走線接墊248優(yōu)選地靠近芯片204配置。優(yōu)選地，導(dǎo)電柱也設(shè)置于走線基 板202內(nèi)。半導(dǎo)體封裝件200的輸出/入接點(diǎn)的數(shù)目可大幅增加。并且，走線接墊248及 導(dǎo)電柱216被保護(hù)在模塑化合物208的內(nèi)部，不易受到環(huán)境的侵蝕。優(yōu)選地，走線210及導(dǎo)電柱216通過電鍍形成，與已知的蝕刻的引線框架相較，走 線210及導(dǎo)電柱216可實(shí)現(xiàn)較小的特征尺寸，且在走線基板內(nèi)彼此靠近設(shè)置。因此，本實(shí)施 例的半導(dǎo)體封裝件200符合輕薄短小的趨勢。本實(shí)施例中，導(dǎo)電柱216相距走線模塑化合物218的側(cè)面222的距離小于走線接 墊248相距側(cè)面222的距離，以形成扇出型(Fan-out)半導(dǎo)體封裝件。雖然本實(shí)施例的半導(dǎo)體封裝件200以扇出型半導(dǎo)體封裝件為例作說明，然本發(fā)明 的半導(dǎo)體封裝件亦可為扇入型(Fan-in)半導(dǎo)體封裝件。請參照圖2B，其顯示依照本發(fā)明 另一實(shí)施例的半導(dǎo)體封裝件。半導(dǎo)體封裝件240為扇入型半導(dǎo)體封裝件，導(dǎo)電柱216相距 走線模塑化合物218的側(cè)面222的距離大于走線接墊248相距走線模塑化合物218的側(cè)面222的距離，即導(dǎo)電柱216相距走線模塑化合物218的側(cè)面222距離大于走線接墊248相距 走線模塑化合物218的側(cè)面222的距離，以形成扇入型結(jié)構(gòu)。請回到圖2A，粘接劑236將芯片204固設(shè)于走線基板202上。圖2A的粘接劑236 可以是導(dǎo)電性或絕緣性材料。當(dāng)芯片設(shè)于具有導(dǎo)電性的芯片座，例如是顯示于圖8的芯片 座302上時(shí)，粘接劑236優(yōu)選地由絕緣性材料制成。引線206電性連接芯片204與走線接墊M8。芯片模塑化合物208設(shè)于走線模塑 化合物218及走線210上并包覆芯片204、粘接劑236及引線206。以下詳細(xì)顯示圖2A的半導(dǎo)體封裝件的制造方法的工藝。請參照圖3A-3J圖及圖 4，圖3A-3J顯示圖2A的半導(dǎo)體封裝件的工藝，圖4顯示依照本發(fā)明第一實(shí)施例的半導(dǎo)體封 裝件的制造方法流程圖。如圖3A所示，方法始于步驟S402，提供載具228。然后，方法進(jìn)行到如圖:3B所示的步驟S404，優(yōu)選通過電鍍，形成多條走線210及走 線接墊248于載具228的載具下表面230。每條走線210具有彼此相對的走線下表面212 及走線上表面214，其中走線接墊248形成于走線上表面214上。然后，方法進(jìn)行到如圖3C所示的步驟S406，優(yōu)選通過電鍍，形成多個(gè)導(dǎo)電柱216于 走線下表面212上。然后，方法進(jìn)行到如圖3D所示的步驟S408，以走線模塑化合物218包覆導(dǎo)電柱 216及走線210。然后，方法進(jìn)行到如圖3E所示的步驟S410，優(yōu)選研磨走線模塑化合物218的底面 232(顯示于圖3D)，以暴露出每個(gè)導(dǎo)電柱的下表面234。然后，方法進(jìn)行到如圖3F所示的步驟S412，通過蝕刻，移除圖3E的載具228，以暴 露出走線上表面214及走線接墊M8，并使導(dǎo)電柱216、走線210及走線模塑化合物218 — 起形成走線基板202。然后，方法進(jìn)行到如圖3G所示的步驟S414，粘接劑236將芯片204固定于走線基 板202的暴露出走線上表面214的表面上。然后，方法進(jìn)行到如圖3H所示的步驟S416，通過多條引線206，電性連接芯片204 與走線接墊對8。然后，方法進(jìn)行到如圖31所示的步驟S418，形成芯片模塑化合物208于走線模塑 化合物218上，其中芯片模塑化合物208優(yōu)選通過模塑工藝包覆芯片204、粘接劑236及引 線 206。然后，方法進(jìn)行到如圖3J圖所示的步驟S420，沿著切割路徑P，分割芯片模塑化合 物208及走線基板202，以形成多個(gè)半導(dǎo)體封裝件M0。第二實(shí)施例請參照圖5，其顯示依照本發(fā)明第二實(shí)施例的半導(dǎo)體封裝件。在第二實(shí)施例中，與 第一實(shí)施例相似的元件沿用相同標(biāo)號(hào)，在此不再贅述。第二實(shí)施例的半導(dǎo)體封裝件300與 第一實(shí)施例的半導(dǎo)體封裝件200不同之處在于，半導(dǎo)體封裝件300包含芯片座302 (優(yōu)選由 銅形成)。以下詳細(xì)顯示圖5的半導(dǎo)體封裝件的制造方法的工藝。請參照圖6A-6C及圖7， 圖6A-6C顯示圖5的半導(dǎo)體封裝件的制造方法的工藝，圖7顯示依照本發(fā)明第二實(shí)施例的半導(dǎo)體封裝件的制造方法流程圖。步驟S702-步驟S704相似于圖4的步驟S402-步驟S404，在此不再贅述。以下從 步驟S706開始說明。接下來，方法進(jìn)行到如圖6A所示的步驟S706，形成多個(gè)芯片座302于載具228的 載具下表面230，優(yōu)選通過電鍍且優(yōu)選與走線一起形成。接著，方法進(jìn)行到步驟S708，形成多個(gè)導(dǎo)電柱216于走線下表面212上，步驟S708 相似于圖4的步驟S406，在此便不再贅述。然后，方法進(jìn)行到圖6B所示的步驟S710，通過模塑工藝，由走線模塑化合物218包 覆導(dǎo)電柱216、走線210及芯片座302。之后，方法進(jìn)行到步驟S712-步驟S714，優(yōu)選研磨走線模塑化合物218的底面，以 及移除圖6A的載具228。步驟S712-步驟S714相似于圖4的步驟S410-步驟S412，在此 便不再贅述。然后，方法進(jìn)行到如圖6C所示的步驟S716，使用粘接劑236來將芯片204固定于 芯片座302的上表面250上。接下來的步驟S718-步驟S722相似于圖4的步驟S416-步驟S420，在此便不再贅 述。第三實(shí)施例請參照圖8，其顯示依照本發(fā)明第三實(shí)施例的半導(dǎo)體封裝件。在第三實(shí)施例中，與 第二實(shí)施例相似的元件沿用相同標(biāo)號(hào)，在此不再贅述。第三實(shí)施例的半導(dǎo)體封裝件400與 第二實(shí)施例的半導(dǎo)體封裝件300不同之處在于，半導(dǎo)體封裝件400還包含多個(gè)芯片座支撐 柱402(優(yōu)選由銅形成)。而且請參照圖9，其顯示依照本發(fā)明第三實(shí)施例的半導(dǎo)體封裝件的制造方法流程 圖。步驟S902-步驟S906相似于圖7的步驟S702-步驟S706，在此不再贅述。以下從步驟 S908開始說明。而且請同時(shí)參照圖10，其顯示具有芯片座支撐柱的第三實(shí)施例的半導(dǎo)體封裝件。 在步驟S908中，形成多個(gè)芯片座支撐柱402于芯片座302的下表面404上，優(yōu)選通過電鍍 且優(yōu)選與導(dǎo)電柱一起形成。接下來的步驟S910-S914相似于圖7的步驟S708-S712，在此便不再贅述。特別一 提的是，在步驟S912中，走線模塑化合物218還優(yōu)選通過模塑工藝包覆芯片座支撐柱402。芯片座支撐柱402可連接至外部電路，例如電路板的假(Dummy)接墊上，用于強(qiáng)化 半導(dǎo)體封裝件與外部電路的接合能力，提升可靠度。優(yōu)選地，弓丨線亦可經(jīng)由芯片座電性連接 芯片到芯片座支撐柱，而芯片座支撐柱再連接至外部電路，例如電路板的接地(Ground)接 墊上，為了接地目的。接下來的步驟S916-步驟S9M相似于圖7的步驟S714-步驟S722，在此便不再贅 述。第四實(shí)施例請參照圖11，其顯示依照本發(fā)明第四實(shí)施例的半導(dǎo)體封裝件。在第四實(shí)施例中，與 第三實(shí)施例相似的元件沿用相同標(biāo)號(hào)，在此不再贅述。第四實(shí)施例的半導(dǎo)體封裝件500與 第三實(shí)施例的半導(dǎo)體封裝件400不同之處在于，半導(dǎo)體封裝件500為扇出型結(jié)構(gòu)且還包括多個(gè)走線支撐柱502 (優(yōu)選由銅形成且優(yōu)選與導(dǎo)電柱一起形成)。如圖11所示，走線支撐柱502與走線接墊248重疊，提升了走線210的剛性。進(jìn) 一步地說，當(dāng)引線206引線鍵合于走線210的走線接墊248上時(shí)，由于半導(dǎo)體封裝件500設(shè) 有走線支撐柱502，故引線206可支撐走線210，以抵抗打線工具在引線鍵合過程中的施力， 避免走線210過度彎曲變形而導(dǎo)致引線206無法與走線接墊248連接。也請參照圖12，其顯示依照本發(fā)明第四實(shí)施例的半導(dǎo)體封裝件的制造方法流程 圖。步驟S102-步驟S108相似于圖9的步驟S902-步驟S908，在此不再贅述。以下從步驟 SllO開始說明。而且，請參照圖13，其顯示具有多個(gè)走線支撐柱的本實(shí)施例的半導(dǎo)體封裝件。在步 驟SllO中，形成多個(gè)走線支撐柱502于走線下表面212上?；蛘?，多個(gè)走線支撐柱502也 可在步驟106中與導(dǎo)電柱一起形成。接下來的步驟Sl 12-步驟Sl 16相似于圖9的步驟S910-步驟S914，在此便不再贅 述。特別一提的是，在步驟S114中，走線模塑化合物218還優(yōu)選通過模塑工藝包覆走線支 撐柱502。接下來的步驟Sl 18-步驟SU6相似于圖9的步驟S916-步驟S9M，在此便不再贅 述。第五實(shí)施例請參照圖14，其顯示依照本發(fā)明第五實(shí)施例的半導(dǎo)體封裝件。在第五實(shí)施例中，與 第四實(shí)施例相似的元件沿用相同標(biāo)號(hào)，在此不再贅述。第五實(shí)施例的半導(dǎo)體封裝件100與 第四實(shí)施例的半導(dǎo)體封裝件500不同之處在于，半導(dǎo)體封裝件100還包括絕緣層134，優(yōu)選 為焊劑防護(hù)膜或聚酰亞胺。優(yōu)選地，絕緣層134可防止芯片座支撐柱402及走線支撐柱502受到外部的污染， 避免影響半導(dǎo)體封裝件100與外部電子元件的電性連接品質(zhì)。優(yōu)選地，絕緣層134電性隔 離芯片座支撐柱402與外部電路，例如是電路板(未顯示)，避免芯片座支撐柱402與外部 電路發(fā)生短路。而且，請參照圖15，其顯示依照本發(fā)明第五實(shí)施例的半導(dǎo)體封裝件的制造方法流 程圖。步驟S202-2M相似于圖12的步驟S102-S124，在此不再贅述。以下從步驟開 始說明。而且，請參照圖16，其顯示在制造過程中形成有絕緣層的本實(shí)施例的半導(dǎo)體封裝 件。在步驟中，形成絕緣層134于走線模塑化合物218的露出導(dǎo)電柱下表面234的表 面上，并覆蓋芯片座支撐柱402的下表面102及走線支撐柱502的下表面104。優(yōu)選地，絕 緣層由旋涂或者絲網(wǎng)印刷工藝形成?；蛘咂淇梢酝ㄟ^光刻工藝形成。優(yōu)選地，絕緣層134 露出導(dǎo)電柱下表面234，可使導(dǎo)電柱216與外部電路電性連接。接下來的步驟相似于圖12的步驟S126，在此便不再贅述。第六實(shí)施例請參照圖17，其顯示本發(fā)明第六實(shí)施例的半導(dǎo)體封裝件。在第六實(shí)施例中，與第五 實(shí)施例相似的元件沿用相同標(biāo)號(hào)，在此不再贅述。第六實(shí)施例的半導(dǎo)體封裝件150與第五 實(shí)施例的半導(dǎo)體封裝件100不同之處在于，半導(dǎo)體封裝件150包括二絕緣層152及154(優(yōu) 選為焊劑防護(hù)膜或聚酰亞胺)。
而且，請參照圖18，其顯示依照本發(fā)明第六實(shí)施例的半導(dǎo)體封裝件的制造方法流 程圖。步驟S1802-S1818相似于圖15的步驟S202-S218，在此不再贅述。以下從步驟 S1820開始說明。在步驟S1820中，形成絕緣層152(絕緣層152顯示于圖17)于走線基板202的露 出導(dǎo)電柱216的下表面262上，以及形成絕緣層巧4于走線基板202的露出走線上表面214 的上表面260上。優(yōu)選地，絕緣層152和154由旋涂或者絲網(wǎng)印刷工藝形成?；蛘咂淇梢?通過光刻工藝形成。絕緣層152具有多個(gè)開口 156，每個(gè)開口 156對應(yīng)地露出每個(gè)導(dǎo)電柱 216的下表面沈2。絕緣層巧4具有多個(gè)開口 158，開口 158對應(yīng)地露出走線接墊M8。如 此，可減少涂布導(dǎo)電柱216的下表面沈2以及走線上表面214的無電鍍/浸金(ENIG)的用 量、保護(hù)走線上表面214以及提升基板強(qiáng)度。接下來的步驟S1822-步驟相似于圖15的步驟S220-步驟S2M，在此不再 贅述。接下來的步驟相似于圖15的步驟，在此不再贅述。第七實(shí)施例請參照圖19，其顯示第七實(shí)施例的半導(dǎo)體封裝件。第七實(shí)施例的半導(dǎo)體封裝件 1100與第一實(shí)施例的半導(dǎo)體封裝件200不同之處在于，芯片204設(shè)于走線基板1106的暴露 出導(dǎo)電柱1102的表面上。半導(dǎo)體封裝件1100包括走線基板1106、芯片204、多條引線1110、芯片模塑化合物 1112(優(yōu)選模塑化合物)及粘接劑236 (優(yōu)選環(huán)氧聚合物)。走線基板1106包括多條走線1116、多個(gè)導(dǎo)電柱1102及走線模塑化合物1120。每 條走線1116具有彼此相對的走線上表面11 與走線下表面1IM，導(dǎo)電柱1102具有導(dǎo)電柱 上表面1134。導(dǎo)電柱1102形成于走線上表面11 上。走線模塑化合物1120包覆導(dǎo)電柱1102 及走線1116，并暴露出導(dǎo)電柱上表面1134及走線下表面11M。走線1116及導(dǎo)電柱1102 優(yōu)選由銅制成，且優(yōu)選通過電鍍形成。粘接劑236將芯片204固設(shè)于走線基板1106的暴露 出導(dǎo)電柱1102的表面上。請參照圖20，其顯示依照本發(fā)明第七實(shí)施例的半導(dǎo)體封裝件的制造方法流程圖。 步驟S302-步驟S312相似于圖4的步驟S402-步驟S412，在此不再贅述。在步驟S314中，芯片204設(shè)于走線基板1106的露出導(dǎo)電柱上表面1134的表面上。在步驟S316中，多條引線206電性連接芯片204與導(dǎo)電柱1102上的接墊1136。接下來的步驟S318-步驟S320相似于圖4的步驟S418-步驟S420，在此便不再贅 述。請參照圖21，其顯示本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件。半導(dǎo)體封裝件1900可 包括芯片204、走線1116、多條引線1110、多個(gè)導(dǎo)電柱1102、多個(gè)走線支撐柱1904、多個(gè)接 墊1136、芯片座302及多個(gè)芯片座支撐柱1902。芯片座支撐柱1902設(shè)于芯片座302的下 表面上。粘接劑236將芯片204固設(shè)于芯片座支撐柱1902的下表面上。走線模塑化合物 (未標(biāo)示)包覆芯片座302與芯片座支撐柱1902，且走線模塑化合物的下表面暴露出芯片 座支撐柱1902的下表面。
導(dǎo)電柱1102及走線支撐住1904可設(shè)于走線1116上。多條引線1100可電性連接 芯片204與導(dǎo)電柱1102上的接墊1136，以及電性連接芯片204與走線支撐住1904上的接 墊 1906。第八實(shí)施例請參照圖22，其顯示圖2A的半導(dǎo)體封裝件的底視圖。導(dǎo)電柱216沿著第一框線Ll 排列，即導(dǎo)電柱216排列成一排。而走線接墊248沿著第二框線L2排列，即走線接墊248 排列成一排。其中第一框線Ll與第二框線L2環(huán)繞芯片。請參照圖23，其顯示依照本發(fā)明第八實(shí)施例的半導(dǎo)體封裝件的底視圖。在第八實(shí) 施例中，與第一實(shí)施例相似的元件沿用相同標(biāo)號(hào)，在此不再贅述。第八實(shí)施例的半導(dǎo)體封裝 件600與第一實(shí)施例的半導(dǎo)體封裝件200不同之處在于，半導(dǎo)體封裝件600的導(dǎo)電柱216 排列成多排。半導(dǎo)體封裝件600的導(dǎo)電柱216包括多個(gè)第一導(dǎo)電柱216 (1)及多個(gè)第二導(dǎo)電柱 216(2)。第一導(dǎo)電柱216(1)沿著第三框線L3排列，第二導(dǎo)電柱216(2)沿著第四框線L4 排列。第三框線L3相距側(cè)面222的距離D7不同于第四框線L4相距側(cè)面222的距離D8，使 導(dǎo)電柱216排列成二排。其中，第三框線L3及第四框線L4環(huán)繞芯片。優(yōu)選地，如圖23所示，第一導(dǎo)電柱216(1)與第二導(dǎo)電柱216(2)可錯(cuò)排。優(yōu)選地，通過第一導(dǎo)電柱216(1)及第二導(dǎo)電柱216( 彼此錯(cuò)排，使得半導(dǎo)體封裝 件容納更多的導(dǎo)電柱216。也就是說，半導(dǎo)體封裝件的輸出/輸入的接點(diǎn)數(shù)目可大幅增加。此外，第一導(dǎo)電柱216(1)中相鄰二者的間距Wl不同于第二導(dǎo)電柱216 (2)中相鄰 二者的間距W2。雖然，本實(shí)施例的第一導(dǎo)電柱216(1)中相鄰二者的間距Wl不同于第二導(dǎo)電柱 216(2)中相鄰二者的間距W2。然而，在其它實(shí)施例中，間距Wl亦可相同于間距W2。如此， 可增加第一導(dǎo)電柱216(1)及第二導(dǎo)電柱216( 在分布上的設(shè)計(jì)彈性。第九實(shí)施例請參照圖M，其顯示第九實(shí)施例的半導(dǎo)體封裝件。在第九實(shí)施例中，與第八實(shí)施例 相似的元件沿用相同標(biāo)號(hào)，在此不再贅述。第九實(shí)施例的半導(dǎo)體封裝件700與第八實(shí)施例 的半導(dǎo)體封裝件600不同之處在于，半導(dǎo)體封裝件700的走線接墊248排列成多排。半導(dǎo)體封裝件700的走線接墊248包括多個(gè)第一走線接墊M8(l)及多個(gè)第二走 線接墊M8 (2)。第一走線接墊MS(I)沿著第五框線L5排列，第二走線接墊M8 (2)沿著第 六框線L6排列。第五框線L5相距走線模塑化合物218的側(cè)面222的距離D9不同于第六 框線L6相距走線模塑化合物218的側(cè)面222的距離D10，使走線接墊248排列成兩排。優(yōu) 選地，第五框線L5及第六框線L6環(huán)繞芯片。優(yōu)選地，如圖M所示，第一走線接墊M8(l)與第二走線接墊^8( 可錯(cuò)排。通過第一走線接墊MS(I)及第二走線接墊^8( 彼此錯(cuò)排，使得半導(dǎo)體封裝件 700可容納更多的走線接墊M8。也就是說，半導(dǎo)體封裝件700的輸出/輸入的接點(diǎn)數(shù)目可 大幅增加。此外，第一走線接墊M8(l)中相鄰二者的間距W3可不同于第二走線接墊M8(2) 中相鄰二者的間距W4。然而，在其它實(shí)施例中，第一走線接墊M8(l)中相鄰二者的間距亦 可相同于第二走線接墊對8 (2)中相鄰二者的間距。如此，可增加第一走線接墊M8(l)及第二走線接墊^8( 在分布上的設(shè)計(jì)彈性。第十實(shí)施例請參照圖25，其顯示第十實(shí)施例的半導(dǎo)體封裝件。在第十實(shí)施例中，與第一實(shí)施例 相似的元件沿用相同標(biāo)號(hào)，在此不再贅述。第十實(shí)施例的半導(dǎo)體封裝件900與第一實(shí)施例 的半導(dǎo)體封裝件200不同之處在于，半導(dǎo)體封裝件900的導(dǎo)電柱216及走線接墊248呈不 規(guī)則排列。進(jìn)一步地說，半導(dǎo)體封裝件900的導(dǎo)電柱216的一者(例如是導(dǎo)電柱216 (3))與 走線模塑化合物218的側(cè)面222相距第一距離D1。導(dǎo)電柱216的另一者(例如是導(dǎo)電柱 216(4))與走線模塑化合物218的側(cè)面222相距第二距離D2，第一距離Dl不同于第二距離 D2。亦即，本實(shí)施例的導(dǎo)電柱216可不規(guī)則排列。此外，優(yōu)選地，走線接墊248的一者(例如是走線接墊M8 (3))與走線模塑化合物 218的側(cè)面222相距第三距離D3，走線接墊M8的另一者(例如是走線接墊M8(4))與側(cè) 面222相距第四距離D4，第三距離D3不同于第四距離D4。亦即，本實(shí)施例的走線接墊248 可不規(guī)則排列。此外，從上述第六實(shí)施例至第九實(shí)施例可知，由于導(dǎo)電柱與走線優(yōu)選通過電鍍形 成，故走線可以任意延伸而導(dǎo)電柱可以任意排列成多種圖案，使本發(fā)明的半導(dǎo)體封裝件增 加許多設(shè)計(jì)彈性。本發(fā)明上述實(shí)施例所披露的半導(dǎo)體封裝件及其制造方法以及走線基板及其制造 方法，具有多項(xiàng)優(yōu)點(diǎn)，以下僅列舉部分優(yōu)點(diǎn)說明如下(1).走線支撐柱的設(shè)置，提升走線的剛性。因此，當(dāng)引線鍵合引線于走線上的走線 接墊時(shí)，不會(huì)因?yàn)榇蚓€工具的施力而造成走線的過度彎曲變形。如此，提升了引線鍵合的品 質(zhì)。(2).導(dǎo)電柱錯(cuò)排，使得半導(dǎo)體封裝件可容納更多的導(dǎo)電柱。也就是說，半導(dǎo)體封裝 件的輸出/輸入的接點(diǎn)數(shù)目大幅增加。(3).導(dǎo)電柱與走線接墊可排列成多排，使得半導(dǎo)體封裝件的輸出/輸入的接點(diǎn)數(shù) 目大幅增加。.由于導(dǎo)電柱與走線優(yōu)選通過電鍍形成，故走線可以任意延伸而導(dǎo)電柱可以任 意排列成多種圖案，使半導(dǎo)體封裝件增加許多設(shè)計(jì)彈性。(5).走線接墊靠近芯片設(shè)置，使引線以最短距離連接芯片與走線接墊，避免引線 短路。(6).走線接墊不再限于設(shè)于半導(dǎo)體封裝件的周邊部位，因此半導(dǎo)體封裝件的輸出 /入接點(diǎn)的數(shù)目可大幅增加。(7).走線接墊及導(dǎo)電柱被保護(hù)在模塑化合物內(nèi)部，不易受到環(huán)境的侵蝕。(8).走線及導(dǎo)電柱優(yōu)選通過電鍍形成，與通常已知的引線框架相較，走線及導(dǎo)電 柱具有較小的尺寸和體積，因此上述實(shí)施例的半導(dǎo)體封裝件符合輕薄短小的趨勢。雖然本發(fā)明已以示例和優(yōu)選實(shí)施例進(jìn)行描述，然可以理解本發(fā)明并布限于此。而 是相反，本發(fā)明旨在覆蓋各種改進(jìn)以及相似的步驟和工序，且因此所附權(quán)利要求的范圍應(yīng) 被最寬泛的解釋，從而包括所有這樣的改進(jìn)以及相似的步驟和工序。
權(quán)利要求
1.一種半導(dǎo)體封裝件，包括 走線基板，包括多條走線；多個(gè)導(dǎo)電柱，對應(yīng)地形成于所述走線上；多個(gè)走線接墊，對應(yīng)地設(shè)于所述走線上，各所述走線接墊與各所述導(dǎo)電柱沿著所述走 線的延伸方向分開一距離；及走線模塑化合物，包覆所述導(dǎo)電柱及所述走線，并暴露出各所述導(dǎo)電柱的導(dǎo)電柱表面 及各所述走線的走線表面；芯片，設(shè)置于該走線基板上；多條引線，電性連接該芯片與所述走線；以及芯片模塑化合物，設(shè)于該走線基板上，該芯片模塑化合物包覆該芯片及所述引線。
2.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該芯片設(shè)于該走線基板的暴露出所述走線 表面的表面上，所述走線接墊對應(yīng)地設(shè)于所述走線表面上，所述引線對應(yīng)地電性連接該芯 片與所述走線接墊。
3.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該芯片設(shè)置于該走線基板的暴露出所述導(dǎo) 電柱表面的表面上，所述弓I線對應(yīng)地電性連接該芯片與所述導(dǎo)電柱表面。
4.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中所述導(dǎo)電柱相距該走線模塑化合物的一側(cè) 面的距離大于各所述走線接墊相距該走線模塑化合物的該側(cè)面的距離。
5.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中所述導(dǎo)電柱相距該走線模塑化合物的一側(cè) 面的距離小于各所述走線接墊相距該走線模塑化合物的該側(cè)面的距離。
6.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該走線基板還包括多個(gè)走線支撐柱，形成于所述走線的相對于所述暴露的走線表面的表面上。
7.如權(quán)利要求6所述的半導(dǎo)體封裝件，其中，所述走線支撐柱與所述走線接墊重疊。
8.如權(quán)利要求6所述的半導(dǎo)體封裝件，其中該走線模塑化合物暴露出各所述走線支撐 柱的表面，該半導(dǎo)體封裝件還包括絕緣層，形成于各所述走線支撐柱的該表面上。
9.如權(quán)利要求6所述的半導(dǎo)體封裝件，其中該走線模塑化合物包覆各所述走線支撐柱。
10.如權(quán)利要求6所述的半導(dǎo)體封裝件，其中各所述走線支撐柱的截面形狀為圓形、三 角形或方形。
11.如權(quán)利要求2所述的半導(dǎo)體封裝件，其中該走線基板還包括 芯片座，該芯片設(shè)置于該芯片座的上表面上；其中，該走線模塑化合物還包覆該芯片座，且該走線模塑化合物的上表面暴露出該芯 片座的該上表面。
12.如權(quán)利要求11所述的半導(dǎo)體封裝件，其中該走線基板還包括 多個(gè)芯片座支撐柱，設(shè)于該芯片座的下表面上；其中，該走線模塑化合物還包覆所述芯片座支撐柱并露出各所述芯片座支撐柱的下表
13.如權(quán)利要求12所述的半導(dǎo)體封裝件，還包括絕緣層，形成于各所述芯片座支撐柱的該下表面上。
14.如權(quán)利要求3所述的半導(dǎo)體封裝件，其中該走線基板還包括 芯片座；芯片座支撐柱，設(shè)于該芯片座的下表面上，該芯片設(shè)置于該芯片座支撐柱的下表面上；其中，該走線模塑化合物還包覆該芯片座與該芯片座支撐柱，且該走線模塑化合物的 下表面暴露出該芯片座支撐柱的該下表面。
15.如權(quán)利要求14所述的半導(dǎo)體封裝件，其中該走線模塑化合物暴露出該芯片座的上 表面，該半導(dǎo)體封裝件還包括絕緣層，形成于該芯片座的該上表面上。
16.如權(quán)利要求1所述的半導(dǎo)體封裝件，還包括絕緣層，形成于該走線基板的露出所述導(dǎo)電柱表面的表面上，該絕緣層具有多個(gè)開口， 所述開口對應(yīng)地露出各所述導(dǎo)電柱表面。
17.如權(quán)利要求1所述的半導(dǎo)體封裝件，還包括絕緣層，形成于該走線基板的露出所述走線表面的表面上，該絕緣層具有多個(gè)開口，所 述開口對應(yīng)地露出所述走線接墊。
18.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中所述導(dǎo)電柱的一者與該走線模塑化合物 的一側(cè)面相距第一距離，所述導(dǎo)電柱的另一者與該走線模塑化合物的該側(cè)面相距第二距 離，該第一距離不同于該第二距離。
19.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中所述導(dǎo)電柱沿著第一框線排列，該第一框 線環(huán)繞該芯片。
20.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中所述導(dǎo)電柱包括多個(gè)第一導(dǎo)電柱及多個(gè) 第二導(dǎo)電柱，所述第一導(dǎo)電柱沿著第三框線排列，所述第二導(dǎo)電柱沿著第四框線排列，該第 三框線相距該走線模塑化合物的一側(cè)面的距離不同于該第四框線相距該側(cè)面的距離，其中 該第三框線及該第四框線環(huán)繞該芯片。
21.如權(quán)利要求20所述的半導(dǎo)體封裝件，其中所述第一導(dǎo)電柱與所述第二導(dǎo)電柱錯(cuò)排。
22.如權(quán)利要求20所述的半導(dǎo)體封裝件，其中所述第一導(dǎo)電柱中相鄰二者的間距不同 于或?qū)嵸|(zhì)上相同于所述第二導(dǎo)電柱的相鄰二者的間距。
23.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中所述走線接墊的一者與該走線模塑化合 物的側(cè)面相距第三距離，所述走線接墊的另一者與該側(cè)面相距第四距離，該第三距離不同 于該第四距離。
24.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中所述走線接墊沿著第二框線排列，其中該 第二框線環(huán)繞該芯片。
25.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中所述走線接墊包括多個(gè)第一走線接墊及 多個(gè)第二走線接墊，所述第一走線接墊沿著第五框線排列，該第五框線實(shí)質(zhì)上平行于該走 線模塑化合物的一側(cè)面，所述第二走線接墊沿著第六框線排列，該第五框線相距該側(cè)面的 距離不同于該第六框線相距該側(cè)面的距離。
26.如權(quán)利要求25所述的半導(dǎo)體封裝件，其中所述第一走線接墊與所述第二走線接墊錯(cuò)排。
27.如權(quán)利要求25所述的半導(dǎo)體封裝件，其中所述第一走線接墊中相鄰二者的間距不 同于或?qū)嵸|(zhì)上相同于所述第二走線接墊中相鄰二者的間距。
28.一種走線基板，用以承載芯片，該走線基板包括 多條走線；多個(gè)導(dǎo)電柱，對應(yīng)地形成于所述走線上；多個(gè)走線接墊，對應(yīng)地設(shè)于所述走線上，各所述走線接墊與各所述導(dǎo)電柱沿著所述走 線的延伸方向分開一距離；以及走線模塑化合物，包覆所述導(dǎo)電柱及所述走線，并暴露出各所述導(dǎo)電柱的導(dǎo)電柱表面 及各所述走線的走線表面。
29.一種半導(dǎo)體封裝件的制造方法，包括 提供一載具；形成多條走線于該載具的下表面上；形成多個(gè)走線接墊于所述走線上，其中各所述走線接墊與各所述導(dǎo)電柱沿著所述走線 的延伸方向分開一距離；形成多個(gè)導(dǎo)電柱于所述走線上； 通過走線模塑化合物，包覆所述導(dǎo)電柱及所述走線； 研磨該走線模塑化合物的底面，以暴露出各所述導(dǎo)電柱的導(dǎo)電柱表面； 移除該載具，以暴露出各所述走線的走線表面，使所述導(dǎo)電柱、所述走線及該走線模塑 化合物形成走線基板；設(shè)置芯片于該走線基板；經(jīng)由多條引線，對應(yīng)地電性連接該芯片與所述走線；形成芯片模塑化合物于該走線基板上，其中該芯片模塑化合物包覆該芯片及所述引線。
30.如權(quán)利要求四所述的制造方法，其中該芯片設(shè)于該走線基板的暴露出所述走線表 面的表面上，所述走線接墊對應(yīng)地設(shè)于所述走線表面上，所述引線對應(yīng)地電性連接該芯片 與所述走線接墊。
31.如權(quán)利要求四所述的制造方法，其中該芯片設(shè)置于該走線基板的暴露出所述導(dǎo)電 柱表面的表面上，所述弓I線對應(yīng)地電性連接該芯片與所述導(dǎo)電柱表面。
32.如權(quán)利要求四所述的制造方法，其中形成所述走線的該步驟通過電鍍完成。
33.如權(quán)利要求四所述的制造方法，其中形成所述導(dǎo)電柱的該步驟通過電鍍完成。
34.如權(quán)利要求四所述的制造方法，還包括分割該芯片模塑化合物及該走線基板，以形成多個(gè)半導(dǎo)體封裝件。
35.如權(quán)利要求四所述的制造方法，還包括形成多個(gè)走線支撐柱于所述走線的相對于所述暴露的走線表面的表面上。
36.如權(quán)利要求35所述的制造方法，其中研磨該走線模塑化合物的底面的該步驟包括研磨該走線模塑化合物，使該走線模塑化合物暴露出各所述走線支撐柱的下表面；以及該制造方法還包括形成絕緣層于各所述走線支撐柱的該下表面上。
37.如權(quán)利要求35所述的制造方法，其中所述走線支撐柱與所述走線接墊重疊。
38.如權(quán)利要求四所述的制造方法，其中在研磨該走線模塑化合物的底面的該步驟之 后，該制造方法還包括形成絕緣層于該走線基板的露出所述導(dǎo)電柱表面的表面上，該絕緣層具有多個(gè)開口， 所述開口對應(yīng)地露出各所述導(dǎo)電柱表面。
39.如權(quán)利要求四所述的制造方法，其中設(shè)置該芯片于該走線基板上的該步驟之前， 該制造方法還包括形成一絕緣層于該走線基板的露出所述走線表面的表面上，該絕緣層具有多個(gè)開口， 所述開口對應(yīng)地露出所述走線接墊。
40.如權(quán)利要求四所述的制造方法，其中在移除該載具的該步驟之前，該制造方法還 包括形成芯片座于該載具的該下表面上；設(shè)置該芯片的該步驟還包括設(shè)置該芯片于該芯片座的一上表面；以及通過該走線模塑化合物包覆所述導(dǎo)電柱及所述走線的該步驟還包括 通過該走線模塑化合物包覆該芯片座。
41.如權(quán)利要求40所述的制造方法，其中于移除該載具的該步驟之前，該制造方法還 包括形成多個(gè)芯片座支撐柱于該芯片座的下表面上；以及通過該走線模塑化合物包覆所述導(dǎo)電柱及所述走線的該步驟還包括通過該走線模塑化合物包覆所述芯片座支撐柱。
42.如權(quán)利要求41所述的制造方法，其中形成該芯片座及所述芯片座支撐柱的該步驟 通過電鍍實(shí)施。
43.如權(quán)利要求41所述的制造方法，其中研磨該走線模塑化合物的底面的該步驟包括研磨該走線模塑化合物，使該走線模塑化合物暴露出各所述芯片座支撐柱的下表面；以及該制造方法還包括形成絕緣層于各所述芯片座支撐柱的該下表面上。
44.如權(quán)利要求四所述的制造方法，其中于移除該載具的該步驟之前，該制造方法還 包括形成芯片座于該載具的該下表面上； 形成芯片座支撐柱于該芯片座的下表面上； 研磨該走線模塑化合物的底面的該步驟包括研磨該走線模塑化合物，使該走線模塑化合物暴露出該芯片座支撐柱的下表面。
45.如權(quán)利要求44所述的制造方法，其中形成該芯片座及所述芯片座支撐柱的該步驟 通過電鍍實(shí)施。
46.如權(quán)利要求44所述的制造方法，其中該制造方法還包括 形成絕緣層于該芯片座的上表面上。
47.一種走線基板的制造方法，包括提供一載具；形成多條走線于該載具的下表面上； 形成多個(gè)導(dǎo)電柱于所述走線上；形成多個(gè)走線接墊于所述走線上，各所述走線接墊與各所述導(dǎo)電柱沿著所述走線的延 伸方向分開一距離；通過走線模塑化合物，包覆所述導(dǎo)電柱及所述走線；研磨該走線模塑化合物的底面，以暴露出各所述導(dǎo)電柱的導(dǎo)電柱表面；以及移除該載具，以暴露出各所述走線的走線表面。
48.如權(quán)利要求47所述的制造方法，其中形成所述走線的該步驟通過電鍍實(shí)施。
49.如權(quán)利要求47所述的制造方法，其中形成所述導(dǎo)電柱的該步驟通過電鍍實(shí)施。
全文摘要
一種半導(dǎo)體封裝件及其制造方法以及走線基板及其制造方法。半導(dǎo)體封裝件包括走線基板、芯片及多條引線。走線基板包括多條走線、多個(gè)導(dǎo)電柱、多個(gè)走線接墊及走線模塑化合物。導(dǎo)電柱形成于走線的下表面。走線模塑化合物包覆導(dǎo)電柱及走線，并暴露出導(dǎo)電柱的下表面及走線的上表面。芯片設(shè)于走線基板，引線電性連接芯片與走線接墊，走線接墊系不與導(dǎo)電柱重疊。
文檔編號(hào)H01L23/498GK102132404SQ200980144233
公開日2011年7月20日 申請日期2009年11月6日 優(yōu)先權(quán)日2008年11月7日
發(fā)明者林少雄, 林建福 申請人:先進(jìn)封裝技術(shù)私人有限公司