專利名稱：存儲(chǔ)元件及存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在兩個(gè)電極之間具有高電阻層和離子源層的存儲(chǔ)元件，其中所述高電 阻層的電阻值主要由電壓施加來(lái)改變，還涉及包括該元件的存儲(chǔ)裝置。
背景技術(shù)：
在諸如計(jì)算機(jī)的信息設(shè)備中，廣泛使用高密度、高速運(yùn)行的DRAM(動(dòng)態(tài)隨機(jī)存儲(chǔ) 器)。但是，DRAM的問(wèn)題是制造成本很高，因?yàn)橄鄬?duì)于諸如邏輯電路和信號(hào)處理電路等用于 電子設(shè)備的通用電路來(lái)說(shuō)其制造過(guò)程復(fù)雜。此外，DRAM是易失性存儲(chǔ)器，當(dāng)關(guān)閉電源時(shí)其 中的信息丟失，所以需要頻繁進(jìn)行刷新操作。于是，提出了非易失性存儲(chǔ)器，當(dāng)關(guān)閉電源時(shí)其中的信息并不丟失，例如 !^eRAM(鐵電隨機(jī)存儲(chǔ)器)、MRA(磁阻隨機(jī)存儲(chǔ)器)等。在這些存儲(chǔ)器中，在不提供電力的 情況下寫入的信息可以保持很長(zhǎng)時(shí)間，由于不需要刷新操作，因而能耗大為降低。然而，在 上述這些非易失性存儲(chǔ)器中，隨著存儲(chǔ)單元尺寸的減小，確保存儲(chǔ)器的性能變得越發(fā)困難。 于是，提出了適應(yīng)存儲(chǔ)單元微型化的存儲(chǔ)器，例如專利文獻(xiàn)1和非專利文獻(xiàn)1、2中描述的新 型存儲(chǔ)元件。例如，專利文獻(xiàn)1和非專利文獻(xiàn)1中描述的存儲(chǔ)元件中，在兩個(gè)電極之間提供含有 Cu(銅)、Ag(銀)和Si(鋅)的至少一種金屬元素和S(硫)和義(硒)的至少一種氧族 元素的離子源層。兩個(gè)電極中的一個(gè)含有在離子源層中的金屬元素。在這種構(gòu)造的存儲(chǔ)元 件中，當(dāng)電壓施加在兩個(gè)電極之間時(shí)，包含在一個(gè)電極中的上述金屬元素作為離子擴(kuò)散進(jìn) 入離子源層，導(dǎo)致離子源層的諸如電阻值、電容值等電性質(zhì)發(fā)生變化。結(jié)果，利用這種電性 質(zhì)的改變，可以實(shí)現(xiàn)存儲(chǔ)功能。此外，例如在非專利文獻(xiàn)2中描述的存儲(chǔ)單元中，在兩個(gè)電極之間提供由Cr (鉻) 摻雜SrfrO3制成的晶體氧化物材料層。一個(gè)電極由SrRuO3或Pt (鉬)制成，另一個(gè)電極由 Au(金)或Pt (鉬)制成。但是，這種存儲(chǔ)元件的操作原理的細(xì)節(jié)并不為人所知。同時(shí)，在專利文獻(xiàn)1和非專利文獻(xiàn)1中描述的存儲(chǔ)元件中，離子源層自身的性質(zhì)決 定了存儲(chǔ)器的質(zhì)量性能。存儲(chǔ)器的性能包括，例如，操作速度(寫入速度和擦除速度)、擦 除性能(在重復(fù)操作中的寫入/擦除進(jìn)行之前的電阻與在寫入/擦除進(jìn)行之后的電阻之比 值，也稱為擦除電阻恢復(fù)性能)、記錄性能、數(shù)據(jù)保持性能(在熱加速測(cè)試之前和之后記錄 電阻和擦除電阻的變化)、重復(fù)操作次數(shù)、和記錄/擦除時(shí)的功耗。但是，在調(diào)整離子源層中 一種元素的組成比時(shí)，這些性能中的許多存在平衡制約的關(guān)系(tradeoff relationship)。 結(jié)果，例如，當(dāng)為了改善寫入速度而調(diào)整離子源層中的一種元素的組成比時(shí)，擦除性能有可 能變差。與此類似，僅靠調(diào)整離子源層中一種元素的組成比，不太容易同時(shí)改善存在平衡制 約關(guān)系的多種性能。為了解決這個(gè)問(wèn)題，例如，在專利文獻(xiàn)2中，使用了一種利用另外提供 一個(gè)高電阻層(氧化物層)來(lái)改善數(shù)據(jù)保持性能的方法。引用文獻(xiàn)專利文獻(xiàn)
專利文獻(xiàn)1 日本專利申請(qǐng)?zhí)乇?002-536840號(hào)公報(bào)專利文獻(xiàn)2 日本專利申請(qǐng)?zhí)亻_2004_3似843號(hào)公報(bào)非專利文獻(xiàn)非專利文獻(xiàn)1 《日經(jīng)電子》，2003年1月20日，第104頁(yè)非專利文獻(xiàn)2 :A. Beck 等人的 Appl. Phys. Lett.，77，(2000), p. 139

發(fā)明內(nèi)容
為了通過(guò)提供高電阻層來(lái)增加重復(fù)操作次數(shù)，必須選擇不容易被操作電流等破壞 的氧化物材料。然而，決定操作電壓的一個(gè)因素是離子滲透進(jìn)氧化物等的容易程度，并且離 子通常不容易滲透進(jìn)固體氧化物。因此，為了同時(shí)滿足增加重復(fù)操作次數(shù)和改善低壓操作 性能的要求，氧化物材料的選擇是至關(guān)重要的。鑒于上述問(wèn)題而實(shí)現(xiàn)了本發(fā)明，本發(fā)明的一個(gè)目的是提供一種能夠同時(shí)增加重復(fù) 操作次數(shù)和改善低壓操作性能的存儲(chǔ)元件，以及使用該元件的存儲(chǔ)裝置。本發(fā)明的存儲(chǔ)元件包含在第一電極和第二電極之間的由含有Te (碲)的氧化物制 成的高電阻層，和含有至少一種金屬元素和至少一種選自Te、S和％的氧族元素的離子源 層。本發(fā)明的存儲(chǔ)裝置包括排列成陣列或矩陣的這種存儲(chǔ)元件。在本發(fā)明的存儲(chǔ)元件和存儲(chǔ)裝置中，通過(guò)向第一電極和第二電極之間施加預(yù)定的 電壓，主要地，高電阻層的電阻值改變，于是信息被相應(yīng)地寫入或擦除。因?yàn)楦唠娮鑼佑蒚e 氧化物制成，所以重復(fù)操作次數(shù)得以增加，同時(shí)也允許低壓操作。在本發(fā)明的存儲(chǔ)元件和存儲(chǔ)裝置中，離子源層含有至少一種金屬元素和至少一種 選自Te、S和％的氧族元素，并且高電阻層由含Te的氧化物制成。結(jié)果，存在平衡制約關(guān) 系的重復(fù)操作次數(shù)和低壓操作性能可以同時(shí)得到改善。


圖1是示出了根據(jù)本發(fā)明一個(gè)實(shí)施方式的存儲(chǔ)元件的構(gòu)造的截面圖。圖2是使用圖1的存儲(chǔ)元件的存儲(chǔ)單元的電路構(gòu)造圖。圖3是示出了使用圖1的存儲(chǔ)元件的存儲(chǔ)單元陣列的示意性構(gòu)造的截面圖。圖4是這種存儲(chǔ)單元陣列的平面圖。圖5是解釋低壓操作性能的示意圖(實(shí)驗(yàn)1)。圖6是解釋重復(fù)操作次數(shù)的示意圖(實(shí)驗(yàn)2)。圖7是用于解釋同時(shí)滿足低壓操作特性和重復(fù)操作次數(shù)的組成范圍的特性圖。
具體實(shí)施例方式下面將參照附圖詳細(xì)描述本發(fā)明的實(shí)施方式。圖1示出了根據(jù)本發(fā)明一個(gè)實(shí)施方式的存儲(chǔ)元件的截面構(gòu)造。存儲(chǔ)元件10包括 在底部電極3和頂部電極6之間的高電阻層4和離子源層5。底部電極3例如提供在其內(nèi) 形成有CMSO (互補(bǔ)氧化物半導(dǎo)體)電路(其制造方法在后面參照?qǐng)D3詳述)的硅襯底1上， 并且作為連接CMOS電路部件的連接部件。存儲(chǔ)元件10通過(guò)在硅襯底1上按順序堆積底部電極3、高電阻層4、離子源層5、頂部電極6而形成。底部電極3包埋于形成在硅襯底1上的絕緣層2的開口中。高電阻層 4、離子源層5和頂部電極6以相同的平面圖案形成。底部電極3比高電阻層4狹窄，并且 電連接至高電阻層4的一部分。圖2示出了由存儲(chǔ)元件10和晶體管20 (開關(guān)元件)構(gòu)成的存儲(chǔ)單元30。存儲(chǔ)元 件10的底部電極3電連接至源極線S，且頂部電極6電連接至晶體管20的漏極。晶體管 20的源極電連接至位線(bit line)B，而晶體管20的柵極電連接至字線(word line)ff0對(duì)于底部電極3和頂部電極6，可以使用用于半導(dǎo)體工藝的導(dǎo)線材料，如TiW、Ti、 W、Cu、Al、Mo、Ta、WN、TaN、硅化物或其它材料。絕緣層2例如由固化的光刻膠、通常用于半 導(dǎo)體器件的SW2或Si3N4、或其它材料(諸如SiON、SiOF, A1203、Ta2O5, HfO2, ZrO2的無(wú)機(jī)材 料或含氟有機(jī)材料或芳香族有機(jī)材料)等制成。高電阻層4由含Te的氧化物制成，這是因?yàn)橥ㄟ^(guò)施加電壓來(lái)改變高電阻層4的電 阻值而記錄信息(如后詳述)。Te的熔點(diǎn)為449. 570C，而氧化物1^ 的熔點(diǎn)為733°C，這 都相對(duì)較低。通過(guò)使高電阻層4包含Te或Te氧化物，重復(fù)操作次數(shù)可以提高，且使低壓操 作成為可能。優(yōu)選地，Te氧化物還含有不同于Te的元素，例如Al。通過(guò)使用Al來(lái)形成絕緣體， 可以形成諸如Al2O3的穩(wěn)定氧化物。例如，Al2O3的熔點(diǎn)為2046. 5°C，這高于Te或Te02。通 過(guò)使低熔點(diǎn)材料混入由高熔點(diǎn)材料制成的穩(wěn)定結(jié)構(gòu)內(nèi)，使得低壓操作成為可能，且可以提
高重復(fù)操作次數(shù)。除了上述之外，還可以向高電阻層4中添加Zr (鋯)、Ta (鉭)、Hf (鉿)、Si (硅)、 Ge(鍺)、Ni(鎳)、Co(鈷)、Cu或Au等。通過(guò)這種添加，可以控制氧化物的阻抗值。具體 地，在向Te中加入Al，并且添加Cu和ττ時(shí)，優(yōu)選地將高電阻層4的組成比調(diào)整成如下范圍 內(nèi)30 ^ Te ^ 100原子％，0 ^ Al ^ 70原子％，且0彡Cu+Zr彡35原子％。如后文詳細(xì) 解釋的，通過(guò)這種調(diào)整，例如記錄閾值電壓被設(shè)定為較低的電壓1. 8V，且重復(fù)操作次數(shù)被設(shè) 定為IXlO6次或更高。這是因?yàn)镃u容易氧化且容易還原(低電阻)，而另一方面^ 容易 氧化但并不容易還原(高電阻)。結(jié)果，通過(guò)調(diào)整Cu和^ 的量，可以控制高電阻層的電阻 值。因此，從控制電阻值的角度來(lái)看，也可以使用其他材料，只要它以上面所描述的方式那 樣工作。另外，本實(shí)施方式中的組成比表示氧化前的Al與除氧外其它元素之間的關(guān)系。另 外，盡管假定高電阻層4中的實(shí)際氧濃度是由化學(xué)計(jì)量比例所決定的濃度，但是本發(fā)明并 不僅限于此。離子源層5可包含任意金屬元素，例如CiuAgjP Zn，且還包含至少一種選自Te、S 和 Se 的氧族元素。具體地，可以使用 CuTe, GeSbTe, CuGeTe, AgGeTe、AgTe、ZnTe, ZnGeTe, CuS、CuGeS, CuSeJP CuGeSe，此外還可以使用 ZrTe、ZrTeSi、ZrTeGeSi, ZrTeAlSi, ZrTeAl 等等。另外，可以含有B(硼)、稀土元素、或Si。在此實(shí)施方式中，具體地，電阻值改變的部件僅限于具有相對(duì)高電阻值的高電阻 層4，并且從使用一種電阻值顯著低于高電阻層4 (例如，低于處于開狀態(tài)的高電阻層4的電 阻值)的材料的角度考慮，優(yōu)選使用Te作為離子源層5的氧族元素。優(yōu)選地，使離子源層 5含有Cu、Ag和Si中的至少一種，它們作為陽(yáng)離子容易移動(dòng)，例如CuTe、AgTe或SiTe。具 體地，當(dāng)離子源層5含有CuTe時(shí)，離子源層5的電阻變得更低，并且使得離子源層5中的電 阻值變化足夠小于高電阻層4的電阻值變化。因此，存儲(chǔ)器操作的穩(wěn)定性得以改善。
下面，描述存儲(chǔ)元件10的工作。寫入當(dāng)向頂部電極6施加正電勢(shì)(+電位)且向底部電極3施加負(fù)電勢(shì)(-電位)或零 電勢(shì)時(shí)，選自Cu、Ag、Si中至少一種的所述金屬元素從離子源層5被離子化，擴(kuò)散進(jìn)入高電 阻層4，與底部電極3側(cè)面上的電子耦合，并沉積，或者保持它擴(kuò)散進(jìn)入高電阻層4的狀態(tài)。 結(jié)果，在高電阻層4中形成包括大量選自Cu、Ag、Zn中至少一種的所述金屬元素的電流路 徑，或者在高電阻層4中形成大量由選自Cu、Ag、Zn中至少一種的所述金屬元素造成的缺 陷，由此高電阻層4的電阻值變低。此時(shí)，由于在記錄之前離子源層5的電阻值最初低于記 錄前高電阻層4的電阻值，因此整個(gè)存儲(chǔ)元件10的電阻值也變得更低。此時(shí)，整個(gè)存儲(chǔ)元 件10中的電阻變?yōu)閷戨娮琛Ｖ?，?dāng)向頂部電極6和底部電極3施加的電勢(shì)被設(shè)定為零電勢(shì)時(shí)，存儲(chǔ)元件10 的低電阻狀態(tài)被保持。以這種方式，實(shí)現(xiàn)了信息的寫入。擦除接下來(lái)，當(dāng)向頂部電極6施加負(fù)電勢(shì)(-電位)且向底部電極3施加正電勢(shì)(+電 位)或零電勢(shì)時(shí)，構(gòu)成高電阻層4中的電流路徑或雜質(zhì)水平的選自Cu、Ag、ai中至少一種的 所述金屬元素被離子化，在高電阻層4中移動(dòng)，并返回到離子源層5側(cè)。結(jié)果，所述電流路 徑或缺陷從高電阻層4中消失，并且高電阻層4的電阻值增大。此時(shí)，由于離子源層5的電 阻值最初較低，所以當(dāng)高電阻層4的電阻值增大時(shí)，整個(gè)存儲(chǔ)元件10的電阻值也變得更大。 此時(shí)，整個(gè)存儲(chǔ)元件10中的電阻變?yōu)椴脸娮?。之后，?dāng)向頂部電極6和底部電極3施加的電勢(shì)被設(shè)定為零電勢(shì)時(shí)，存儲(chǔ)元件10 的高電阻狀態(tài)被保持。以這種方式，記錄的信息被擦除。通過(guò)反復(fù)執(zhí)行這個(gè)過(guò)程，可以反復(fù) 進(jìn)行向存儲(chǔ)元件10的記錄(寫入)信息和記錄信息的擦除。例如，此時(shí)，當(dāng)整個(gè)存儲(chǔ)元件10的電阻為寫電阻(高阻態(tài))的狀態(tài)對(duì)應(yīng)于信息“1” 且整個(gè)存儲(chǔ)元件10的電阻為擦除電阻(低阻態(tài))的狀態(tài)對(duì)應(yīng)于信息“0”時(shí)，通過(guò)向頂部電 極6施加正電勢(shì)(+電位)，使存儲(chǔ)元件10的信息由“0”變?yōu)椤?”。通過(guò)向頂部電極6施加 負(fù)電勢(shì)(-電位)，使存儲(chǔ)元件10的信息由“1”變?yōu)椤?”。在本實(shí)施方式中，通過(guò)使用如下存儲(chǔ)元件10而實(shí)現(xiàn)信息的記錄和擦除，該存儲(chǔ)元 件10具有通過(guò)將底部電極3、高電阻層4、離子源層5和頂部電極6按此順序堆疊而得到的 簡(jiǎn)單結(jié)構(gòu)。即使將存儲(chǔ)元件10微型化，信息的記錄和擦除也可以容易地實(shí)現(xiàn)。此外，甚至 在沒有電力供給的情況下，高電阻層4的電阻值也會(huì)保持，所以信息可以長(zhǎng)時(shí)間存儲(chǔ)。因?yàn)?高電阻層4的電阻值不會(huì)因?yàn)樽x取操作而被改變，所以不必進(jìn)行刷新操作，功耗大為降低。 此外，因?yàn)楸３中阅芨纳屏?，所以允許進(jìn)行多數(shù)值記錄。此外，在本實(shí)施方式中，除了上述的Cu、Ag或Si金屬元素外，離子源層5還包括至 少一種選自Te、S*k的氧族元素。由于包含氧族元素，離子源層5中的金屬元素(Cu、Ag、 Zn或其它)和氧族元素(Te、S或Se)耦合而形成金屬氧族元素化物層。該金屬氧族元素 化物層主要具有單晶結(jié)構(gòu)。例如，當(dāng)向頂部電極6側(cè)施加正電勢(shì)時(shí)，由于頂部電極6與由該 金屬氧族元素化物層制成的離子源層5接觸，金屬氧族元素化物層中的Cu、Ag或Si金屬元 素被離子化，擴(kuò)散到具有高電阻的高電阻層4中，與底部電極3側(cè)一部分中的電子耦合，并 沉積，或者保留在高電阻層4中形成雜質(zhì)水平的絕緣膜。由此，高電阻層4的電阻值降低，信息被容易地記錄。此外，在本實(shí)施方式中，高電阻層4由含Te的氧化物制成。因此，重復(fù)操作次數(shù)得 以增加，同時(shí)也允許低壓操作。實(shí)例將在后文詳細(xì)描述。接下來(lái)，詳細(xì)描述本實(shí)施方式的存儲(chǔ)元件10的制造工藝。首先，在具有低電阻的硅襯底1上，通過(guò)濺射均勻地沉積絕緣層2 (例如由Al2O3或 Ta2O5等制成)，并且通過(guò)光刻在絕緣層2中進(jìn)一步形成用于形成底部電極的圖案。之后，絕 緣層2被RIE(反應(yīng)離子蝕刻)選擇性去除以形成開口。隨后，通過(guò)濺射在開口中沉積W等 材料以形成底部電極3。之后，通過(guò)CMP (化學(xué)機(jī)械拋光)、回刻蝕等技術(shù)對(duì)表面進(jìn)行處理使 其平整化。接著，在絕緣層2和底部電極3上通過(guò)濺射形成高電阻層4。形成高電阻層4的方 法包括在輸送氧氣的同時(shí)通過(guò)反應(yīng)濺射沉積構(gòu)成元素的方法；通過(guò)使用多個(gè)靶體而不使 氧氣通過(guò)來(lái)同時(shí)進(jìn)行構(gòu)成元素的沉積的方法，或者通過(guò)層堆疊混合物、然后進(jìn)行等離子氧 化來(lái)單獨(dú)進(jìn)行構(gòu)成元素的沉積的方法；通過(guò)使用由氧和其它構(gòu)成元素提前混合而得到的靶 體來(lái)形成氧化物層的方法；和堆疊構(gòu)成元素的方法。隨后，離子源層5和頂部電極6的層連 續(xù)形成。之后，利用光刻和蝕刻工藝對(duì)高電阻層4、離子源層5和頂部電極6進(jìn)行圖案化，從 而完成存儲(chǔ)元件10。在本實(shí)施方式中，底部電極3、高電阻層4、離子源層5和頂部電極6中的每一個(gè)都 是由可濺射材料制成的。例如，使用其組成按照層材料進(jìn)行了適應(yīng)性調(diào)整的靶體來(lái)進(jìn)行沉 積就足夠了。通過(guò)在相同的濺射裝置中改變靶體，可以連續(xù)地進(jìn)行膜沉積。在本實(shí)施方式中，具體地，在高電阻層4不是由一種元素與氧元素組合而實(shí)現(xiàn)，而 是由添加多種元素而實(shí)現(xiàn)的情況下，金屬元素和氧化物可以，例如同時(shí)地，混合并沉積。高 電阻層4可以如下形成沉積金屬元素和形成氧化物的金屬元素，然后利用等離子氧化等 工藝對(duì)金屬元素進(jìn)行氧化。此外，可以通過(guò)如下方法來(lái)調(diào)整高電阻層4的組成使用能夠同時(shí)沉積多種材料 的設(shè)備來(lái)同時(shí)沉積金屬氧化物或金屬和貴金屬，或者通過(guò)設(shè)定膜沉積時(shí)間而反復(fù)堆疊成 層，其中每種材料并不形成一層。通過(guò)反復(fù)堆疊成層法而調(diào)整每種材料的膜沉積速率，可以 改變高電阻層4的氧化物層的組成。例如，通過(guò)將許多存儲(chǔ)元件10設(shè)置成陣列或矩陣，可以構(gòu)建存儲(chǔ)裝置(存儲(chǔ)器)。 在這種情況下，將用于元件選擇的MOS晶體管或二極管與所需要的每個(gè)存儲(chǔ)元件10相連接 而構(gòu)成存儲(chǔ)單元，并且進(jìn)一步將存儲(chǔ)單元與感測(cè)放大器、尋址二極管、寫/擦/讀電路等通 過(guò)導(dǎo)線連接，就足夠了。具體地，例如，底部電極3在行方向形成為對(duì)于各存儲(chǔ)單元共用，連接到頂部電極 6的導(dǎo)線在列方向形成為對(duì)于各存儲(chǔ)單元共用，并且選擇通過(guò)電壓的施加而使電流通過(guò)其 中的底部電極3和導(dǎo)線，從而選定待記錄信息的存儲(chǔ)單元。通過(guò)使電流導(dǎo)向存儲(chǔ)單元的存 儲(chǔ)元件10，可以寫入信息或?qū)懭氲男畔⒉脸D3和圖4示出了存儲(chǔ)裝置(存儲(chǔ)單元陣列)100的例子，其中許多存儲(chǔ)元件10排 列成矩陣。圖3示出了截面構(gòu)造，圖4示出了平圖構(gòu)造。在該存儲(chǔ)單元陣列中，對(duì)于每一個(gè) 存儲(chǔ)元件10，提供連接到底部電極3側(cè)的導(dǎo)線和連接到頂部電極6側(cè)的導(dǎo)線，使它們交叉。 例如，每個(gè)存儲(chǔ)元件10被置于導(dǎo)線的交叉點(diǎn)周圍。此外，例如，連接到頂部電極6側(cè)的導(dǎo)線被形成為對(duì)于整個(gè)陣列共用。具體地，每個(gè)存儲(chǔ)元件10包括高電阻層4、離子源層5和頂部電極6。S卩，高電阻 層4、離子源層5和頂部電極6中的每個(gè)都由存儲(chǔ)元件10的共用層(同一個(gè)層)構(gòu)成。共 用形成的頂部電極6起到平板電極PL的作用。另一方面，底部電極3對(duì)于每個(gè)存儲(chǔ)單元分 別單獨(dú)形成，因此各個(gè)存儲(chǔ)單元彼此電隔離。通過(guò)對(duì)每個(gè)存儲(chǔ)單元提供底部電極3，每個(gè)存 儲(chǔ)單元的存儲(chǔ)元件10的位置由其對(duì)應(yīng)的各個(gè)底部電極3所指定。底部電極3連接到用于 選擇對(duì)應(yīng)單元的MOS晶體管Tr，并且每個(gè)存儲(chǔ)元件10形成在MOS晶體管Tr上方。MOS晶 體管Tr由在半導(dǎo)體襯底11中被器件隔離層12隔離的區(qū)域中形成的柵極14和源/漏區(qū)13 構(gòu)成。在柵極14的壁面上，形成側(cè)壁絕緣層。柵極14還起到字線WL的作用，作為存儲(chǔ)元 件10的一條尋址線。MOS晶體管Tr的源/漏區(qū)13中的一個(gè)和存儲(chǔ)元件10的底部電極3 通過(guò)栓塞層15、金屬導(dǎo)線層16和栓塞層17電連接。MOS晶體管Tr的源/漏區(qū)13中的另 一個(gè)通過(guò)栓塞層15與金屬導(dǎo)線層16連接。金屬導(dǎo)線層16與位線BL(參見圖3)連接，作 為存儲(chǔ)元件的另一條尋址線。此外，在圖3中，MOS晶體管Tr的有源區(qū)18由鎖線(chain line)表示，觸點(diǎn)部分21連接到存儲(chǔ)元件10的底部電極3，且觸點(diǎn)部分22連接到位線BL。在該存儲(chǔ)單元陣列中，當(dāng)MOS晶體管Tr的柵極被字線WL設(shè)定為開狀態(tài)且將電壓 應(yīng)用到位線BL時(shí)，電壓經(jīng)由MOS晶體管Tr的源/漏區(qū)13施加到被選定的存儲(chǔ)單元的底部 電極3。這里，在施加到底部電極3的電壓極性相對(duì)于頂部電極6(平板電極)的電勢(shì)為負(fù) 電勢(shì)時(shí)，存儲(chǔ)元件10的電阻值如上所述向低電阻狀態(tài)移動(dòng)。以此方式，信息被寫入到選定 的存儲(chǔ)單元。接下來(lái)，當(dāng)施加到底部電極3的電壓極性相對(duì)于頂部電極6(平板電極)的電 勢(shì)為正電勢(shì)時(shí)，存儲(chǔ)元件10的電阻值再次向高電阻狀態(tài)移動(dòng)。利用這種移動(dòng)，被寫入到選 定存儲(chǔ)單元的信息被擦除。為了讀取寫入的信息，例如，一個(gè)存儲(chǔ)單元被MOS晶體管Tr選 擇，并且預(yù)定的電壓或電流被施加到該單元。該電流或電壓會(huì)根據(jù)存儲(chǔ)元件10的電阻狀態(tài) 而改變，此時(shí)利用感測(cè)放大器或其它連接到位線BL的端部或平板電極PL的裝置檢測(cè)該電 流或電壓。此外，施加到選定的存儲(chǔ)單元的電流或電壓被設(shè)定為小于使存儲(chǔ)元件10的電阻 值的狀態(tài)移動(dòng)的電壓閾值等。在利用存儲(chǔ)元件10來(lái)構(gòu)建存儲(chǔ)裝置100的情況下，用于驅(qū)動(dòng)的晶體管尺寸可以很 小，從而可以實(shí)現(xiàn)集成(更高的密度)和微型化。并且，這種存儲(chǔ)裝置100可適用于上面描 述的多種存儲(chǔ)裝置。它適用于任何存儲(chǔ)形式，例如所謂的PR0M(可編程只讀存儲(chǔ)器)，其中 信息只能被寫入一次；EEPROM(可擦除可編程只讀存儲(chǔ)器)，其中數(shù)據(jù)可被電擦除；或所謂 的RAM，其中可以高速進(jìn)行寫入、擦除/和再現(xiàn)。實(shí)施例下面將描述示出高電阻層4的效果的實(shí)例。利用上面描述的制造方法，將二氧化硅(SiO2)制成的絕緣層2沉積到硅襯底1上。 另外，在絕緣層2中形成0.3μπιΦ的圓形圖案開口。之后，該開口被W(鎢)包埋，從而形 成具有20nm厚度的底部電極3。接下來(lái)，在絕緣層2和底部電極3上形成含Te的氧化物 膜作為高電阻層4。高電阻層4是通過(guò)如下方式形成的利用濺射工藝在絕緣層2和底部 電極3上沉積Te層，然后對(duì)表面進(jìn)行1分鐘的等離子氧化。工藝參數(shù)如下Ar分壓設(shè)定為 0. 26Pa，O2分壓設(shè)定為0. 05Pa,功率設(shè)定為30W。此外，通過(guò)在Te之外額外加入Cu、Zr和 Al，制備了不同組成比的樣品。樣品的等離子氧化之前的層厚度設(shè)定為恒定的1.2nm。隨后，形成20nm厚的Cu1Je4ciAl4c^rici作為離子源層5，形成200nm厚的W膜作為頂部電極6。 之后，通過(guò)光刻技術(shù)，沉積在絕緣層2和底部電極3上的高電阻層4、離子源層5和頂部電 極6中的每一個(gè)利用等離子蝕刻設(shè)備進(jìn)行圖案化，從而形成具有不同組成的高電阻層4且 具有如圖1所示結(jié)構(gòu)的多個(gè)存儲(chǔ)元件10，并使用這些樣品。< 實(shí)驗(yàn) 1>檢驗(yàn)具有不同組成的高電阻層4的多個(gè)存儲(chǔ)元件10在室溫下的可寫入電壓。結(jié) 果在圖5中示出。此外，盡管有許多存儲(chǔ)器通常使用的電源電壓，但這里使用1.8V作為一 個(gè)示例。能否進(jìn)行低壓操作是由是否能利用這個(gè)電壓進(jìn)行寫操作決定的。在寫操作之后， 當(dāng)電阻值變?yōu)?0kQ或更低時(shí)，則認(rèn)定可以進(jìn)行寫入操作。在圖5中，當(dāng)按照寫入方向極性 施加電流電壓時(shí)可以利用1.8V或更低的電壓進(jìn)行寫操作的情況以實(shí)心圓點(diǎn)表示；而不能 進(jìn)行記錄的情況以空心圓點(diǎn)表示，并且高電阻層4的構(gòu)成材料以三個(gè)維度作圖(Te，Al，和 Cu+Zr)。這里示出的是除氧之外的各元素的比。從圖5可知在存儲(chǔ)元件10中，在高電阻層4中Te的含量為30原子％或更高的 區(qū)域以及Te含量為0%的部分區(qū)域，在低壓(1.8V或更低)下進(jìn)行寫操作是可能的?？梢?認(rèn)為，因?yàn)楦唠娮鑼?中熔點(diǎn)相對(duì)較低的Te氧化物的比例增大，使得低壓操作成為可能。< 實(shí)驗(yàn) 2>圖6示出了在上述具有不同組成的高電阻層4的多個(gè)存儲(chǔ)元件10上進(jìn)行寫入/ 擦除重復(fù)操作的實(shí)驗(yàn)結(jié)果。操作條件如下寫入脈沖幅度被設(shè)定為25納秒，擦除脈沖幅度 被設(shè)定為1納秒，寫電壓被設(shè)定為2. 2V，寫入時(shí)的電流被設(shè)定為120 μ Α，擦除電壓被設(shè)定為 1. 6V，擦除時(shí)的電流被設(shè)定為70 μ Α。這里，以IO6作為寫入/擦除重復(fù)操作次數(shù)的標(biāo)準(zhǔn)參 考值。允許進(jìn)行重復(fù)操作次數(shù)為IO6或更多的情況以實(shí)心圓點(diǎn)表示，不允許這么多次重復(fù) 操作的情況以空心圓點(diǎn)表示，并以三個(gè)維度作圖。此外，類似于實(shí)驗(yàn)1的方式，各個(gè)元素的 比排除了氧。從圖6可知當(dāng)高電阻層4中Te的含量為30原子％或更高的，Al的含量為70原 子％或更低，且除iTe和Al之外的原子(在本例中為Cu和rLx)的含量在36原子％或更低 的四周區(qū)域，或者當(dāng)Al為100%時(shí)，存儲(chǔ)元件10可以進(jìn)行寫入/擦除重復(fù)操作達(dá)IO6次或更多。從實(shí)驗(yàn)1和實(shí)驗(yàn)2的結(jié)果可知能同時(shí)滿足重復(fù)操作次數(shù)要求(IO6次或更多)和 低壓操作性能要求(1. 8V或更低)的高電阻層4的組成為，如圖5與圖6重疊而得的圖7 所示，30 ^ Te ^ 100原子％，Al ^ 70原子％且01，Zr ^ 36原子％。換句話說(shuō)，Te、Al和 Cu+Zr的組成比(原子％比，不考慮氧)可以是在連接如下四個(gè)點(diǎn)T1、T2、T3和Τ4而得的 范圍內(nèi)的值，其中Te表示為“a”，Al表示為“b”，且Cu+Zr表示為“C”。Tl (a, b, c) = (1,0,0)T2(a, b, c) = (0. 3,0. 7,0)T3(a, b, c) = (0. 3,0. 34,0. 36)T4 (a, b, c) = (0· 64,0,0. 36)從重復(fù)操作的可靠性角度考慮，優(yōu)選的是高電阻層4的厚度要較大。從低壓操作 的角度考慮，比較有利的是高電阻層4的厚度要較小。在本實(shí)施方式中，等離子氧化之前這 個(gè)層的厚度被設(shè)定為恒定的(1.2nm)。然而，已經(jīng)證實(shí)在0.6至2. Onm的范圍內(nèi)，可以實(shí)現(xiàn)重復(fù)操作次數(shù)為IO6或更多且寫入低壓為1. 8V或更低。此外，在前面的例子中，以Te、Al、Cu和&作為高電阻層4的構(gòu)成元素。使用其它 元素組合，也可以同時(shí)滿足重復(fù)操作次數(shù)和低壓操作性能要求。例如，表1中示出了將Ge 添加到這些元素中并且Al、Ge+Te和Cu+Zr以任意組成比組合的結(jié)果。右側(cè)兩列示出Cu和 Zr在Cu+Zr中的比例。表 權(quán)利要求
1.一種存儲(chǔ)元件，其包含在第一電極和第二電極之間的 由至少含有Te的氧化物制成的高電阻層、和含有至少一種金屬元素和選自Te、S和％的至少一種氧族元素的離子源層。
2.如權(quán)利要求1的存儲(chǔ)元件，其中，通過(guò)向所述第一電極和所述第二電極施加電壓而 在所述高電阻層內(nèi)形成含有所述金屬元素的電流路徑、或者由所述金屬元素形成許多缺 陷，由此電阻值降低。
3.如權(quán)利要求1或2的存儲(chǔ)元件，其中，所述高電阻層含Al。
4.如權(quán)利要求1或2的存儲(chǔ)元件，其中，所述高電阻層內(nèi)含有0原子％至70原子％的 Al和30原子％至100原子％的Te。
5.如權(quán)利要求1的存儲(chǔ)元件，其中，所述金屬元素是Cu、Ag和Si中的至少一種。
6.如權(quán)利要求4的存儲(chǔ)元件，其中，所述高電阻層內(nèi)的Te、Al和的含量范圍滿 足30原子Te ^ 100原子％，0原子Al ^ 70原子％，且0原子％彡Cu+Zr ^ 36 原子％。
7.如權(quán)利要求4的存儲(chǔ)元件，其中，所述高電阻層內(nèi)的Te、Al、Cu+a 之間的組成比(原 子％比，排除氧元素)落在式1中的點(diǎn)T1，T2，T3，和Τ4連接而成的范圍內(nèi)，式1中在以Te、 Al和Cu+Zr為頂點(diǎn)的三角圖中，Te表示為“a”，Al表示為“b”，且Cu+Zr表示為“C”，式1Tl(a，b，c) = (1,0,0) T2(a, b, c) = (0· 3,0. 7,0) T3(a, b, c) = (0· 3,0. 34，0· 36) T4 (a, b, c) = (0· 64,0,0. 36)。
8.一種存儲(chǔ)裝置，包括存儲(chǔ)元件，其包含在第一電極和第二電極之間的離子源層和高電阻層， 電連接至所述第一電極的第一連線， 電連接至所述第二電極的第二連線，和開關(guān)元件，其串連插入到所述第一連線內(nèi)，并控制施加在所述第一電極和所述第二電 極之間的電壓，其中構(gòu)成所述存儲(chǔ)元件的所述高電阻層由含有Te的氧化物制成，且 所述離子源層含有至少一種金屬元素和選自Te、S和％的至少一種氧族元素。
全文摘要
本發(fā)明涉及一種能夠同時(shí)滿足重復(fù)操作次數(shù)和低壓操作性能這兩種存在平衡制約關(guān)系的要求的存儲(chǔ)元件。該存儲(chǔ)元件在底部電極3和頂部電極6之間具有高電阻層4和離子源層5。高電阻層4由含Te的氧化物制成。除Te之外的任何其它元素，例如Al、Zr、Ta、Hf、Si、Ge、Ni、Co、Cu和Au也可以加入。在向Te中加入Al同時(shí)加入Cu和Zr的情況下，高電阻層4的組成比優(yōu)選地被調(diào)整為如下范圍30≤Te≤100原子％，0≤Al≤70原子％，且0≤Cu+Zr≤36原子％，不考慮氧。離子源層5由至少一種金屬元素和至少一種選自Te、S和Se的氧族元素制成。
文檔編號(hào)H01L49/00GK102132408SQ200980132968
公開日2011年7月20日 申請(qǐng)日期2009年8月28日 優(yōu)先權(quán)日2008年9月2日
發(fā)明者佐佐木智, 保田周一郎, 山田直美, 水口徹也 申請(qǐng)人:索尼公司