專利名稱：具有電可控釘扎層的圖像傳感器的像素的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種固體圖像傳感器。更具體地說，本發(fā)明涉及一種能夠減小暗電流 以及在所有像素中形成均勻耗盡層的圖像傳感器。本發(fā)明可應(yīng)用于含有釘扎光電二極管的 所有類型圖像傳感器，尤其有利于CIS (CMOS (互補金屬氧化物半導(dǎo)體)圖像傳感器)。
背景技術(shù)：
一般說來，CMOS圖像傳感器將碰撞光子轉(zhuǎn)換成在傳感器像素中收集的電子以便檢 測光。為此，CMOS圖像傳感器的像素包括光電二極管。尤其，CMOS圖像傳感器的像素包括 釘扎光電二極管以減小暗電流和增加累積電荷量。圖1是示出按照現(xiàn)有技術(shù)的含有一個光電二極管和4個晶體管的4T像素的剖面 圖，并且例示了相關(guān)電路圖。參照圖1，在ρ+硅襯底100上形成ρ-硅外延層101之后，蝕刻ρ-硅外延層101的 表面，從而形成填充了二氧化硅103的STI (淺溝槽隔離)區(qū)。二氧化硅103覆蓋其余像素 表面。第一和第二淺ρ+摻雜區(qū)10 和104b用作STI區(qū)的下部和側(cè)壁的鈍化層以及像素 表面。像素表面的第一淺P+摻雜區(qū)10 用作釘扎光電二極管的釘扎層(pinning layer), 而作為STI區(qū)的下部和側(cè)壁的鈍化層的第二淺ρ+摻雜區(qū)104b用作防止在像素之間發(fā)生串 擾的勢壘。如果將接地電壓施加到ρ+硅襯底100，并將Vdd電壓供應(yīng)給η型摻雜區(qū)105，那么 包括釘扎光電二極管的η型摻雜區(qū)105將完全耗盡，從而可以形成耗盡區(qū)109。在這種情況 下，用作釘扎層的第一淺P+摻雜區(qū)10 防止耗盡區(qū)109擴展到硅與二氧化硅之間的界面 (即，硅外延層的表面)，從而阻止暗電流生成。在這種情況下，耗盡層109未到達硅表面的 狀態(tài)叫做“表面釘扎”。在釘扎光電二極管的η型摻雜區(qū)105中收集光電荷。在完成了電荷收集循環(huán)之后， 來自η型摻雜區(qū)105的電荷馬上接通柵極107，以便將電荷輸送到FD(浮動擴散)區(qū)106。 復(fù)位晶體管118使FD區(qū)106復(fù)位到合適電位(例如，Vdd)。源極跟隨晶體管114檢測FD 區(qū)106的電荷。選擇晶體管115尋址像素。通過傳送柵極總線(用于Tx信號)112、復(fù)位柵極總線(用于Rx信號)120、和尋 址柵極總線(用于信號)121將控制信號供應(yīng)給像素。將來自像素的輸出供應(yīng)給像素列 總線116。當(dāng)光子122碰撞在像素上時，光子122按照其波長滲透到硅塊中，從而形成電 子-空穴對。電子是在非耗盡區(qū)以及耗盡區(qū)108中生成的。從硅的非耗盡區(qū)中生成的電子 110擴散到η型摻雜區(qū)105中。但是，從中性非耗盡區(qū)中生成的電子可能橫向擴散。于是，即使形成第二淺P+摻 雜區(qū)104b，在像素之間也可能發(fā)生串?dāng)_。因此，耗盡區(qū)深度(Xe) 111必須具有適當(dāng)值。同時，如上所述，作為釘扎層的第一淺P+摻雜區(qū)10 用于表面釘扎。為此，必須優(yōu)化第一淺P+摻雜區(qū)10 的摻雜水平。正如本領(lǐng)域的普通技術(shù)人員一般都知道的那樣， PN結(jié)中的耗盡層由P摻雜層和N摻雜層的摻雜水平以及兩個摻雜層之間的電位差決定。但是，按照現(xiàn)有技術(shù)，耗盡層的厚度只由摻雜水平?jīng)Q定，并且釘扎層具有地電位。但是，釘扎層并非完全地電位，而是處在浮置狀態(tài)。這是因為具有大阻值的另一個 層(即，P外延層)將釘扎層與硅襯底101隔開預(yù)定距離，以及因為P外延層的阻值隨STI 區(qū)的深度而變。其結(jié)果是，傳統(tǒng)圖像傳感器中的光電二極管的釘扎層具有不穩(wěn)定電位，致使不能 實現(xiàn)穩(wěn)定的表面釘扎。另外，當(dāng)將統(tǒng)一電位傳送給所有像素中的釘扎層時，可以在像素之間實現(xiàn)均勻表 面釘扎。但是，在傳統(tǒng)技術(shù)中，由于上述原因，不能取得像素之間的均勻表面釘扎。

發(fā)明內(nèi)容
本發(fā)明就是為了解決出現(xiàn)在現(xiàn)有技術(shù)中的上述問題而作出的，因此，本發(fā)明的一 個目的是提供能夠減小暗電流以及在所有像素中進行均勻表面釘扎的圖像傳感器的像素。本發(fā)明的另一個目的是提供集成了強制將電壓施加到光電二極管的釘扎層上的 單元的圖像傳感器。本發(fā)明的再一個目的是提供能夠在保持現(xiàn)有布局表面的面積的同時，將預(yù)定電壓 供應(yīng)給釘扎層的圖像傳感器。本發(fā)明的再一個目的是提供能夠通過將具有相同強度的電位施加到所有像素的 釘扎層，改善像素之間的復(fù)位信號均勻性的圖像傳感器。本發(fā)明的再一個目的是提供能夠通過將預(yù)定電壓供應(yīng)給與釘扎層連接的場闌帶 (field-stop zone)，防止像素之間的串?dāng)_的圖像傳感器。依照本發(fā)明的一個方面，提供了圖像傳感器，包括含有釘扎層的釘扎光電二極 管；以及供壓單元，所述供壓單元與所述釘扎層連接，以便當(dāng)所述釘扎光電二極管耗盡時， 將預(yù)定電壓施加到所述釘扎層。依照本發(fā)明的另一個方面，提供了圖像傳感器的像素，包括含有釘扎層的釘扎光 電二極管；電荷傳送晶體管，用于通過其柵極端接收傳送控制信號，以便將所述釘扎光電二 極管累積的電荷傳送到感測節(jié)點；以及二極管，所述二極管連接在所述電荷傳送晶體管的 柵極端與所述釘扎層之間，以便將預(yù)定電壓施加到所述釘扎層。依照本發(fā)明的再一個方面，提供了圖像傳感器的像素，包括含有釘扎層的釘扎光 電二極管；感測節(jié)點，用于接收累積在所述釘扎光電二極管中的電荷；復(fù)位晶體管，用于通 過其柵極端接收復(fù)位控制信號，以便將所述感測節(jié)點復(fù)位；以及二極管，所述二極管連接在 所述復(fù)位晶體管的柵極端與所述釘扎層之間，以便將預(yù)定電壓施加到所述釘扎層。如上所述，在按照本發(fā)明的圖像傳感器中，可以電控制光電二極管的釘扎層。換句 話說，所述釘扎層在光電二極管的耗盡時段內(nèi)未處在浮置狀態(tài)，而是接收到預(yù)定電壓。于 是，可以取得穩(wěn)定的表面釘扎。由于將統(tǒng)一電壓施加到所有像素中的光電二極管的釘扎層，所以可以獲得像素之 間的均勻釘扎。另外，可以改善像素之間的復(fù)位信號均勻性。由于將電壓施加到場闌摻雜區(qū)，所以形成從場氧化層到襯底的電場，從而防止了串?dāng)_。


本發(fā)明的上述和其它目的、特征和優(yōu)點可以從如下結(jié)合附圖的詳細(xì)描述中明顯看 出，在附圖中圖1是示出按照現(xiàn)有技術(shù)的4T像素的結(jié)構(gòu)的視圖；圖2是示意性地示出按照本發(fā)明一個實施例的圖像傳感器的結(jié)構(gòu)的方塊圖；圖3是詳細(xì)示出圖2的供壓部分的方塊圖；圖4是示意性地示出按照本發(fā)明另一個實施例的圖像傳感器的像素的結(jié)構(gòu)的方 塊圖；圖5是示出圖4的二極管部分包括多晶硅層時的襯底的剖面圖；以及圖6是示出圖4的像素的布局圖。
具體實施例方式在下文中，將參考附圖描述本發(fā)明的示范性實施例。圖2是示意性地示出按照本發(fā)明實施例的圖像傳感器的結(jié)構(gòu)的方塊圖。參照圖2，構(gòu)成像素陣列210的像素212A、212B、212C、和212D包括由P+摻雜區(qū) 20 和N摻雜區(qū)205形成的釘扎光電二極管，P+摻雜區(qū)20 和N摻雜區(qū)205是襯底P-Epi 上的摻雜區(qū)。P+摻雜區(qū)20 用作釘扎層，并且該釘扎層與場氧化層FOX的橫向表面和P+ 摻雜區(qū)20 下面的場闌摻雜區(qū)204b連接。供壓部分220生成大約0. 5V到大約0. 9V的正電壓，并且將正電壓供應(yīng)給釘扎光 電二極管的釘扎層20如。釘扎層20 在像素工作期間釘扎光電二極管耗盡的時段內(nèi)接收 正電壓。可以為一個像素配備一個供壓部分220，也可以為多個像素配備一個供壓部分 220。圖3是示出供壓部分220的結(jié)構(gòu)的細(xì)節(jié)圖。供壓部分220包括生成正電壓 Vpositive的電壓生成器222以及通過控制信號CONT將正電壓Vpositive傳送給釘扎層的 開關(guān)部分224?？刂菩盘朇ONT在釘扎光電二極管的耗盡時段內(nèi)激活。另外，控制信號CONT 代表從多個像素當(dāng)中選擇特定像素時的選擇信息。在按照本發(fā)明的圖像傳感器中，光電二極管的釘扎層在耗盡時段內(nèi)直接接收預(yù)定 電壓。該正電壓具有稍高于接地電壓的大約0. 5V到大約0. 9V的正電平。因此，由于釘扎層未處在浮置狀態(tài)，而是在光電二極管的耗盡時段內(nèi)接收預(yù)定電 壓，所以釘扎層可以獲得穩(wěn)定的表面釘扎。另外，由于將電壓均勻施加到所有像素中的光電二極管的釘扎層，所以在像素之 間可以表現(xiàn)出均勻釘扎。由于將電壓施加到場闌摻雜區(qū)，所以形成從場氧化層FOX到襯底P-Epi的電場，從 而防止了串?dāng)_。換句話說，可以防止在光電二極管中收集的光電荷在光電荷輸送到感測節(jié) 點(即，浮動擴散節(jié)點)之前泄漏到相鄰像素中。圖4是示出按照本發(fā)明另一個實施例的像素的結(jié)構(gòu)的視圖。參照圖4，與前一個實施例不同，在沒有附加電壓生成器和附加開關(guān)的像素中另外形成二極管，以便可以將正電 壓施加到釘扎層。參照圖4，在P+硅襯底400上形成P硅外延層401，并且通過STI (淺溝槽隔離)工 藝在P硅外延層401中形成場氧化層FOX。另外，在P硅外延層401中形成P+摻雜區(qū)40 和N摻雜區(qū)405，從而形成釘扎光電二極管。第一和第二淺P+摻雜區(qū)40 和404b用作STI區(qū)的下部和側(cè)壁的鈍化層以及像 素表面。第一淺P+摻雜區(qū)40 用作釘扎光電二極管的釘扎層，并且作為STI區(qū)的下部和 側(cè)壁的鈍化層的第二淺P+摻雜區(qū)404b變成用作防止像素之間發(fā)生串?dāng)_的勢壘的場闌摻雜 區(qū)。為感測節(jié)點形成N+摻雜區(qū)406，以便接收來自釘扎光電二極管的光電荷。感測節(jié) 點由受復(fù)位控制信號Rx控制的復(fù)位晶體管418復(fù)位。感測節(jié)點的值由源極跟隨晶體管414 放大，并且當(dāng)選擇控制信號接通選擇晶體管415時，將放大信號輸送到像素輸出線。累 積在釘扎光電二極管中的光電荷由受傳送控制信號T1X控制的電荷傳送晶體管407輸送到 N+摻雜區(qū)406。在復(fù)位晶體管418的柵極端與P+摻雜區(qū)(釘扎層404a)之間另外形成二極管，以 便將正電壓施加到釘扎層。當(dāng)復(fù)位控制信號Rx具有VDD電壓電平時，接通復(fù)位晶體管418。當(dāng)復(fù)位控制信號 Rx具有地電平時，斷開復(fù)位晶體管418。釘扎光電二極管在復(fù)位晶體管418被接通，以及電荷傳送晶體管407被接通時耗 盡。換句話說，由于硅外延層401處在接地狀態(tài)，所以將VDD電壓傳送給N型摻雜區(qū)405，從 而耗盡出現(xiàn)。在這種情況下，由于復(fù)位控制信號Rx的電壓電平具有代表高邏輯狀態(tài)的VDD， 所以二極管部分460使復(fù)位控制信號Rx下移，致使復(fù)位控制信號Rx以小正電平施加到釘扎層。傳統(tǒng)上，耗盡層的厚度只由摻雜水平?jīng)Q定，并且釘扎層具有地電位。但是，釘扎層 不完成代表地電位。這是因為釘扎層與硅襯底相隔預(yù)定距離，并且由具有大阻值的另一個 層(即，P-硅外延層)與硅襯底隔開。按照本發(fā)明，由于強制將正電壓施加到釘扎層，所以 釘扎層具有穩(wěn)定電位。于是，可以更有效地實現(xiàn)表面釘扎。另外，當(dāng)將統(tǒng)一電位輸送給所有像素的釘扎層時，可以表現(xiàn)出較好特性。但是，按 照傳統(tǒng)技術(shù)，釘扎層處在如上所述的浮置狀態(tài)，致使像素不能表現(xiàn)出統(tǒng)一的釘扎層電位。按 照本發(fā)明，由于將正電壓施加到每個像素的釘扎層，所以可以實現(xiàn)像素之間的均勻表面釘 扎。另外，由于將電壓施加到場闌摻雜區(qū)404b，所以可以形成從場氧化層FOX到P+硅 襯底400之間的電場，從而防止了串?dāng)_。圖5是示出圖4的二極管部分460包括多晶硅層時的襯底501的剖面圖。參照圖5，將絕緣層502設(shè)置在襯底501上，并且在絕緣層502上形成多晶硅二極 管510。絕緣層502可以包括隔離區(qū)的場氧化層。在沉積了多晶硅層之后，通過掩膜和離子注入工藝形成多晶硅二極管510。多晶 硅二極管510含有P+區(qū)511和N區(qū)512，并且通過P+區(qū)511和N區(qū)512的PN結(jié)而構(gòu)成一 個二極管。另外，多晶硅二極管510含有P+區(qū)513和N區(qū)514，并且通過P+區(qū)513和N區(qū)514的PN結(jié)而構(gòu)成另一個二極管。這樣，可以提供一個多晶硅二極管或多個多晶硅二極管。多晶硅二極管510的P型區(qū)與復(fù)位晶體管的柵極端連接，而多晶硅二極管510的 N型區(qū)與釘扎層連接。具體地說，P+區(qū)511通過觸點504B和互連線50 與復(fù)位晶體管的 柵極端連接，另外，N+區(qū)516通過觸點50 和互連線50 與釘扎層連接。N+區(qū)513和P+ 區(qū)514通過寬觸點5(Mc相互連接。標(biāo)號503代表絕緣層。圖6是示出圖4的像素的布局圖。如圖6所示，多晶硅二極管610可以不分散現(xiàn)有布局地與釘扎層和復(fù)位晶體管的 柵極端連接。換句話說，可以在保持現(xiàn)有像素布局表面的布局面積的同時將正電壓供應(yīng)給 釘扎層。同時，如上所述，光電二極管在復(fù)位晶體管和電荷傳送晶體管被接通時耗盡。因 此，按照本發(fā)明的另一個實施例，為了在光電二極管耗盡時將正電壓施加到釘扎層，可以與 參考圖4、5和6所述的實施例相似地在電荷傳送晶體管的柵極端與釘扎層之間形成二極管。另外，盡管上面針對4T像素結(jié)構(gòu)描述了本發(fā)明的實施例，但本領(lǐng)域的普通技術(shù)人 員應(yīng)該充分明白，本發(fā)明也可應(yīng)用于3T像素結(jié)構(gòu)，因為本領(lǐng)域的普通技術(shù)人員一般都知 道，圖像傳感器可以具有沒有電荷傳送晶體管的3T像素結(jié)構(gòu)。盡管為了例示目的已經(jīng)描述了本發(fā)明的示范性實施例，但本領(lǐng)域的普通技術(shù)人員 應(yīng)該懂得，可以不偏離如所附權(quán)利要求書公開的本發(fā)明的范圍和精神地作出各種修改、添 加和替代。
權(quán)利要求
1.一種圖像傳感器，包括具有釘扎層的釘扎光電二極管；以及供壓單元，所述供壓單元與所述釘扎層連接，以便當(dāng)所述釘扎光電二極管耗盡時，將預(yù) 定電壓施加到所述釘扎層。
2.如權(quán)利要求1所述的圖像傳感器，進一步包括與所述釘扎層連接以接收電壓的場闌 摻雜區(qū)。
3.如權(quán)利要求1或2所述的圖像傳感器，其中所述釘扎光電二極管配備在像素陣列的 每個像素中，并且為多個像素配備所述供壓單元。
4.如權(quán)利要求1或2所述的圖像傳感器，其中所述供壓單元包括 生成電壓的電壓生成器；以及通過開關(guān)控制信號將電壓傳送給所述釘扎層的開關(guān)單元。
5.如權(quán)利要求4所述的圖像傳感器，其中所述開關(guān)控制信號在所述釘扎光電二極管耗 盡的時段內(nèi)激活。
6.如權(quán)利要求1或2所述的圖像傳感器，其中所述電壓是正電壓。
7.如權(quán)利要求5所述的圖像傳感器，其中所述電壓在0.5V到0. 9V的范圍內(nèi)。
8.一種圖像傳感器的像素，其包括 具有釘扎層的釘扎光電二極管；電荷傳送晶體管，用于通過其柵極端接收傳送控制信號，以便將所述釘扎光電二極管 累積的電荷傳送到感測節(jié)點；以及二極管，所述二極管連接在所述電荷傳送晶體管的柵極端與所述釘扎層之間，以便將 預(yù)定電壓施加到所述釘扎層。
9.如權(quán)利要求8所述的像素，進一步包括與所述釘扎層連接以接收電壓的場闌摻雜區(qū)。
10.如權(quán)利要求8或9所述的像素，其中所述二極管包括相互串聯(lián)的至少兩個二極管。
11.如權(quán)利要求8或9所述的像素，其中所述二極管降低輸入到所述電荷傳送晶體管的 柵極端以及與高邏輯電平相對應(yīng)的電壓，并且將所述電壓施加到所述釘扎層。
12.如權(quán)利要求8或9所述的像素，其中所述二極管包括PN結(jié)多晶硅層，所述PN結(jié)多 晶硅層包含在所述電荷傳送晶體管的柵極端這一側(cè)形成的P型區(qū)域和在所述釘扎層上形 成的N型區(qū)域。
13.如權(quán)利要求8或9所述的像素，其中所述電壓是在0.5V到0. 9V的范圍內(nèi)的正電壓。
14.如權(quán)利要求8或9所述的像素，進一步包括通過其柵極端接收復(fù)位控制信號以便將 感測節(jié)點復(fù)位的復(fù)位晶體管。
15.如權(quán)利要求14所述的像素，進一步包括將源極跟隨晶體管的輸出傳送到像素輸出 線的選擇晶體管。
16.如權(quán)利要求8或9所述的像素，進一步包括與所述感測節(jié)點連接的源極跟隨晶體管。
17.一種圖像傳感器的像素，其包括 具有釘扎層的釘扎光電二極管；感測節(jié)點，用于接收累積在所述釘扎光電二極管中的電荷； 復(fù)位晶體管，用于通過其柵極端接收復(fù)位控制信號，以便將所述感測節(jié)點復(fù)位；以及 二極管，所述二極管連接在所述復(fù)位晶體管的柵極端與所述釘扎層之間，以便將預(yù)定 電壓施加到所述釘扎層。
18.如權(quán)利要求17所述的像素，進一步包括與所述釘扎層連接以接收電壓的場闌摻雜區(qū)。
19.如權(quán)利要求17或18所述的像素，其中所述二極管包括相互串聯(lián)的至少兩個二極管。
20.如權(quán)利要求17或18所述的像素，其中所述二極管降低輸入到所述電荷傳送晶體管 的柵極端以及與高邏輯電平相對應(yīng)的電壓，并且將所述電壓施加到所述釘扎層。
21.如權(quán)利要求17或18所述的像素，其中所述二極管包括PN結(jié)多晶硅層，所述PN結(jié) 多晶硅層包含在所述復(fù)位晶體管的柵極端這一側(cè)形成的P型區(qū)域和在所述釘扎層上形成 的N型區(qū)域。
22.如權(quán)利要求17或18所述的像素，其中所述電壓是在0.5V到0. 9V的范圍內(nèi)的正電壓。
23.如權(quán)利要求17或18所述的像素，進一步包括與所述感測節(jié)點連接的源極跟隨晶體管。
24.如權(quán)利要求23所述的像素，進一步包括選擇晶體管，用于將所述源極跟隨晶體管 的輸出傳送到像素輸出線。
25.如權(quán)利要求17或18所述的像素，進一步包括電荷傳送晶體管，響應(yīng)傳送控制信號， 將電荷從所述釘扎光電二極管傳送到所述感測節(jié)點。
全文摘要
本發(fā)明公開了具有電可控釘扎層的釘扎光電二極管以及含有它的圖像傳感器。按照本發(fā)明的圖像傳感器在光電二極管耗盡的部分中不處于浮置狀態(tài)。在該圖像傳感器中，將統(tǒng)一電壓施加到所有像素的光電二極管釘扎層，并且將電壓均衡地施加到摻雜場闌帶。因此，該圖像傳感器能夠在像素之間達到均勻釘扎，并且改善了像素之間的復(fù)位信號均勻性。而且，該圖像傳感器通過形成從場氧化膜到襯底的電場防止了串?dāng)_。
文檔編號H01L27/146GK102132410SQ200980132289
公開日2011年7月20日 申請日期2009年8月19日 優(yōu)先權(quán)日2008年8月20日
發(fā)明者河萬崙 申請人:科洛司科技有限公司