專利名稱：用于多裸片封裝中的過(guò)電壓保護(hù)的系統(tǒng)和方法
技術(shù)領(lǐng)域：
以下描述大體上涉及提供防止?jié)撛趽p害性過(guò)電壓的保護(hù)的半導(dǎo)體電路，所述過(guò)電 壓包含例如由電過(guò)應(yīng)力(EOS)和/或靜電放電(ESD)事件產(chǎn)生的過(guò)電壓。
背景技術(shù)：
現(xiàn)代集成電路(IC)容易被過(guò)電壓損壞。這些潛在損害性電壓的常見來(lái)源包含電 過(guò)應(yīng)力(EOS)和靜電放電(ESD)。ESD是固態(tài)電子元件中的嚴(yán)重問(wèn)題，其是處于不同靜電電 位的主體或表面之間通過(guò)直接接觸或通過(guò)感應(yīng)電場(chǎng)的靜電電荷轉(zhuǎn)移。使用例如硅等半導(dǎo)體 和例如二氧化硅等絕緣材料構(gòu)造的IC在經(jīng)受可能由ESD事件產(chǎn)生的較高電壓時(shí)可永久損 壞。傳統(tǒng)上，采用芯片上電路來(lái)在ESD事件期間保護(hù)IC。在常規(guī)的IC ESD保護(hù)方案 中，常常使用特殊的箝位電路來(lái)使ESD電流在IC電源軌之間分流，且進(jìn)而保護(hù)IC的敏感內(nèi) 部元件不被損壞。此類箝位電路通常具有計(jì)時(shí)器電路(例如，電阻器-電容器(RC)計(jì)時(shí) 器，其可稱為“瞬時(shí)檢測(cè)器”)和用于將高ESD電流放電的大的η溝道MOSFET裝置。因此， 在IC內(nèi)常常采用功率軌箝位電路，使得如果在IC的功率軌上遇到ESD事件，那么箝位將接 通且減小電壓，使得IC的主要裝置(電路元件)將不被損壞。此些RC箝位的實(shí)施和使用 是此項(xiàng)技術(shù)中眾所周知的。示范性ESD保護(hù)電路包含在題目為“用于靜電放電保護(hù)的電路(Circuit forElectrostatic Discharge Protection) ” 的第 5，946，177 號(hào)美國(guó)專利、題目為“靜電 放電電路(Electrostatic Discharge Circuit) ”的第6，327，126號(hào)美國(guó)專利、題目為“具 有反饋增強(qiáng)型觸發(fā)和調(diào)節(jié)電路的靜電放電保護(hù)功率軌箝位(Electrostatic Discharge Protection PowerRail Clamp with Feedback-Enhanced Triggering and Conditioning Circuitry) ”的第7，196，890號(hào)美國(guó)專利、題目為“用于將多個(gè)獨(dú)立芯片上VDD總線耦合到 ESD核心箱位的方法禾口設(shè)備(Method and Apparatus for Coupling Multiple Independent On-Chip VDDBusses to ESD Core Clamp) ”的第5，654，862號(hào)美國(guó)專利以及題目為“瞬時(shí) 脈沖，用于消除ESD的襯底觸發(fā)的BICMOS軌箝位(Transient Pulse, Substrate-Triggered BICMOS RailClamp For ESD Abatement) ” 的第 2006/0250732 號(hào)美國(guó)公開專利申請(qǐng)案中描 述的那些ESD保護(hù)電路。給定的集成電路(IC)封裝可具有實(shí)施于其中的多個(gè)裸片。傳統(tǒng)上，存在芯片上 ESD保護(hù)電路，其集成到輸入/輸出(1/0)電路中以在ESD放電事件期間保護(hù)給定裸片。這 些電路為所述特定裸片提供所需保護(hù)。因此，在用于包含多個(gè)裸片的IC封裝的傳統(tǒng)ESD保 護(hù)方案中，可在每一裸片內(nèi)實(shí)施ESD保護(hù)電路以用于保護(hù)其特定裸片不受在特定裸片內(nèi)出 現(xiàn)的過(guò)電壓事件(例如，ESD事件)的影響。作為實(shí)例，ESD保護(hù)電路可具有一對(duì)背對(duì)背二極 管，其布置于給定裸片內(nèi)以用于為在所述給定裸片內(nèi)出現(xiàn)的過(guò)電壓事件提供放電路徑。類 似地，另一對(duì)背對(duì)背二極管可布置于另一裸片內(nèi)，以為在此另一裸片內(nèi)出現(xiàn)的過(guò)電壓事件 提供放電路徑。此種利用背對(duì)背二極管來(lái)提供過(guò)電壓放電路徑是此項(xiàng)技術(shù)中眾所周知的。
5一般來(lái)說(shuō)，此些二極管在正常操作條件下通常是經(jīng)反向偏置(不傳導(dǎo))的，但在發(fā)生促使二 極管對(duì)的一側(cè)的過(guò)電荷超過(guò)某個(gè)閾值量的過(guò)電壓事件(例如，ESD)時(shí)，所述對(duì)中的二極管 變?yōu)檎蚱?傳導(dǎo))，以便為過(guò)電壓提供放電路徑。在具有多個(gè)裸片的封裝中，一個(gè)裸片的I/O信號(hào)可與同一封裝中的一個(gè)或一個(gè)以 上其它裸片的I/O信號(hào)通信。封裝中的不同裸片可具有對(duì)噪聲的不同水平的敏感度。舉例 來(lái)說(shuō)，給定封裝中的這些裸片可含有全數(shù)字電路或RF/模擬電路，其對(duì)襯底噪聲和串?dāng)_高 度敏感。通常，如果裸片含有對(duì)噪聲高度敏感的電路(例如，敏感的RF/模擬電路)，那么其 需要與可能由另一裸片(例如由封裝中的數(shù)字裸片)引入的襯底噪聲的適當(dāng)隔離。用于含有多個(gè)裸片的總體封裝的ESD保護(hù)由于例如噪聲隔離、串?dāng)_等問(wèn)題而變得 較具挑戰(zhàn)性。而且，多個(gè)裸片與在不同功率域之間介接的信號(hào)之間的通信增加了封裝的ESD M ^。

發(fā)明內(nèi)容
鑒于上文，需要一種用于包含多個(gè)裸片的IC封裝的過(guò)電壓保護(hù)系統(tǒng)。需要此過(guò)電 壓保護(hù)系統(tǒng)為IC封裝提供對(duì)潛在損害性的過(guò)電壓事件(例如，ESD事件)的良好免疫力。 需要此過(guò)電壓保護(hù)系統(tǒng)能夠在此潛在損害性的過(guò)電壓事件期間將瞬時(shí)電流放電，而不會(huì)在 封裝中的裝置中的任一者中引起應(yīng)力?？傮wESD方案應(yīng)當(dāng)是穩(wěn)健的。本發(fā)明大體上是針對(duì)用于為多裸片封裝提供防止?jié)撛趽p害性的過(guò)電壓事件(例 如，ESD事件)的保護(hù)的系統(tǒng)和方法。根據(jù)本發(fā)明的某些實(shí)施例，實(shí)施于多裸片封裝的一個(gè) 裸片上的過(guò)電壓保護(hù)系統(tǒng)為所述IC封裝的一個(gè)或一個(gè)以上其它裸片上引發(fā)的過(guò)電壓提供 放電路徑。在一實(shí)施例中，一種過(guò)電壓放電系統(tǒng)包含集成電路(IC)封裝，其具有第一裸片和 第二裸片。所述第一裸片具有第一接地節(jié)點(diǎn)、第二接地節(jié)點(diǎn)，和介于所述第一接地節(jié)點(diǎn)與第 二接地節(jié)點(diǎn)之間的保護(hù)電路。所述第二裸片具有第三接地節(jié)點(diǎn)和第四接地節(jié)點(diǎn)。所述第三 接地節(jié)點(diǎn)短接到所述第一接地節(jié)點(diǎn)，從而產(chǎn)生第一跨裸片共同接地。所述第四接地節(jié)點(diǎn)短 接到所述第二接地節(jié)點(diǎn)，從而產(chǎn)生第二跨裸片共同接地。所述系統(tǒng)還包含預(yù)先指定的可移 除路徑，以用于在所述封裝上在所述第一裸片和第二裸片外部的位置處將所述第一跨裸片 共同接地和所述第二跨裸片共同接地短接在一起。在另一實(shí)施例中，一種過(guò)電壓放電系統(tǒng)包含集成電路(IC)封裝，其具有耦合到第 二裸片的第一裸片。所述第一裸片具有數(shù)字電路和射頻(RF)模擬電路。所述第一裸片還 具有為所述第二裸片產(chǎn)生共同放電路徑的保護(hù)系統(tǒng)。在又一實(shí)施例中，一種過(guò)電壓放電系統(tǒng)包含集成電路(IC)封裝，其具有第一裸片 和至少第二裸片。所述第一裸片具有第一電路和第二電路，所述第一裸片的所述第一電路 相對(duì)于所述第二電路具有高噪聲敏感度。所述第一裸片具有用于所述第一裸片上的所述第 一電路的至少一個(gè)高噪聲敏感度接地節(jié)點(diǎn)，和用于所述第一裸片上的所述第二電路的至少 一個(gè)低噪聲敏感度接地節(jié)點(diǎn)。所述第一裸片還具有介于所述至少一個(gè)高噪聲敏感度接地節(jié) 點(diǎn)與所述至少一個(gè)低噪聲敏感度接地節(jié)點(diǎn)之間的保護(hù)電路。所述至少第二裸片具有第三 電路和第四電路，所述至少第二裸片的所述第三電路相對(duì)于所述第四電路具有高噪聲敏感 度。所述至少第二裸片具有用于所述第三電路的至少一個(gè)高噪聲敏感度接地節(jié)點(diǎn)，和用于所述第四電路的至少一個(gè)低噪聲敏感度接地節(jié)點(diǎn)。所述第一裸片的所述至少一個(gè)高噪聲敏 感度接地節(jié)點(diǎn)和所述至少第二裸片的所述至少一個(gè)高噪聲敏感度接地節(jié)點(diǎn)在所述封裝上 的在所述第一裸片和所述至少第二裸片外部的位置處短接在一起，從而產(chǎn)生共同的高噪聲 敏感度接地。所述第一裸片的所述至少一個(gè)低噪聲敏感度接地節(jié)點(diǎn)和所述至少第二裸片的 所述至少一個(gè)低噪聲敏感度接地節(jié)點(diǎn)在所述封裝上的在所述第一裸片和所述至少第二裸 片外部的位置處短接在一起，從而產(chǎn)生共同的低噪聲敏感度接地。預(yù)先指定的可移除路徑 用于將所述共同的高噪聲敏感度接地和所述共同的低噪聲敏感度接地在所述封裝上的在 所述第一裸片和所述至少第二裸片外部的位置處短接在一起。在再一實(shí)施例中，提供一種用于制造多裸片集成電路(IC)封裝的方法。所述方法 包含將所述多裸片封裝的多個(gè)裸片的高噪聲敏感度接地短接在一起，從而產(chǎn)生所述多裸 片封裝上的在所述多個(gè)裸片外部的共同的高噪聲敏感度接地路徑。所述方法還包含將所述 多裸片封裝的多個(gè)裸片的低噪聲敏感度接地短接在一起，從而產(chǎn)生所述多裸片封裝上的在 所述多個(gè)裸片外部的共同的低噪聲敏感度接地路徑。所述方法進(jìn)一步包含在所述多個(gè)裸片 中的至少一者上提供過(guò)電壓放電保護(hù)電路。所述共同的高噪聲敏感度接地路徑和所述共同 的低噪聲敏感度接地路徑耦合到所述過(guò)電壓放電保護(hù)電路。所述方法還包含在所述多裸片 封裝上提供預(yù)先指定的可移除路徑，所述路徑將所述共同的高噪聲敏感度接地路徑和所述 共同的低噪聲敏感度接地路徑短接在一起。所述方法進(jìn)一步包含在所述預(yù)先指定的任選路 徑將所述共同的高噪聲敏感度接地路徑和所述共同的低噪聲敏感度接地路徑短接在一起 的情況下評(píng)估所述多裸片封裝的性能；以及如果性能不可接受，那么切斷所述預(yù)先指定的 可移除路徑，以使得所述共同的高噪聲敏感度接地路徑和所述共同的低噪聲敏感度接地路 徑不短接在一起。上述內(nèi)容已廣泛地概述本發(fā)明的特征和技術(shù)優(yōu)點(diǎn)，以便可更好地理解隨后對(duì)本發(fā) 明的詳細(xì)描述。下文將描述本發(fā)明的額外特征和優(yōu)點(diǎn)，其形成本發(fā)明的權(quán)利要求書的標(biāo)的 物。所屬領(lǐng)域的技術(shù)人員應(yīng)了解，可易于將所揭示的概念和特定實(shí)施例用作基礎(chǔ)來(lái)修改或 設(shè)計(jì)用于實(shí)現(xiàn)本發(fā)明的相同目的的其它結(jié)構(gòu)。所屬領(lǐng)域的技術(shù)人員還應(yīng)認(rèn)識(shí)到，此些等效 構(gòu)造不脫離如所附權(quán)利要求書中陳述的本發(fā)明的精神和范圍。將在結(jié)合附圖考慮時(shí)從以下 描述內(nèi)容中更好地理解相信為本發(fā)明的特征的關(guān)于其組織和操作方法的新穎特征以及其 它目的和優(yōu)點(diǎn)。然而，應(yīng)明確理解，每一張圖只是為了說(shuō)明和描述的目的而提供，且無(wú)意作 為對(duì)本發(fā)明的限制的界定。


為了更完整地理解本發(fā)明，現(xiàn)在參考以下結(jié)合附圖進(jìn)行的描述，其中圖1展示根據(jù)本發(fā)明的一個(gè)實(shí)施例的包含過(guò)電壓(例如，ESD)保護(hù)電路的示范性 多裸片封裝的示意圖；圖2展示根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于制造多裸片封裝的示范性過(guò)程；圖3展示根據(jù)本發(fā)明的一個(gè)實(shí)施例的包含過(guò)電壓(例如，ESD)保護(hù)電路的多裸片 封裝上的裸片的至少一部分的示意圖；以及圖4展示其中可有利地采用本發(fā)明的實(shí)施例的示范性無(wú)線通信系統(tǒng)。
具體實(shí)施例方式圖1展示根據(jù)本發(fā)明的一個(gè)實(shí)施例的包含過(guò)電壓(例如，ESD)保護(hù)電路的示范性 多裸片封裝的示意圖。在圖1的示范性實(shí)施例中，多裸片封裝10包括第一裸片11和第二 裸片12。雖然在此實(shí)例中為了便于說(shuō)明而展示兩個(gè)裸片，但應(yīng)理解在其它實(shí)施例中，在多裸 片封裝10內(nèi)可實(shí)施兩個(gè)以上裸片。在此實(shí)例中，第一裸片11具有第一部分101和第二部 分102。在某些實(shí)施例中，第一部分101包含數(shù)字電路140，且第二部分102包含例如射頻 (RF)電路等模擬電路141。舉例來(lái)說(shuō)，數(shù)字電路140可包含例如處理器和存儲(chǔ)器等數(shù)字電 路。模擬電路141可包含例如RF、LNA、高頻DAC、ADC、PLL、電源管理電路等模擬電路。如 本文進(jìn)一步論述，第一部分101具有具低噪聲敏感度的電路(例如，數(shù)字電路140，或具有低 噪聲敏感度的任何其它類型的電路，如本文進(jìn)一步論述)，而第二部分102具有具高噪聲敏 感度的電路(例如，RF模擬電路141，或具有高噪聲敏感度的任何其它類型的電路，如本文 進(jìn)一步論述)。一般來(lái)說(shuō)，某些類型的電路具有低噪聲敏感度(即，具有對(duì)噪聲較不敏感的性 能)，而其它類型的電路具有高噪聲敏感度(即，具有對(duì)噪聲較敏感的性能)。如本文進(jìn)一 步描述，對(duì)噪聲的相應(yīng)敏感度是電路的相對(duì)特性。舉例來(lái)說(shuō)，如果噪聲足夠高，那么幾乎任 何電路的性能均可受其影響。然而，所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，某些電路具有相對(duì)高的 噪聲敏感度，而其它電路具有相對(duì)低的噪聲敏感度。作為實(shí)例，在給定系統(tǒng)內(nèi)，例如在給定IC封裝(例如，封裝10)內(nèi)，可能存在具有 高噪聲敏感度的第一類型電路，且可能存在相對(duì)于第一類型電路具有低噪聲敏感度的第二 類型電路。例如在圖1的所說(shuō)明實(shí)例中，IC封裝10的第一裸片11上的RF模擬電路141可 為具有高噪聲敏感度的第一類型電路，而第一裸片11上的數(shù)字電路140可為相對(duì)于RF模 擬電路141具有低噪聲敏感度的第二類型電路。本文稱為具有低噪聲敏感度的電路一般是可承受比本文稱為具有高噪聲敏感度 的電路大的噪聲量(而不會(huì)具有不可接受的性能降級(jí))的電路。舉例來(lái)說(shuō)，與許多模擬電 路組件相比，數(shù)字電路通常被視為對(duì)噪聲較不敏感。舉例來(lái)說(shuō)，許多數(shù)字電路可將電壓電平 窗辨識(shí)為高電壓電平(或邏輯“1”)或低電壓電平(或邏輯“0”)。作為一個(gè)實(shí)例，給定的 數(shù)字電路可將0伏界定為低電壓電平，且將5伏界定為高電壓電平。此外，并不要求分別將 精確為0伏或5伏的電壓電平辨識(shí)為低電壓電平或高電壓電平，而是給定數(shù)字電路可將相 應(yīng)的電壓電平窗辨識(shí)為對(duì)應(yīng)于低或高電平。舉例來(lái)說(shuō)，此給定數(shù)字電路可將低于某個(gè)閾值 量(比如低于1. 5伏)的任何電壓電平辨識(shí)為對(duì)應(yīng)于低電壓電平，且其可將超過(guò)某一閾值 量(比如3. 5伏)的任何電壓電平辨識(shí)為對(duì)應(yīng)于高電壓電平。另一方面，許多模擬電路的性 能較嚴(yán)格地取決于信號(hào)的精確值(或取決于比數(shù)字電路常準(zhǔn)許的信號(hào)值窗嚴(yán)格得多的信 號(hào)值窗)。以此方式，許多數(shù)字電路相對(duì)于許多模擬電路具有低噪聲敏感度。當(dāng)然，在其對(duì) 噪聲的相應(yīng)敏感度方面具有相對(duì)差異的不同類型電路的其它實(shí)例可能存在于給定系統(tǒng)中， 如所屬領(lǐng)域的技術(shù)人員將了解。在圖1的示范性系統(tǒng)中，第一裸片11的第一部分101包含本文進(jìn)一步描述的過(guò)電 壓保護(hù)電路103。如圖示，第一部分101包括一個(gè)或一個(gè)以上接地路徑，例如VSS_package 路徑109、Vssn路徑110、Vss2路徑111和Vssl路徑112。這些接地路徑109到112中的 每一者經(jīng)由過(guò)電壓保護(hù)電路103耦合到共同接地路徑(“Vssx”) 113。接地路徑109到113中的一者或一者以上可用以為實(shí)施于第一裸片11上的數(shù)字電路140提供參考接地。在所 說(shuō)明的實(shí)例中，VSS_package路徑109經(jīng)由I/O焊盤108暴露于第一裸片11的外部。類似 地，共同Vssx路徑113經(jīng)由I/O焊盤114暴露于第一裸片11的外部。當(dāng)然，在某些實(shí)施方 案中，其它接地路徑110到112中的一者或一者以上可同樣地經(jīng)由I/O焊盤暴露于第一裸 片11的外部。在某些實(shí)施例中，過(guò)電壓保護(hù)電路103包含一對(duì)或一對(duì)以上背對(duì)背二極管，例如 圖1的示范性實(shí)施例中所示的對(duì)104、105、106和107。雖然此實(shí)例中展示四對(duì)背對(duì)背二極 管，但在其它實(shí)施方案中，可實(shí)施任何數(shù)目(一個(gè)或一個(gè)以上)此些對(duì)。二極管的利用是此 項(xiàng)技術(shù)中眾所周知的，且因此本文僅簡(jiǎn)短提及。作為實(shí)例，二極管對(duì)104是背對(duì)背布置的二 極管104A和104B。如果Vssx 113上存在的電壓超過(guò)Vss_package路徑109的電壓大于 二極管104A的正向擊穿電壓的量，那么二極管104A變?yōu)閭鲗?dǎo)，因此提供放電路徑。另一方 面，如果Vss_package路徑109上存在的電壓超過(guò)Vssx 113的電壓大于二極管104B的正 向擊穿電壓的量，那么二極管104B變?yōu)閭鲗?dǎo)，因此提供放電路徑。在此實(shí)例中，第一裸片11的第二部分102具有一個(gè)或一個(gè)以上高噪聲敏感度接地 路徑(Vssl. . . Vssn) 115，其為部分102中的相對(duì)于部分101中的電路(例如，數(shù)字電路140) 具有高噪聲敏感度的電路(例如，RF模擬電路141)提供參考接地。在所說(shuō)明的實(shí)例中，此 高噪聲敏感度接地路徑115包含路徑116到118，其在此實(shí)例中分別通過(guò)I/O焊盤119到 121暴露于第一裸片11的外部。在所說(shuō)明的實(shí)例中，第一裸片11的第二部分102還包含一 個(gè)或一個(gè)以上低噪聲敏感度接地路徑，例如低噪聲敏感度接地路徑122，其為部分102中的 相對(duì)于具有高噪聲敏感度的電路(例如，相對(duì)于RF模擬電路141)而具有低噪聲敏感度的 電路提供參考接地。在所說(shuō)明的實(shí)例中，此低噪聲敏感度接地路徑122通過(guò)I/O焊盤123 暴露于第一裸片11的外部。在此實(shí)例中，第二裸片12包含電源管理電路142，但在其它實(shí)施例中，其可包含給 定實(shí)施方案所需的任何類型電路。在此實(shí)例中，第二裸片12具有一個(gè)或一個(gè)以上高噪聲 敏感度接地路徑，例如高噪聲敏感度接地路徑124，其為第二裸片12中的相對(duì)于封裝10中 具有低噪聲敏感度的電路(例如，數(shù)字電路140)而具有高噪聲敏感度的電路提供參考接 地。在所說(shuō)明的實(shí)例中，此高噪聲敏感度接地路徑1 通過(guò)I/O焊盤125暴露于第二裸片 12的外部。另外，在所說(shuō)明的實(shí)例中，第二裸片12具有一個(gè)或一個(gè)以上低噪聲敏感度接地 (Vssl... Vssn) 126，其為第二裸片12中的相對(duì)于封裝10中具有高噪聲敏感度的電路(例 如，RF模擬電路141)而具有低噪聲敏感度的電路提供參考接地。在所說(shuō)明的實(shí)例中，此低 噪聲敏感度接地路徑126包含路徑127到129，所述路徑在此實(shí)例中分別通過(guò)I/O焊盤130 到132暴露于第二裸片12的外部。在此示范性實(shí)施例中，裸片11和12的所有高噪聲敏感度接地被短接在一起。更 特定來(lái)說(shuō)，裸片11和12的所有高噪聲敏感度接地在第一裸片11和第二裸片12的外部被 短接在一起，從而產(chǎn)生共同的高噪聲敏感度接地133。舉例來(lái)說(shuō)，如圖1的實(shí)例中所示，第一 裸片11的高噪聲敏感度接地路徑115和第二裸片12的高噪聲敏感度接地IM被短接在一 起，從而產(chǎn)生共同的高噪聲敏感度接地133。類似地，在此示范性實(shí)施例中，裸片11和12的所有低噪聲敏感度接地在封裝上被 短接在一起。更特定來(lái)說(shuō)，裸片11和12的所有低噪聲敏感度接地在第一裸片11和第二裸片12的外部被短接在一起，從而產(chǎn)生共同的低噪聲敏感度接地134。舉例來(lái)說(shuō)，如圖1的實(shí) 例中所示，第一裸片11的低噪聲敏感度接地路徑122和第二裸片12的低噪聲敏感度接地 1 被短接在一起，從而產(chǎn)生共同的低噪聲敏感度接地134。如此示范性實(shí)施例中還展示，提供任選路徑135以用于任選地在封裝上在第一裸 片11和第二裸片12外部的位置處將共同的高噪聲敏感度接地133和共同的低噪聲敏感度 接地134短接在一起。在某些實(shí)施例中，如本文進(jìn)一步論述，任選路徑135是起初包含于封 裝10的制造中但在封裝10的隨后制造期間可能在需要時(shí)被切斷(或移除)的路徑(例如， 金屬跡線)。舉例來(lái)說(shuō)，如本文進(jìn)一步論述，路徑135可為起初包含于封裝10中的金屬跡 線。在封裝10的制造期間，可測(cè)試裸片11和12上的電路的性能以例如評(píng)估具有高噪聲敏 感度的電路的性能。如果確定電路的性能可接受，那么路徑135可保留在適當(dāng)位置。否則， 如果性能不可接受(例如，由于噪聲對(duì)具有高噪聲敏感度的電路的影響)，那么可切斷/移 除(如圖1中的“X”指示)路徑135，從而僅在兩個(gè)接地133、134之間留下二極管保護(hù)電路 103作為ESD路徑。由此，如果需要改進(jìn)的性能，則可通過(guò)簡(jiǎn)單地切斷路徑135來(lái)減少由高 噪聲敏感度電路引發(fā)的噪聲，而無(wú)需對(duì)裸片11和12的任何更改。在此方面，在設(shè)計(jì)和制造期間將任選路徑135預(yù)先指定為任選路徑。因此，如上文 論述，在此示范性實(shí)施例中，所有高噪聲敏感度接地在裸片11和12的外部的位置處被短接 在一起，從而產(chǎn)生共同的高噪聲敏感度接地133 (其為封裝10上的在裸片11和12外部的跡 線/路徑)，且所有低噪聲敏感度接地在裸片11和12外部的位置處被短接在一起，從而產(chǎn) 生共同的低噪聲敏感度接地134 (其也是封裝10上的在裸片11和12外部的跡線/路徑)。如下文論述，路徑135在其不導(dǎo)致封裝10的高噪聲敏感度電路的性能上的不可接 受降級(jí)的情況下可為合意的。如果路徑135不導(dǎo)致封裝10的高噪聲敏感度電路的性能上 的不可接受降級(jí)，那么可將其切斷/移除(無(wú)需對(duì)封裝10進(jìn)行任何進(jìn)一步修改)，從而產(chǎn)生 減少由封裝10的高噪聲敏感度電路引發(fā)的噪聲的解決方案。當(dāng)切斷/移除路徑135時(shí)，高 噪聲敏感度接地將仍通過(guò)第一裸片11的保護(hù)系統(tǒng)103(例如，背對(duì)背二極管104)而具有過(guò) 電壓放電(例如，ESD放電)路徑。如圖1的實(shí)例中所說(shuō)明，根據(jù)某些實(shí)施例，高噪聲敏感度接地和低噪聲敏感度接 地通過(guò)過(guò)電壓保護(hù)電路103連接在一起。舉例來(lái)說(shuō)，共同的高噪聲敏感度接地133和共同 的低噪聲敏感度接地134通過(guò)在圖1的示范性多裸片封裝中實(shí)施于第一裸片11上的過(guò)電 壓保護(hù)電路103而連接在一起。雖然過(guò)電壓保護(hù)電路103展示為在圖1的實(shí)例中實(shí)施于單個(gè)裸片(例如，裸片11) 中，但在某些實(shí)施例中，過(guò)電壓保護(hù)電路103可實(shí)施于多裸片封裝的多個(gè)不同裸片上。此在 多個(gè)不同裸片上的實(shí)施方案可能在含有許多裸片的多裸片封裝中是尤其合意和/或有利 的。雖然為了便于說(shuō)明，圖1的示范性多裸片封裝展示為包含兩個(gè)裸片11和12，但應(yīng)認(rèn)識(shí) 到，在一些實(shí)施方案中，多裸片封裝可包含多得多的裸片。在此情況下，裸片中的多個(gè)不同 裸片可具有以類似于針對(duì)圖1中的第一裸片11展示的方式的方式實(shí)施于其上的過(guò)電壓保 護(hù)電路103。因此，舉例來(lái)說(shuō)，多裸片封裝中的多個(gè)不同裸片可各自具有實(shí)施于其上的過(guò)電 壓保護(hù)電路103，高噪聲敏感度接地和低噪聲敏感度接地可通過(guò)所述過(guò)電壓保護(hù)電路103 連接在一起。如圖1中所說(shuō)明，另一裸片(不同于在其上實(shí)施過(guò)電壓保護(hù)電路103的裸片) 的高噪聲敏感度接地和/或低噪聲敏感度接地通過(guò)裸片中的一者或一者以上的過(guò)電壓保
10護(hù)電路103連接在一起。作為一個(gè)實(shí)例，在某些實(shí)施例中，圖1的背對(duì)背二極管對(duì)104和 105可實(shí)施于第一裸片11上，且背對(duì)背二極管對(duì)106和107可實(shí)施于另一裸片(例如，不同 于圖1的第一裸片11和第二裸片12)上。轉(zhuǎn)到圖2，展示根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于制造多裸片封裝的過(guò)程。在制造過(guò) 程的方框21中，將多裸片封裝的多個(gè)裸片的高噪聲敏感度接地短接在一起，從而產(chǎn)生多裸 片封裝上的在多個(gè)裸片外部的共同的高噪聲敏感度接地路徑。舉例來(lái)說(shuō)，在圖1的示范性 封裝10中，裸片11和12的高噪聲敏感度接地被短接在一起，從而產(chǎn)生多裸片封裝上的共 同的高噪聲敏感度接地路徑133。共同的高噪聲敏感度接地路徑133在多個(gè)裸片11和12 的外部。在制造過(guò)程的方框22中，將多裸片封裝的多個(gè)裸片的低噪聲敏感度接地短接在 一起，從而產(chǎn)生多裸片封裝上的在多個(gè)裸片外部的共同的低噪聲敏感度接地路徑。舉例來(lái) 說(shuō)，在圖1的示范性封裝10中，裸片11和12的低噪聲敏感度接地被短接在一起，從而產(chǎn)生 多裸片封裝上的共同的低噪聲敏感度接地路徑134。共同的低噪聲敏感度接地路徑134在 多個(gè)裸片11和12的外部。在制造過(guò)程的方框23中，在多個(gè)裸片中的至少一者上包含過(guò)電壓放電保護(hù)電路 (例如，圖1的保護(hù)電路103)。共同的高噪聲敏感度接地路徑和共同的低噪聲敏感度接地 路徑耦合到過(guò)電壓放電保護(hù)電路。在某些實(shí)施例中，如子方框201中所示，過(guò)電壓放電保護(hù) 電路包含介于共同的高噪聲敏感度接地路徑與共同的低噪聲敏感度接地路徑之間的至少 一對(duì)背對(duì)背二極管。舉例來(lái)說(shuō)，在圖1的示范性封裝10中，實(shí)施于裸片11中的過(guò)電壓放電 保護(hù)電路103包含背對(duì)背二極管對(duì)104。背對(duì)背二極管對(duì)介于共同的高噪聲敏感度接地路 徑133與共同的低噪聲敏感度接地路徑134之間。也就是說(shuō)，共同的高噪聲敏感度接地路 徑133以通信方式耦合到背對(duì)背二極管對(duì)的第一側(cè)上的I/O焊盤108，且共同的低噪聲敏感 度接地路徑134以通信方式耦合到背對(duì)背二極管對(duì)的相對(duì)側(cè)上的I/O焊盤114。在制造過(guò)程的方框M中，在多裸片封裝上包含預(yù)先指定的任選路徑，其中所述路 徑將共同的高噪聲敏感度接地路徑和共同的低噪聲敏感度接地路徑短接在一起。此任選路 徑優(yōu)選在多裸片封裝上的在多個(gè)裸片外部的位置處實(shí)施。舉例來(lái)說(shuō)，如圖1的示范性封裝 10中所示，預(yù)先指定的任選路徑135起初包含(在制造過(guò)程的初始階段期間)于多裸片封 裝10上。路徑135將共同的高噪聲敏感度接地路徑133和共同的低噪聲敏感度接地路徑 134短接在一起。應(yīng)認(rèn)識(shí)到，方框21到M可以任何相對(duì)次序執(zhí)行，和/或方框中的一者或一者以上 可在制造過(guò)程期間并行執(zhí)行。在制造過(guò)程的方框25中，評(píng)估具有處于適當(dāng)位置的路徑135(即，將共同的高噪聲 敏感度接地路徑和共同的低噪聲敏感度接地路徑短接在一起)的多裸片封裝的性能。作為 實(shí)例，在某些實(shí)施例中，所述評(píng)估評(píng)估是否由于在短接在一起的共同的高噪聲敏感度接地 路徑和共同的低噪聲敏感度接地路徑上存在的噪聲而引發(fā)多裸片封裝中具有高噪聲敏感 度的電路(例如，RF模擬電路等)的性能上的不可接受的降級(jí)。路徑135在其不導(dǎo)致多裸片封裝10的電路中的不可接受的性能降級(jí)的情況下可 一般為需要的。舉例來(lái)說(shuō)，將共同的高噪聲敏感度接地路徑133和共同的低噪聲敏感度接 地路徑134短接在一起提供了多裸片封裝10的接地節(jié)點(diǎn)中的任一者之間的較低電阻性路徑，其可為處置可能在多裸片封裝10內(nèi)出現(xiàn)的ESD事件(或其它過(guò)電壓事件)提供較好的 效率。因此，如果在方框25中的評(píng)估期間確定由預(yù)先指定的任選路徑135提供的短接不導(dǎo) 致多裸片封裝10的電路中的不可接受的性能降級(jí)，那么預(yù)先指定的任選路徑135可留在所 制造的多裸片封裝10內(nèi)的適當(dāng)位置。然而，如果在方框25中的評(píng)估期間確定由預(yù)先指定的任選路徑135提供的短接導(dǎo) 致多裸片封裝10的電路中的不可接受的性能降級(jí)(例如，此短接給存在于多裸片封裝10 內(nèi)的高噪聲敏感度電路帶來(lái)太多噪聲)，那么預(yù)先指定的任選路徑135可在制造的隨后階 段期間經(jīng)切斷/移除，使得共同的高噪聲敏感度接地路徑133和共同的低噪聲敏感度接地 路徑134不短接在一起，如圖2的方框沈中指示。轉(zhuǎn)到圖3，作為第一裸片IlA而更詳細(xì)地展示根據(jù)本發(fā)明的一個(gè)實(shí)施例的多裸片 封裝10(圖1)的第一裸片11的一部分的示意圖。此示意圖更詳細(xì)地展示根據(jù)本發(fā)明的一 個(gè)實(shí)施例的可在圖1的裸片11上實(shí)施的示范性ESD方案。在此實(shí)例中，裸片IlA包含第一 電路部分(例如，數(shù)字電路，其為了便于說(shuō)明而未圖示)，其耦合到I/O焊盤30_1，且其接收 電源Vddl和參考接地Vssx 113。兩個(gè)二極管36A和38A提供直到Vddl的正常放電路徑。 還包含RC箝位34A以提供Vddl與Vssx 113之間的過(guò)電壓放電，且包含二極管32A以提供 從Vssx 113到Vddl的放電路徑。二極管36A、38A和32A以及RC箝位34A的布置是用于 在Vddl與Vssx 113之間提供過(guò)電壓放電的眾所周知的布置的實(shí)例。裸片1IA包含耦合到I/O焊盤30_2的另一電路部分(例如，數(shù)字電路，其為了便于 說(shuō)明而未圖示)，其接收不同的電源Vdd2和參考接地Vssx 113。再次采用在Vdd2與Vssx 113之間提供過(guò)電壓放電的二極管36B、38B和32B以及RC箝位34B的類似布置。另外，裸片IlA包含耦合到I/O焊盤30_3的另一電路部分(例如，數(shù)字電路，其為 了便于說(shuō)明而未圖示)，其接收不同的電源Vdd3和不同的參考接地VSS_package 109(經(jīng)由 I/O焊盤108)。再次采用在Vdd3與Vss_package 109之間提供過(guò)電壓放電的二極管36C、 38C和32C以及RC箝位;34C的類似布置。此外，包含二極管104A和104B的背對(duì)背二極管對(duì)104以上文關(guān)于圖1論述的方 式在Vssx 113與Vss_package 109之間提供過(guò)電壓放電路徑。雖然圖3的裸片IlA提供根據(jù)本發(fā)明的某些實(shí)施例可在多裸片封裝10的裸片上 采用的ESD保護(hù)方案的示范性實(shí)施方案的更詳細(xì)說(shuō)明，但本文呈現(xiàn)的概念既定不限于圖3 中所展示的示范性方案。而是，這僅是為了說(shuō)明性目的而展示，除了由保護(hù)系統(tǒng)103的背對(duì) 背二極管對(duì)(例如，對(duì)104)提供的上述放電路徑以外，針對(duì)裸片IlA的I/O焊盤30_1、30_2 和30_3可存在額外的ESD保護(hù)電路(例如，跳回)。圖4展示其中可有利地采用多裸片封裝10的實(shí)施例的示范性無(wú)線通信系統(tǒng)400。 出于說(shuō)明的目的，圖4展示三個(gè)遠(yuǎn)程單元420、430和450以及兩個(gè)基站440。將認(rèn)識(shí)到，典 型的無(wú)線通信系統(tǒng)可具有多得多的遠(yuǎn)程單元和基站。遠(yuǎn)程單元420、430和450分別包含用 于多裸片封裝425A、425B和425C的經(jīng)改進(jìn)的ESD解決方案。圖4展示來(lái)自基站440和遠(yuǎn) 程單元420、430和450的前向鏈路信號(hào)480，以及從遠(yuǎn)程單元420、430和450到基站440的 反向鏈路信號(hào)490。在圖4中，將遠(yuǎn)程單元420展示為移動(dòng)電話，將遠(yuǎn)程單元430展示為便攜式計(jì)算 機(jī)，且將遠(yuǎn)程單元450展示為無(wú)線本地環(huán)路系統(tǒng)中的固定位置遠(yuǎn)程單元。舉例來(lái)說(shuō)，所述遠(yuǎn)程單元可為手機(jī)、手持式個(gè)人通信系統(tǒng)(PCQ單元、例如個(gè)人數(shù)據(jù)助理等便攜式數(shù)據(jù)單元， 或例如儀表讀取設(shè)備等固定位置數(shù)據(jù)單元。雖然圖4說(shuō)明可采用根據(jù)本發(fā)明的教示的多裸 片封裝10的遠(yuǎn)程單元，但本發(fā)明不限于這些示范性所說(shuō)明的單元。舉例來(lái)說(shuō)，根據(jù)本發(fā)明 的實(shí)施例的多裸片封裝10可合適地用于任何裝置中。雖然已陳述具體電路，但所屬領(lǐng)域的技術(shù)人員將了解，并不需要所有所揭示的電 路來(lái)實(shí)踐本發(fā)明。而且，沒(méi)有描述某些眾所周知的電路，以便著重于本發(fā)明。類似地，雖然 描述內(nèi)容在某些位置中涉及邏輯“0”和邏輯“ 1”，但所屬領(lǐng)域的技術(shù)人員了解，在不影響本 發(fā)明的操作的情況下，所述邏輯值可切換，且電路的其余部分進(jìn)行相應(yīng)調(diào)整。雖然已詳細(xì)地描述本發(fā)明及其優(yōu)點(diǎn)，但應(yīng)了解，在不脫離如所附權(quán)利要求書界定 的本發(fā)明的精神和范圍的情況下可在其中作出各種改變、替代和更改。而且，本申請(qǐng)案的范 圍不希望限于說(shuō)明書中所描述的過(guò)程、機(jī)器、制造品、物質(zhì)組成、裝置、方法和步驟的特定實(shí) 施例。所屬領(lǐng)域的技術(shù)人員根據(jù)本發(fā)明的揭示內(nèi)容將容易了解，根據(jù)本發(fā)明可利用當(dāng)前存 在或日后將開發(fā)的與本文所描述的對(duì)應(yīng)實(shí)施例執(zhí)行大體上相同功能或?qū)崿F(xiàn)大體上相同結(jié) 果的過(guò)程、機(jī)器、制造品、物質(zhì)組成、裝置、方法或步驟。因此，希望所附權(quán)利要求書在其范圍 內(nèi)包含此些過(guò)程、機(jī)器、制造品、物質(zhì)組成、裝置、方法或步驟。
權(quán)利要求
1.一種過(guò)電壓放電系統(tǒng)，其包括集成電路(IC)封裝，其包括第一裸片和第二裸片，所述第一裸片包括第一接地節(jié)點(diǎn)和第二接地節(jié)點(diǎn)；所述第一裸片進(jìn)一步包括介于所述第一接地節(jié)點(diǎn)與第二接地節(jié)點(diǎn)之間的保護(hù)電路；所述第二裸片包括第三接地節(jié)點(diǎn)和第四接地節(jié)點(diǎn)；其中所述第三接地節(jié)點(diǎn)短接到所述第一接地節(jié)點(diǎn)，從而產(chǎn)生第一跨裸片共同接地，且 其中所述第四接地節(jié)點(diǎn)短接到所述第二接地節(jié)點(diǎn)，從而產(chǎn)生第二跨裸片共同接地；以及預(yù)先指定的可移除路徑，其用于在所述封裝上的在所述第一裸片和第二裸片外部的位 置處將所述第一跨裸片共同接地和所述第二跨裸片共同接地短接在一起。
2.根據(jù)權(quán)利要求1所述的過(guò)電壓放電系統(tǒng)，其中起初在所述IC封裝的制造期間包含所 述預(yù)先指定的可移除路徑，且當(dāng)將所述第一跨裸片共同接地和所述第二跨裸片共同接地短 接在一起導(dǎo)致所述IC封裝的不合意的性能降級(jí)時(shí)，所述預(yù)先指定的可移除路徑在所述封 裝的所述制造期間被移除。
3.根據(jù)權(quán)利要求2所述的過(guò)電壓放電系統(tǒng)，其中所述第一裸片包括第一電路和第二電 路，所述第一電路相對(duì)于所述第二電路具有高噪聲敏感度；且其中所述第一接地節(jié)點(diǎn)為所 述第一電路提供高噪聲敏感度接地節(jié)點(diǎn)，且所述第二接地節(jié)點(diǎn)為所述第二電路提供低噪聲 敏感度接地節(jié)點(diǎn)。
4.根據(jù)權(quán)利要求3所述的過(guò)電壓放電系統(tǒng)，其中所述第二裸片包括第三電路和第四電 路，所述第三電路相對(duì)于所述第四電路具有高噪聲敏感度；且其中所述第三接地節(jié)點(diǎn)為所 述第三電路提供高噪聲敏感度接地節(jié)點(diǎn)，且所述第四接地節(jié)點(diǎn)為所述第四電路提供低噪聲 敏感度接地節(jié)點(diǎn)。
5.一種過(guò)電壓放電系統(tǒng)，其包括集成電路(IC)封裝，其包括耦合到第二裸片的第一裸片，所述第一裸片包括數(shù)字電路和射頻(RF)模擬電路；且所述第一裸片進(jìn)一步包括為所述第二裸片產(chǎn)生共同放電路徑的保護(hù)系統(tǒng)。
6.根據(jù)權(quán)利要求5所述的過(guò)電壓放電系統(tǒng)，其中所述第二裸片包括電源管理電路。
7.根據(jù)權(quán)利要求5所述的過(guò)電壓放電系統(tǒng)，其中所述保護(hù)系統(tǒng)包括至少一對(duì)背對(duì)背二 極管。
8.根據(jù)權(quán)利要求5所述的過(guò)電壓放電系統(tǒng)，其中所述第一裸片包括用于所述RF模擬電 路的至少一個(gè)高噪聲敏感度接地節(jié)點(diǎn)；其中所述第二裸片包括用于所述第二裸片上的相對(duì) 于所述數(shù)字電路而具有高噪聲敏感度的電路的至少一個(gè)高噪聲敏感度接地節(jié)點(diǎn)；且其中所 述第一裸片的所述至少一個(gè)高噪聲敏感度接地節(jié)點(diǎn)和所述第二裸片的所述至少一個(gè)高噪 聲敏感度接地節(jié)點(diǎn)短接在一起，從而產(chǎn)生共同的高噪聲敏感度接地。
9.根據(jù)權(quán)利要求8所述的過(guò)電壓放電系統(tǒng)，其中所述第一裸片的所述至少一個(gè)高噪聲 敏感度接地節(jié)點(diǎn)和所述第二裸片的所述至少一個(gè)高噪聲敏感度接地節(jié)點(diǎn)在所述封裝上的 在所述第一裸片和第二裸片外部的位置處短接在一起。
10.根據(jù)權(quán)利要求9所述的過(guò)電壓放電系統(tǒng)，其中所述第一裸片上的所述保護(hù)系統(tǒng)為 所述第二裸片的所述至少一個(gè)高噪聲敏感度接地節(jié)點(diǎn)提供過(guò)電壓放電路徑。
11.根據(jù)權(quán)利要求9所述的過(guò)電壓放電系統(tǒng)，其中所述第一裸片進(jìn)一步包括用于所述第一裸片上的所述數(shù)字電路的至少一個(gè)低噪聲敏感度接地節(jié)點(diǎn)；其中所述第二裸片包括用 于所述第二裸片上的相對(duì)于所述RF模擬電路而具有低噪聲敏感度的電路的至少一個(gè)低噪 聲敏感度接地節(jié)點(diǎn)；且其中所述第一裸片的所述至少一個(gè)低噪聲敏感度接地節(jié)點(diǎn)和所述第 二裸片的所述至少一個(gè)低噪聲敏感度接地節(jié)點(diǎn)短接在一起，從而產(chǎn)生共同的低噪聲敏感度 接地。
12.根據(jù)權(quán)利要求11所述的過(guò)電壓放電系統(tǒng)，其中所述第一裸片的所述至少一個(gè)低噪 聲敏感度接地節(jié)點(diǎn)和所述第二裸片的所述至少一個(gè)低噪聲敏感度接地節(jié)點(diǎn)在所述封裝上 的在所述第一裸片和第二裸片外部的位置處短接在一起。
13.根據(jù)權(quán)利要求12所述的過(guò)電壓放電系統(tǒng)，其中所述第一裸片上的所述保護(hù)系統(tǒng)提 供介于所述共同的高噪聲敏感度接地與所述共同的低噪聲敏感度接地之間的過(guò)電壓放電 路徑。
14.根據(jù)權(quán)利要求12所述的過(guò)電壓放電系統(tǒng)，其進(jìn)一步包括預(yù)先指定的可移除路徑，其用于在所述封裝上的在所述第一裸片和第二裸片外部的位 置處將所述共同的高噪聲敏感度接地和所述共同的低噪聲敏感度接地短接在一起。
15.一種過(guò)電壓放電系統(tǒng)，其包括集成電路(IC)封裝，其包括第一裸片和至少第二裸片，所述第一裸片包括第一電路和第二電路，所述第一裸片的所述第一電路相對(duì)于所述第 二電路具有高噪聲敏感度；所述第一裸片包括用于所述第一裸片上的所述第一電路的至少一個(gè)高噪聲敏感度接 地節(jié)點(diǎn)，和用于所述第一裸片上的所述第二電路的至少一個(gè)低噪聲敏感度接地節(jié)點(diǎn)；所述第一裸片進(jìn)一步包括介于所述至少一個(gè)高噪聲敏感度接地節(jié)點(diǎn)與所述至少一個(gè) 低噪聲敏感度接地節(jié)點(diǎn)之間的保護(hù)電路；所述至少第二裸片包括第三電路和第四電路，所述至少第二裸片的所述第三電路相對(duì) 于所述第四電路具有高噪聲敏感度；所述至少第二裸片包括用于所述第三電路的至少一個(gè)高噪聲敏感度接地節(jié)點(diǎn)，和用于 所述第四電路的至少一個(gè)低噪聲敏感度接地節(jié)點(diǎn)；其中所述第一裸片的所述至少一個(gè)高噪聲敏感度接地節(jié)點(diǎn)和所述至少第二裸片的所 述至少一個(gè)高噪聲敏感度接地節(jié)點(diǎn)在所述封裝上的在所述第一裸片和所述至少第二裸片 外部的位置處短接在一起，從而產(chǎn)生共同的高噪聲敏感度接地；其中所述第一裸片的所述至少一個(gè)低噪聲敏感度接地節(jié)點(diǎn)和所述至少第二裸片的所 述至少一個(gè)低噪聲敏感度接地節(jié)點(diǎn)在所述封裝上的在所述第一裸片和所述至少第二裸片 外部的位置處短接在一起，從而產(chǎn)生共同的低噪聲敏感度接地；以及預(yù)先指定的可移除路徑，其用于將所述共同的高噪聲敏感度接地和所述共同的低噪聲 敏感度接地在所述封裝上的在所述第一裸片和所述至少第二裸片外部的位置處短接在一 起。
16.根據(jù)權(quán)利要求15所述的過(guò)電壓放電系統(tǒng)，其中起初在所述IC封裝的制造期間包含 所述預(yù)先指定的可移除路徑，且當(dāng)將所述共同的高噪聲敏感度接地和所述共同的低噪聲敏 感度接地短接在一起導(dǎo)致所述IC封裝的不合意的性能降級(jí)時(shí)，所述預(yù)先指定的可移除路 徑在所述封裝的所述制造期間被移除。
17.根據(jù)權(quán)利要求16所述的過(guò)電壓放電系統(tǒng)，其中具有高噪聲敏感度的所述第一電路 包括模擬電路。
18.根據(jù)權(quán)利要求17所述的過(guò)電壓放電系統(tǒng)，其中所述第一裸片的所述第二電路包括數(shù)字電路。
19.根據(jù)權(quán)利要求18所述的過(guò)電壓放電系統(tǒng)，其中所述第二裸片包括電源管理電路。
20.根據(jù)權(quán)利要求19所述的過(guò)電壓放電系統(tǒng)，其中在所述預(yù)先指定的可移除路徑被移 除后，所述保護(hù)電路即刻以通信方式介于所述共同的高噪聲敏感度接地與所述共同的低噪 聲敏感度接地之間。
21.一種用于制造多裸片集成電路(IC)封裝的方法，所述方法包括將所述多裸片封裝的多個(gè)裸片的高噪聲敏感度接地短接在一起，從而產(chǎn)生所述多裸片 封裝上的在所述多個(gè)裸片外部的共同的高噪聲敏感度接地路徑；將所述多裸片封裝的多個(gè)裸片的低噪聲敏感度接地短接在一起，從而產(chǎn)生所述多裸片 封裝上的在所述多個(gè)裸片外部的共同的低噪聲敏感度接地路徑；在所述多個(gè)裸片中的至少一者上包含過(guò)電壓放電保護(hù)電路，其中所述共同的高噪聲敏 感度接地路徑和所述共同的低噪聲敏感度接地路徑耦合到所述過(guò)電壓放電保護(hù)電路；在所述多裸片封裝上包含預(yù)先指定的可移除路徑，所述可移除路徑將所述共同的高噪 聲敏感度接地路徑和所述共同的低噪聲敏感度接地路徑短接在一起；在預(yù)先指定的任選路徑將所述共同的高噪聲敏感度接地路徑和所述共同的低噪聲敏 感度接地路徑短接在一起的情況下評(píng)估所述多裸片封裝的性能；以及如果性能不可接受，那么切斷所述預(yù)先指定的可移除路徑，以使得所述共同的高噪聲 敏感度接地路徑和所述共同的低噪聲敏感度接地路徑不短接在一起。
22.根據(jù)權(quán)利要求21所述的方法，其中所述過(guò)電壓放電保護(hù)電路包含介于所述共同的 高噪聲敏感度接地路徑與所述共同的低噪聲敏感度接地路徑之間的至少一對(duì)背對(duì)背二極 管。
23.根據(jù)權(quán)利要求21所述的方法，其中所述評(píng)估包括評(píng)估是否由于在經(jīng)由所述預(yù)先指定的可移除路徑短接在一起的所述共同的高噪聲敏 感度接地路徑和所述共同的低噪聲敏感度接地路徑上存在的噪聲而引發(fā)所述多裸片封裝 中具有高噪聲敏感度的電路的性能上的不可接受的降級(jí)。
24.根據(jù)權(quán)利要求21所述的方法，其中所述多裸片封裝的所述高噪聲敏感度接地為所 述多裸片封裝上的相對(duì)于所述多裸片封裝上的所述低噪聲敏感度接地為其提供參考接地 的電路而具有高噪聲敏感度的電路提供參考接地。
25.根據(jù)權(quán)利要求M所述的方法，其中所述多裸片封裝上的具有高噪聲敏感度的所述 電路包括模擬電路，且其中所述多裸片封裝上的所述低噪聲敏感度接地為其提供參考接地 的所述電路包括數(shù)字電路。
全文摘要
一種實(shí)施于多裸片封裝的一個(gè)裸片上的保護(hù)系統(tǒng)為所述封裝的一個(gè)或一個(gè)以上其它裸片上引發(fā)的過(guò)電壓提供放電路徑。為所述封裝中具有高噪聲敏感度的某些電路提供接地路徑，且為所述封裝中相對(duì)于所述高噪聲敏感度電路具有低噪聲敏感度的某些電路提供接地路徑。多個(gè)裸片的高噪聲敏感度電路的接地短接在一起，從而產(chǎn)生共同的高噪聲敏感度接地。多個(gè)裸片的低噪聲敏感度電路的接地短接在一起，從而產(chǎn)生共同的低噪聲敏感度接地。在所述封裝上在所述裸片的外部包含預(yù)先指定的可移除路徑，所述可移除路徑短接所述共同的高噪聲敏感度接地和所述共同的低噪聲敏感度接地?？稍诖嬖谟谒鼋?jīng)短接接地上的噪聲導(dǎo)致不可接受的性能降級(jí)的情況下在制造期間移除所述可移除路徑。
文檔編號(hào)H01L25/065GK102113117SQ200980130508
公開日2011年6月29日 申請(qǐng)日期2009年8月12日 優(yōu)先權(quán)日2008年8月12日
發(fā)明者斯利克爾·敦迪加爾, 禮薩·賈利利塞納里, 維維克·莫漢 申請(qǐng)人:高通股份有限公司