專利名稱：光電子半導(dǎo)體芯片的制作方法
光電子半導(dǎo)體芯片發(fā)射輻射的半導(dǎo)體芯片的光產(chǎn)出與各種因素有關(guān)。借助半導(dǎo)體芯片的大面積電接 觸一方面可實(shí)現(xiàn)相對(duì)高的內(nèi)部量子效率。然而另一方面，通過大面積的接觸會(huì)出現(xiàn)吸收損 耗，該吸收損耗極大地限制了耦合輸出效率并且由此極大地限制了半導(dǎo)體芯片的光產(chǎn)出。在德國(guó)專利申請(qǐng)第102008021675. 5中說明了，被設(shè)置用于電接觸發(fā)光二極管芯 片的接觸部允許覆蓋不大于2% -4%的電流擴(kuò)展層。要解決的任務(wù)在于給出一種具有改進(jìn)的光產(chǎn)出的光電子半導(dǎo)體芯片。該任務(wù)通過根據(jù)權(quán)利要求1所述的光電子半導(dǎo)體芯片來解決。光電子半導(dǎo)體芯片的改進(jìn)方案和擴(kuò)展方案在從屬權(quán)利要求中給出。根據(jù)一個(gè)優(yōu)選的實(shí)施形式，光電子半導(dǎo)體芯片包括半導(dǎo)體層序列以及結(jié)構(gòu)化的電 流擴(kuò)展層，其中該半導(dǎo)體層序列具有用于產(chǎn)生電磁輻射的有源區(qū)，該結(jié)構(gòu)化的電流擴(kuò)展層 包括透明導(dǎo)電氧化物并且被設(shè)置在半導(dǎo)體層序列的主面上，其中電流擴(kuò)展層覆蓋至少30% 和最多60%的主面。有源區(qū)為了產(chǎn)生輻射而具有pn結(jié)。該pn結(jié)在最簡(jiǎn)單的情況下借助緊鄰的P型半 導(dǎo)體層和η型半導(dǎo)體層來形成。優(yōu)選地，在ρ型層與η型層之間構(gòu)建例如經(jīng)摻雜的或者未 經(jīng)摻雜的量子結(jié)構(gòu)形式的產(chǎn)生實(shí)際輻射的結(jié)構(gòu)。量子結(jié)構(gòu)可被構(gòu)建為單量子阱結(jié)構(gòu)(SQW， Single Quantum Well)或者多量子阱結(jié)構(gòu)(MQW，Multiple Quantum Well)或者也被構(gòu)建 為量子線或者量子點(diǎn)結(jié)構(gòu)。在半導(dǎo)體芯片的一個(gè)有利的擴(kuò)展方案中，半導(dǎo)體層序列包含AlnGamIni_n_mN，其中 0彡η彡1，0彡m彡1且n+m彡1?；诘锘衔锇雽?dǎo)體的半導(dǎo)體芯片尤其是適于產(chǎn) 生發(fā)射波長(zhǎng)在可見光譜的短波范圍中的輻射。透明導(dǎo)電氧化物優(yōu)選地是金屬氧化物，諸如氧化鋅、氧化錫、氧化鎘、氧化鈦、氧化 銦鋅、氧化銦或者氧化銦錫(ITO)。除了諸如ZnO、SnO2或者In2O3的二元金屬氧化合物之 外也可使用三元金屬氧化合物，諸如Zn2Sn04、CdSn03、ZnSn03、MgIn2O4、GaInO3、Zn2In2O5或者 In4Sn3O12或者不同透明導(dǎo)電氧化物的混合物。此外，無需化學(xué)計(jì)量學(xué)上的組分。此外，透明 導(dǎo)電氧化物也可被P摻雜或者η摻雜。通過電流擴(kuò)展層可實(shí)現(xiàn)對(duì)半導(dǎo)體芯片足夠好的供電和電流擴(kuò)展。此外，借助部分表面覆蓋度可相對(duì)于整面的電流擴(kuò)展層減小由電流擴(kuò)展層引起的 光學(xué)吸收損耗。根據(jù)另一優(yōu)選的實(shí)施形式，電流擴(kuò)展層覆蓋40%至50%的主面。在這樣的表面覆 蓋度的情況下，一方面有利地減小吸收損耗，另一方面可在這樣的表面覆蓋度的情況下保 證電流擴(kuò)展層中的足夠良好的電流擴(kuò)展。尤其是在所產(chǎn)生的輻射的發(fā)射波長(zhǎng)在400nm至450nm之間時(shí)，較小的表面覆蓋度 有利的。因?yàn)樵诳梢姽庾V的較短波長(zhǎng)的范圍中，由電流擴(kuò)展層引起的光學(xué)吸收與由較小的 表面覆蓋度引起的電損耗相比是更重要的損耗機(jī)制。而在可見光譜的較長(zhǎng)波長(zhǎng)的范圍中， 由光學(xué)吸收引起的損耗更小，使得較小的表面覆蓋度情況下的電損耗更強(qiáng)烈地起決定作 用。因而在這種情況下更大的表面覆蓋度更為合適。
電流擴(kuò)展層的厚度有利地可為IOnm至60nm之間。在通過減小厚度可降低光學(xué)吸 收損耗期間，在這種情況下橫向?qū)щ娦酝瑯咏档?。在厚度為IOnm至60nm之間的情況下，增 益和損耗處于彼此合適的關(guān)系。此外，結(jié)構(gòu)化的電流擴(kuò)展層的中間空隙(即未被電流擴(kuò)展層覆蓋的區(qū)域)的大小 (即長(zhǎng)度和/或?qū)挾?有利地與半導(dǎo)體層序列的與電流擴(kuò)展層鄰接的半導(dǎo)體材料的橫向?qū)?電性相匹配。尤其是，可保證借助鄰接的半導(dǎo)體層序列的超過1 μ m至6 μ m的距離的橫向 導(dǎo)通(Querleitung)，而無需電流擴(kuò)展層。中間空隙因而有利地具有在1 μ m至6 μ m之間 的大小。優(yōu)選地，構(gòu)建大小在3μπι至4μπι之間的范圍中的中間空隙。在考慮這一點(diǎn)的情 況下可以以不同方式將電流擴(kuò)展層結(jié)構(gòu)化。例如可考慮不規(guī)則的結(jié)構(gòu)或者規(guī)則的結(jié)構(gòu)如柵 格。根據(jù)一個(gè)有利的改進(jìn)方案，電流擴(kuò)展層的結(jié)構(gòu)對(duì)應(yīng)于矩形柵格。該柵格尤其是具 有多個(gè)在第一方向上延伸的由透明導(dǎo)電氧化物構(gòu)成的平行條和多個(gè)在第二方向上延伸的 由透明導(dǎo)電氧化物構(gòu)成的平行條，其中第一方向垂直于第二方向走向。在第一方向上延伸 的平行條之間的間距可與在第二方向上延伸的平行條之間的間距不同。這些條的交叉點(diǎn)對(duì) 應(yīng)于柵格點(diǎn)。電流擴(kuò)展層的電接觸優(yōu)選地借助至少一個(gè)電接觸接片來實(shí)現(xiàn)。該接觸接片尤其 是垂直于電流擴(kuò)展層被設(shè)置其中的平面延伸，并且觸碰為此設(shè)置的接觸部位上的電流擴(kuò)展 層。該接觸接片可以具有截錐、棱錐臺(tái)或者圓柱體的形狀。尤其是，多個(gè)接觸接片規(guī)則地分布在電流擴(kuò)展層的面上。相應(yīng)的接觸部分優(yōu)選地 位于柵格點(diǎn)上。然而，在這種情況下不必在每個(gè)柵格點(diǎn)上都設(shè)置接觸部位。有利地，接觸接片包括具有高導(dǎo)電性的金屬。此外，優(yōu)選地針對(duì)接觸接片使用具有 高反射率的材料。合適的材料例如是Ag。根據(jù)一個(gè)優(yōu)選的實(shí)施形式，在半導(dǎo)體層序列與鏡之間設(shè)置電流擴(kuò)展層。尤其是，電 接觸接片在鏡的開口中走向。如果接觸接片如已經(jīng)提及的那樣具有高反射率，則可通過由 鏡和接觸接片一起構(gòu)成的組合來實(shí)現(xiàn)高反射率。由有源區(qū)朝向電流擴(kuò)展層方向發(fā)射的輻射 由此可在沒有大的光學(xué)損耗的情況下朝向耦合輸出面反射。耦合輸出面尤其是被設(shè)置在有 源區(qū)的與電流擴(kuò)展層對(duì)置的側(cè)上。附加地，光學(xué)損耗通過結(jié)構(gòu)化的電流擴(kuò)展層和與此相聯(lián) 系的被減小的表面覆蓋度來限制。在一個(gè)有利的擴(kuò)展方案中，鏡具有介電層。尤其是，該介電層具有比半導(dǎo)體層序 列的半導(dǎo)體材料更小的折射率。介電層例如由氧化硅、氮化硅或者玻璃、優(yōu)選為旋涂玻璃 (Spin-on-Glas)形成。介電層也可被實(shí)施為布拉格鏡，其中具有不同折射率的介電分層交
替地設(shè)置。鏡、尤其是介電鏡優(yōu)選地與電流擴(kuò)展層鄰接。結(jié)構(gòu)化的電流擴(kuò)展層的中間空隙至 少通過鏡的一部分、尤其是介電鏡來填充。此外，至少鏡的一部分或介電層覆蓋電流擴(kuò)展 層。優(yōu)選地在介電層中設(shè)置開口，接觸接片在該開口中延伸。此外，鏡有利地具有連續(xù)的金屬層。該金屬層尤其是設(shè)置在鏡的背離電流擴(kuò)展層 的側(cè)上。優(yōu)選地，介電層被金屬層覆蓋。金屬層可至少雙層地構(gòu)建。例如，金屬層可具有由 鉬和/或鈦構(gòu)成的用于增強(qiáng)粘附的層和帶有高反射率的、例如由銀構(gòu)成的層。根據(jù)一個(gè)優(yōu)選實(shí)施形式，半導(dǎo)體芯片是薄膜發(fā)光二極管芯片。在這種情況下，半導(dǎo)體層序列沒有生長(zhǎng)襯底，也就是說用于生長(zhǎng)半導(dǎo)體層序列的生長(zhǎng)襯底從半導(dǎo)體層序列被去 除或者至少?gòu)?qiáng)烈地薄化。為了使半導(dǎo)體層序列穩(wěn)定，該半導(dǎo)體層序列可替換地被設(shè)置在支承襯底上。尤其 是，支承襯底位于半導(dǎo)體芯片的與耦合輸出側(cè)對(duì)置的背側(cè)上。電流擴(kuò)展層優(yōu)選地被設(shè)置在 半導(dǎo)體層序列與支承襯底之間。根據(jù)一個(gè)有利的實(shí)施形式，支承襯底是導(dǎo)電的并且用作半導(dǎo)體芯片的第一電接觸 部。有利地，電流擴(kuò)展層在這種情況下借助電接觸接片(必要時(shí)通過鏡的金屬層)與支承 襯底電連接。第二電接觸部可被設(shè)置在耦合輸出面上。在一個(gè)優(yōu)選的擴(kuò)展方案中，半導(dǎo)體層序列在電流擴(kuò)展層的該側(cè)上是ρ型的。由于ρ 側(cè)通常具有差的導(dǎo)電性，所以具有高的導(dǎo)電性的電流擴(kuò)展層是有利的。合適的摻雜系數(shù)在 102°/cm3的范圍中變動(dòng)。其他優(yōu)點(diǎn)和有利的改進(jìn)方案由下列結(jié)合

圖1至8的闡述來得到。其中圖1示出了光電子半導(dǎo)體芯片的示意性橫截面視圖，圖2示出了沿著圖1中示出的半導(dǎo)體芯片的電流擴(kuò)展層的橫截面的示意性視圖，圖3A至3D示出了不同表面覆蓋度情況下的主面上的電流密度分布，圖4示出了描述在各種電流密度情況下的電損耗的曲線圖表，圖5示出了描述針對(duì)各種波長(zhǎng)的提取效率的曲線圖表，圖6至8示出了根據(jù)不同波長(zhǎng)的各種電流密度描述電光轉(zhuǎn)換(Wall-Plug)效率的 曲線圖表。在實(shí)施例和附圖中相同的或者起同樣作用的組成部分設(shè)置有相同的附圖標(biāo)記。圖1示出了光電子半導(dǎo)體芯片1，該光電子半導(dǎo)體芯片具有半導(dǎo)體層序列2，該半 導(dǎo)體層序列帶有用于產(chǎn)生電磁輻射的有源區(qū)4。有源區(qū)4位于第一半導(dǎo)體區(qū)域3與第二半 導(dǎo)體區(qū)域5之間。在該實(shí)施例中，第一半導(dǎo)體區(qū)域3是ρ型的，而第二半導(dǎo)體區(qū)域5是η型 的。優(yōu)選地，兩個(gè)半導(dǎo)體區(qū)域3、5包含GaN，而有源區(qū)4包含InGaN。兩個(gè)半導(dǎo)體區(qū)域3、5 和有源區(qū)4可分別具有多個(gè)半導(dǎo)體層。優(yōu)選地，半導(dǎo)體層序列2外延生長(zhǎng)，其中生長(zhǎng)襯底(未示出)從半導(dǎo)體層序列2脫 落，使得半導(dǎo)體層序列2具有小于10 μ m的厚度。為了穩(wěn)定，可替換地半導(dǎo)體層序列2設(shè)置在支承襯底13上。優(yōu)選地，支承襯底13 是導(dǎo)電的。合適的襯底例如是Ge襯底或者Si襯底?？商孢x地，支承襯底13可由Cu通過 電鍍?cè)鰪?qiáng)在前的金屬層來制造。在半導(dǎo)體層序列2的主面12上設(shè)置結(jié)構(gòu)化的電流擴(kuò)展層6。包含透明導(dǎo)電氧化物 的電流擴(kuò)展層6可均勻地被氣相淀積或者被濺射到主面12上，并且接著以適當(dāng)?shù)姆绞奖唤Y(jié) 構(gòu)化。結(jié)構(gòu)化例如可以以光刻方式來實(shí)現(xiàn)。電流擴(kuò)展層6的厚度有利地位于IOnm至60nm 之間。通過減小厚度，一方面可降低光學(xué)吸收損耗，由此另一方面橫向?qū)щ娦韵陆怠Ｔ诤穸?在IOnm至60nm之間的情況下，在光學(xué)損耗與電損耗之間存在良好的折衷。在主面12上設(shè)置鏡9，使得朝向主面12的方向發(fā)射的輻射可朝向耦合輸出面14 的方向偏轉(zhuǎn)。在本實(shí)施例中，鏡9具有介電層7，該介電層7尤其是由折射率相對(duì)小的材料形成，例如由折射系數(shù)小于1. 4的旋涂玻璃形成。介電層7可具有在400nm至500nm的范圍中的 厚度。此外，鏡9包括與介電層7鄰接的金屬層8。該金屬層8可由Pt構(gòu)成的粘附增強(qiáng)層 和Ag構(gòu)成的反射層形成。金屬層8的厚度可以薄到使得其具有中斷。約0. 2nm的層厚度 是足夠的。結(jié)構(gòu)化的電流擴(kuò)展層6嵌入到介電層7中。此外，介電層7具有接觸接片10在其中延伸的開口。接觸接片10垂直于電流擴(kuò) 展層被設(shè)置其中的平面走向，并且觸碰其上設(shè)置的接觸部位。有利地，接觸接片10有利地 包含導(dǎo)電材料，使得電流擴(kuò)展層6可借助接觸接片10來供電。例如，接觸接片10可包含 Ag，其此外具有相對(duì)高的反射率，使得鏡9在接觸接片10上的反射率沒有顯著降低。在這 一點(diǎn)，此外有利的是，主面12通過接觸接片的表面覆蓋度不大于4%。盡管如此，為了保證 充分的供電，表面覆蓋度應(yīng)不小于2%。接觸接片10的形狀優(yōu)選地為圓柱體。接觸接片10可建立電流擴(kuò)展層6與尤其是導(dǎo)電的支承襯底13之間的電連接。圖2示出了其上施加有結(jié)構(gòu)化的電流擴(kuò)展層6的主面12。電流擴(kuò)展層6具有矩形 柵格的形狀，該矩形柵格由在第一方向上延伸的平行條6a和在第二方向上延伸的平行條 6b形成。在多個(gè)柵格點(diǎn)上、也就是在條6a和6b的多個(gè)交叉點(diǎn)上設(shè)置有接觸部位11，在其 上設(shè)置有接觸接片10。接觸部位11由與條6a和6b相同的材料制造。這些接觸部位11與接觸接片10 的橫截面一樣被圓形并且同心地設(shè)置。在50%的表面覆蓋度和Imm的芯片邊長(zhǎng)的情況下，接觸部位11有利地具有約 6μπι的直徑D2。在第一方向上的接觸部位11之間的間距Ab和在第二方向上的接觸部位11 之間的間距Aa優(yōu)選地一樣大并且約為20 μ m。接觸接片10的直徑D1為4 μ m。條6a比條6b更薄并且可以寬約2 μ m，而條6b寬約4 μ m。此外，條6a比條6b更 密地設(shè)置，也就是說格柵常數(shù)在第一方向和第二方向上彼此不同。通過條6a和6b形成邊界的矩形中間空隙15具有約16 μ m的長(zhǎng)度db和約3 μ m的
寬度da。圖3A至3D示出了針對(duì)各種表面覆蓋度的如在圖1中示出的半導(dǎo)體芯片的主面上 的電流密度分布。電流擴(kuò)展層6的厚度對(duì)于所有變型方案而言為40nm。在所有變型方案中 利用50A/cm2的標(biāo)稱電流密度來進(jìn)行供電。在圖3A中所示的變型方案中，表面覆蓋度為100%;在圖3B中所示的變型方案中， 表面覆蓋度為50%;在圖3C中所示的變型方案中，表面覆蓋度為40%;而在圖3D中所示的 變型方案中，表面覆蓋度為30%。(圖2中所示的)間距Ab和Aa在圖3B至3D的各種變型 方案中保持恒定。但是，條寬度被減小。此外，中間空隙15被增大。例如，中間空隙15的 (圖2中所示的)寬度da在圖3D中所示的變型方案中為約4 μ m，而其在圖3B中所示的變 型方案中為3μπι。通過不同的灰度示出不同的電流密度，其中在較暗的區(qū)域中的電流密度高于較亮 的區(qū)域中的電流密度。如在圖3Α中能看到的那樣，在100%的表面覆蓋度的情況下，在理想情況下沒有 出現(xiàn)電流密度的不均勻性。但是，在50%的表面覆蓋度和40%的表面覆蓋度的情況下，中 間空隙15中的電流密度下降。這可導(dǎo)致直至20%的差距。盡管如此，在這種情況下還談及相對(duì)均勻的電流密度分布。30%的表面覆蓋度是臨界的，其中可出現(xiàn)40%的差距并且由此 會(huì)出現(xiàn)不均勻的電流密度分布。由圖4的曲線圖表得知在電流擴(kuò)展層中出現(xiàn)的電損耗1-L。在100 %的表面覆蓋度 的情況下，在理想情況下不出現(xiàn)電損耗(參見K1)。但是，隨著表面覆蓋度減小(K2:50%、 Κ4 :40%, K3 :30% )，電損耗I-L增加。電損耗通過較小的接觸面和較差的電流擴(kuò)展得到。 附加地，損耗由于有源區(qū)中的電流流動(dòng)的不均勻性而出現(xiàn)，該不均勻性由在第一 P型的半 導(dǎo)體區(qū)域中較差的電流擴(kuò)展引起。損耗I-L隨著電流密度J增加和表面覆蓋度減小而上升。 電損耗I-L基本上與波長(zhǎng)無關(guān)。圖5針對(duì)各種發(fā)射波長(zhǎng)λ示出了具有鏡的半導(dǎo)體芯片的提取效率Ε，該鏡針對(duì) 未使用電流擴(kuò)展層的情況(KI)和針對(duì)使用具有100%的表面覆蓋度的電流擴(kuò)展層的情況 (Κ2)具有500nm厚的SW2層和0. 2nm厚的Pt/Ag層。電流擴(kuò)展層具有30nm的厚度。K3是由電流擴(kuò)展層引起的吸收損耗。由此得知，電流擴(kuò)展層的吸收與波長(zhǎng)強(qiáng)烈相 關(guān)。在短波范圍中，由于電流擴(kuò)展層出現(xiàn)約20%的損耗，而在長(zhǎng)波范圍中，損耗為約5%。圖6至8在400nm(圖6)、460nm(圖7)和540nm(圖8)的發(fā)射波長(zhǎng)的情況下示出 了電光轉(zhuǎn)換(Wall-plug)效率WP、也就是電到光的效率。在這種情況下，電損耗被添加到提 取效率上的期望增益。電光轉(zhuǎn)換效率WP在每個(gè)波長(zhǎng)的情況下針對(duì)各種電流密度J和100% (Kl),50% (K2),40% (Κ3)以及30% (Κ4)的各種表面覆蓋度予以說明。如由圖6得知的那樣，針對(duì)發(fā)射波長(zhǎng)為400nm的半導(dǎo)體芯片，通過結(jié)構(gòu)化電流擴(kuò)展 層得到達(dá)到約10%的提高。在長(zhǎng)波范圍中，提取效率的增益在結(jié)構(gòu)化電流擴(kuò)展層的情況下并不如在短波范圍 中那樣大(大約6% )，因?yàn)殡娏鲾U(kuò)展層的透明度更高并且因此電損耗更強(qiáng)烈地起決定作 用。但是，直至200A/cm2的電流密度，40%至50%的表面覆蓋度比100%的表面覆蓋度更 好。因此概括地說，尤其是在可見光譜的短波范圍直至長(zhǎng)波范圍的所有波長(zhǎng)中通過電 流擴(kuò)展層的主面的40%至50%的表面覆蓋度使光產(chǎn)出提高。本發(fā)明不限于按照實(shí)施例的描述。更確切地說，本發(fā)明包括任意新特征以及這些 特征的任意組合，這尤其是包含專利權(quán)利要求中的特征的任意組合，即使這些特征本身沒 有明確地在專利權(quán)利要求或者實(shí)施例中予以說明。本專利申請(qǐng)要求德國(guó)專利申請(qǐng)10 2008 035 110. 5的優(yōu)先權(quán)，該德國(guó)專利申請(qǐng)的 公開內(nèi)容通過引用結(jié)合于此。
權(quán)利要求
1.一種光電子半導(dǎo)體芯片(1)，其具有-半導(dǎo)體層序列(2)，其具有用于產(chǎn)生電磁輻射的有源區(qū)(4)，_結(jié)構(gòu)化的電流擴(kuò)展層(6)，其包含透明導(dǎo)電氧化物并且被設(shè)置在半導(dǎo)體層序列(2)的 主面(12)上，其中電流擴(kuò)展層(6)覆蓋主面的至少30%和最多60%。
2.根據(jù)權(quán)利要求1所述的光電子半導(dǎo)體芯片(1)，其中電流擴(kuò)展層(6)覆蓋主面的 40%至 50%。
3.根據(jù)前述權(quán)利要求之一所述的光電子半導(dǎo)體芯片(1)，其中所產(chǎn)生的輻射具有在 400nm至450nm之間的發(fā)射波長(zhǎng)。
4.根據(jù)前述權(quán)利要求之一所述的光電子半導(dǎo)體芯片(1)，其中半導(dǎo)體層序列(2)包含 AlnGaJrVmN，其中0彡η彡1，0彡m彡1且n+m彡1。
5.根據(jù)前述權(quán)利要求之一所述的光電子半導(dǎo)體芯片(1)，其中電流擴(kuò)展層(6)包含氧 化銦錫、氧化銦鋅或者氧化鋅。
6.根據(jù)前述權(quán)利要求之一所述的光電子半導(dǎo)體芯片(1)，其中電流擴(kuò)展層(6)具有在 IOnm至60nm之間的厚度。
7.根據(jù)前述權(quán)利要求之一所述的光電子半導(dǎo)體芯片(1)，其中電流擴(kuò)展層(6)具有矩 形柵格的形狀。
8.根據(jù)前述權(quán)利要求之一所述的光電子半導(dǎo)體芯片(1)，其中電流擴(kuò)展層(6)在至少 一個(gè)接觸部位(11)上、尤其是在至少一個(gè)柵格點(diǎn)上與電接觸接片(11)、尤其是金屬接觸接 片相連接。
9.根據(jù)前述權(quán)利要求之一所述的光電子半導(dǎo)體芯片(1)，其中電流擴(kuò)展層(6)設(shè)置在 半導(dǎo)體層序列⑵與鏡(9)之間。
10.根據(jù)權(quán)利要求8和9所述的光電子半導(dǎo)體芯片(1)，其中電接觸接片(10)在鏡的 開口中走向。
11.根據(jù)權(quán)利要求9或10所述的光電子半導(dǎo)體芯片(1)，其中鏡(9)具有介電層(7)， 該介電層與電流擴(kuò)展層(6)鄰接并且在該介電層中設(shè)置有開口。
12.根據(jù)權(quán)利要求11所述的光電子半導(dǎo)體芯片(1)，其中鏡(9)具有連續(xù)的金屬層 (8)，介電層(7)在背離電流擴(kuò)展層(6)的側(cè)上覆蓋有所述金屬層(8)。
13.根據(jù)前述權(quán)利要求之一所述的光電子半導(dǎo)體芯片(1)，其具有支承襯底(13)，其中 電流擴(kuò)展層(6)被設(shè)置在半導(dǎo)體層序列(2)與支承襯底(13)之間。
14.根據(jù)權(quán)利要求13和權(quán)利要求8或者根據(jù)引用權(quán)利要求8的權(quán)利要求之一所述的光 電子半導(dǎo)體芯片(1)，其中電流擴(kuò)展層(6)借助電接觸接片(10)與支承襯底(13)電連接。
15.根據(jù)前述權(quán)利要求之一所述的光電子半導(dǎo)體芯片(1)，其中半導(dǎo)體層序列(2)在電 流擴(kuò)展層(6)的所述側(cè)上是ρ型的。
全文摘要
本發(fā)明描述了一種光電子半導(dǎo)體芯片(1)，其具有半導(dǎo)體層序列(2)和結(jié)構(gòu)化的電流擴(kuò)展層(6)，其中該半導(dǎo)體層序列(2)具有用于產(chǎn)生電磁輻射的有源區(qū)(4)，該結(jié)構(gòu)化的電流擴(kuò)展層(6)包含透明導(dǎo)電氧化物并且被設(shè)置在半導(dǎo)體層序列(2)的主面上，其中電流擴(kuò)展層(6)覆蓋主面(12)的至少30％和最多60％。
文檔編號(hào)H01L33/38GK102106008SQ200980129527
公開日2011年6月22日 申請(qǐng)日期2009年6月29日 優(yōu)先權(quán)日2008年7月28日
發(fā)明者盧茨·赫佩爾, 馬蒂亞斯·扎巴蒂爾 申請(qǐng)人:歐司朗光電半導(dǎo)體有限公司