專利名稱：制造半導體襯底的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于制造從絕緣體上硅(SOI)型襯底開始的半導體襯底的方法。
背景技術(shù)：
在光電子學中，需要特殊的襯底，這些特殊襯底是例如用于應用在攝像機或照相 機中的圖像傳感器的襯底。在這些基于SOI型襯底的襯底中，在基底上提供隱埋氧化物 (BOX)，通過該基底可從晶片的背面收集光子?；蛘?，可以將形成在SOI襯底的器件層中的 圖像傳感器轉(zhuǎn)移到最終襯底以露出該傳感器的背面。在該隱埋氧化物上直接提供薄的重摻 雜P++(或η++)第一半導體層，并在該第一半導體層上提供具有較低摻雜濃度的第二半導 體層(Ρ_/η-層)。在現(xiàn)有技術(shù)中，這種類型的特殊襯底是在常規(guī)的SmartCut 工藝中利用重摻雜襯 底作為施主襯底而制備的。這種方法通常包括以下步驟提供施主襯底(例如，硅晶片)； 在該施主襯底上提供絕緣層并通過將原子組分(atomic species)或如氦離子或氫離子的 離子注入該施主襯底中來實現(xiàn)在該施主襯底內(nèi)部產(chǎn)生預定分離區(qū)。在接下來的步驟中，將 該施主襯底鍵合到基底襯底(例如，另一硅晶片)，使得絕緣層夾在操作襯底和施主襯底之 間。隨后，在對預定分離區(qū)進行熱處理和/或機械處理后，在預定分離區(qū)處將施主襯底的剩 余部分與鍵合后的施主基底襯底分開。結(jié)果，得到了絕緣體上半導體(SOI)襯底。然而，使用重摻雜的襯底可以導致下列問題可以觀察到在生產(chǎn)線中出現(xiàn)了從一 個施主晶片(例如，具有高摻雜濃度的晶片)到另一個晶片(例如，如在標準SOI襯底中那 樣具有較低摻雜濃度的晶片)的交叉污染。這導致了 P++型SOI晶片和標準的P-SOI晶片 兩者中均不令人滿意的摻雜分布。另外，在SmartCut 工藝過程中的后續(xù)的退火步驟期間， 重摻雜層中的摻雜劑將向外擴散，進一步使襯底劣化。根據(jù)另選方法，使用具有薄的ρ-(或η-)半導體層的標準SOI襯底作為起始材料， 在其上提供具有P++摻雜濃度的另一半導體層。最后，提供具有P-濃度的另一半導體層以 得到期望的層結(jié)構(gòu)。然而，根據(jù)該方法，在P++層中達到足夠高的摻雜濃度是不可能的，此 外摻雜濃度不夠一致，這意味著該層的摻雜濃度并不完全是單調(diào)的，而是在該P++層中先 上升后下降。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種半導體襯底的制造工藝，利用該工藝可以實現(xiàn)上 述類型的改進的半導體襯底，從而特別是在重摻雜的P++層中表現(xiàn)出改進的摻雜分布。此目的通過根據(jù)權(quán)利要求1的方法來實現(xiàn)的。該方法包括以下步驟a)提供包括基底、絕緣層和第一半導體層的絕緣體上硅(SOI)型襯底；b)對所述第一半導體層進行摻雜以得到改性的第一半導體層；以及C)在所述改 性的第一半導體層上，特別是在所述改性的第一半導體層上面，提供具有與所述改性的第 一半導體層不同的摻雜濃度的第二半導體層。
通過該方法，可以這樣來實現(xiàn)改進的半導體襯底，S卩，每當已制備完成所述SOI型 襯底時，才確定所述改性的第一半導體層的摻雜濃度。因而，在所述SOI襯底自身的制造過 程中，可以提供像在標準過程中那樣的相同類型的施主襯底。因此，觀察不到來自具有不同 摻雜濃度的施主晶片的交叉污染，并且所述SOI的制造過程中的退火步驟并不能使摻雜分 布劣化。優(yōu)選地，所述改性的第一半導體層中的摻雜濃度高于所述第二半導體層中的摻雜 濃度。如上所述，這種類型的襯底尤其在光電應用中發(fā)揮了重要作用，并且根據(jù)通過本發(fā)明 的方法實現(xiàn)的改進的摻雜濃度分布，可以得到改進的最終產(chǎn)品。有利地，可以在所述改性的第一半導體層上，特別是在所述改性的第一半導體層 上面，外延生長所述第二半導體層。通過這樣做，襯底的質(zhì)量可以得到進一步提高。優(yōu)選地，所述改性的第一半導體層可以是重摻雜的η++或P++半導體層，因而具有 在IO17原子/cm3到102°原子/cm3范圍內(nèi)的摻雜濃度。因而，根據(jù)此方法，可以在不同的層 中始終以改進的摻雜濃度分布來實現(xiàn)高質(zhì)量圖像傳感器所必需的高摻雜濃度。優(yōu)選地，在步驟c)中，所述第二半導體層被提供為η-或ρ-半導體層?？梢詫崿F(xiàn) 1 X IO14到1 X IO16原子/cm3范圍內(nèi)的摻雜濃度，其中在重摻雜的第一半導體層和所述第二 半導體層之間具有清晰的界面。因此，可以實現(xiàn)改進的襯底。根據(jù)優(yōu)選的變型例，特別是通過擴散摻雜來對所述第二半導體層進行摻雜與生長 所述第二半導體層可以同時進行。因此，可以在一道工藝中以期望的摻雜水平實現(xiàn)外延淀 積，這與在層生長后通過注入來進行摻雜的現(xiàn)有技術(shù)的工藝相比，對摻雜劑分布具有積極影響。根據(jù)有利的實施方式，步驟b)和C)，即所述第一半導體層的摻雜步驟和所述第二 半導體層的提供步驟，可以在同一制造裝置特別是外延生長爐中進行。通過這樣做，可以不 再專門提供通常用于摻雜半導體層的擴散室。由于像擴散室這樣的一種工具不再是生產(chǎn)線 的一部分，因而針對上述兩個步驟均使用外延生長爐可以簡化生產(chǎn)線。此外，在所述外延生 長爐中對晶片進行逐個處理，而在所述擴散室中同時處理大約100個晶片。根據(jù)優(yōu)選實施方式，所述基底可以使用透明材料。例如，可采用石英型襯底以提供 所述基底襯底在可見波長范圍內(nèi)的透明性，這對光電應用來說是必要的。有利地，所述(改性的)第一半導體層可以具有50nm至SOOnm范圍內(nèi)的厚度，優(yōu) 選為55nm至200nm，和/或所述第二半導體層可以具有最多為8 μ m的范圍內(nèi)的厚度，和/ 或所述絕緣層可以具有50nm至1500nm的厚度，特別是IOOnm至400nm。根據(jù)該有利方法， 可以在很寬的厚度范圍內(nèi)提供重摻雜和輕摻雜的半導體層。特別地，可以在存在厚的輕摻 雜層的情況下提供薄的重摻雜層同時保持期望的摻雜分布。有利地，所使用的摻雜劑可以是Sb或As。這些摻雜劑的使用限制了擴散的影響。 更優(yōu)選地，為了同樣限制被稱為“自摻雜”現(xiàn)象的影響，可以使用Sb。在對所述第一半導體 層進行摻雜以得到所述改性的第一半導體層后和在以較低的有意摻雜濃度生長所述第二 半導體層期間，對所述第二半導體層的無意摻雜不僅能夠來自于所述第一半導體層，而且 還來自于所述SOI襯底的背面(即，來自于基底3)，或者來自于從所述淀積室的壁或所述淀 積室的其它部分釋放出的摻雜劑。自摻雜實際上不僅導致半導體層中的期望摻雜濃度的一 定下降，而且還導致重摻雜層與輕摻雜層之間的分布過渡區(qū)的一定劣化。因此，電子器件的特性受到負面影響。 優(yōu)選地，所述第一和/或第二半導體層是通過使用含氯(Cl)前驅(qū)氣體的CVD工藝 得到的。已經(jīng)觀察到，該前驅(qū)氣體中氯Cl存在得越多，自摻雜的負面影響越小。
根據(jù)優(yōu)選實施方式，可以選擇工藝參數(shù)，特別是生長壓力和/或生長速率和/或淀 積溫度，以限制自摻雜效應。優(yōu)選地，所述生長壓力可以低于400torr，或者進一步優(yōu)選地甚 至低于lOOtorr。根據(jù)優(yōu)選的變型例，所述生長速率可以低于2微米/分鐘，或者甚至進一 步優(yōu)選地低于1微米/分鐘。根據(jù)另一優(yōu)選的變型例，所述淀積溫度可以高于1000°C或者 甚至高于1075°C。優(yōu)選地，步驟a)可以包括以下步驟al)提供施主襯底；a2)在所述施主襯底上提 供絕緣層；a3)在所述施主襯底內(nèi)產(chǎn)生預定分離區(qū)；a4)將所述施主襯底鍵合到所述操作 襯底；以及a5)在所述預定分離區(qū)處將所述施主襯底的剩余部分與鍵合的施主操作襯底分 開，從而形成所述SOI襯底。通過這種所謂的Smartcut 工藝，即使在只有離開生產(chǎn)線的所 述SOI襯底的一部分被用于根據(jù)本發(fā)明來制作襯底的情況下，也可以實現(xiàn)可以用于有利方 法中的高質(zhì)量的SOI晶片。本發(fā)明還涉及包括根據(jù)權(quán)利要求1到13中任一項制造的半導體襯底的光電傳感 器，特別是圖像傳感器。如上所述，本發(fā)明的方法允許產(chǎn)生優(yōu)良的襯底，進而也將改善最終 產(chǎn)品(例如，使用該襯底的圖像傳感器)的質(zhì)量。


下面將參照附圖來描述本發(fā)明的有利實施例。圖Ia到圖Ic例示了根據(jù)本發(fā)明的用于制造半導體襯底的方法的一個實施例的步 驟，以及圖2a到圖2b例示了根據(jù)本發(fā)明制造的半導體襯底與根據(jù)現(xiàn)有技術(shù)工藝所制造的 半導體襯底的典型摻雜濃度分布的比較。
具體實施例方式根據(jù)該發(fā)明方法的步驟a)，提供了如圖Ia所示的SOI型襯底1。制造這樣襯底1 的一種方式是所謂的SmartCut 技術(shù)。該方法通常包括以下步驟提供施主襯底(例如， 硅晶片或者像石英那樣的透明襯底)；在該施主襯底上和/或在基底襯底上提供絕緣層，并 且通過向該施主襯底內(nèi)注入原子組分或離子(例如，氦離子或氫離子)而實現(xiàn)在該施主襯 底內(nèi)產(chǎn)生預定分離區(qū)。在接下來的步驟中，將該施主襯底鍵合到基底襯底(例如，另一硅晶 片)，使得絕緣層夾在操作襯底和施主襯底之間。隨后，在對預定分離區(qū)執(zhí)行熱處理和/或 機械處理后，在預定分離區(qū)處將施主襯底的剩余部分與鍵合后的施主基底襯底分開。結(jié)果， 得到了絕緣體上半導體(SOI)襯底。根據(jù)該方法，絕緣層位于從施主襯底轉(zhuǎn)移來的半導體 層與基底襯底之間。該層接著形成了上述的隱埋氧化物層(BOX)。因此，在本發(fā)明的方法步驟a)中提供的SOI型襯底1包括通常為硅的基底3。然 而，根據(jù)應用，也可采用其它材料，例如像石英那樣的透明材料，它們可以應用于光電應用 中。在基底3上，或者在施主上，提供了通常是二氧化硅的絕緣層5。然而，如氮化硅那樣的其它材料或者多層的疊層也可以形成該絕緣層5。在絕緣層5上，提供了通常為硅層的第一半導體層7。然而，對于該層來說，也可以 使用如鍺那樣的其它半導體材料。絕緣層的厚度大約從50nm至1500nm，優(yōu)選為在IOOnm到400nm的范圍中。半導體 層7通常具有50nm到800nm的厚度，優(yōu)選為55nm到200nm。根據(jù)權(quán)利要求1的步驟b)，如圖Ib所示，本發(fā)明的方法的下一步驟包括對第一半 導體層7進行摻雜，從而得到改性的第一半導體層9。例如，可在擴散室室11中執(zhí)行該步 驟，因而導致原位(in-situ)摻雜。通常，在溫度為大約900-1200°C、優(yōu)選為1100-1160°C的 氫氣流中，使用硼或磷原子來進行摻雜以得到η型或ρ型類型的摻雜，持續(xù)時間達30秒至4 分鐘。這種處理將使P-半導體層轉(zhuǎn)變成具有IO17原子/cm3或者更高的摻雜濃度的ρ++半 導體層，并且在η-半導體層作為第一半導體層的情況下將η-半導體層轉(zhuǎn)變成具有IO17原 子/cm3或者更高的摻雜濃度的η++半導體層。根據(jù)本發(fā)明的下一步驟(權(quán)利要求1的步驟C)包括提供具有與改性的第一半導 體層9的摻雜濃度不同的摻雜濃度的第二半導體層13。通常在外延生長爐15中執(zhí)行這個 步驟，并通過在改性的第一半導體層9上的外延生長而實現(xiàn)第二半導體層13。對于硅層來 說，所使用的前驅(qū)氣體可以是TCS、DCS或硅烷，而為了對該層進行摻雜，再次使用了硼或磷 的η型或P型摻雜劑。生長通常發(fā)生在1000到1200°C的溫度，可以實現(xiàn)厚度最大為8 μ m 的層。摻雜濃度達到IX IO14到IX IO16原子/cm3的水平。優(yōu)選地，通過基于擴散摻雜的原 位摻雜在第二半導體層的生長期間執(zhí)行摻雜。圖2a和圖2b例示了根據(jù)第一實施方式制造的半導體襯底的摻雜濃度分布(圖 2a)和根據(jù)上述的現(xiàn)有技術(shù)方法制造的襯底的摻雜濃度分布(圖2b)。圖2a例示了 y軸上的摻雜濃度與χ軸上的襯底橫截面的關(guān)系曲線。摻雜濃度的 區(qū)域I對應于具有大約4Χ IO14原子/cm3的相對穩(wěn)定的摻雜濃度的第二半導體層13。第二 區(qū)域II對應于具有上升到8X IO18原子/cm3的摻雜濃度的改性的第一半導體層9。該重摻 雜層13實際上具有連續(xù)單調(diào)地上升并朝著隨后的隱埋氧化物層(BOX)反而變得平坦的摻 雜分布。該層具有200nm的厚度。接著，在區(qū)域III中表示了隱埋氧化物絕緣層5。在所示 出的根據(jù)本發(fā)明制造的示例中，基底襯底3是硅晶片。與此相反，圖2b例示了根據(jù)現(xiàn)有技術(shù)方法實現(xiàn)的摻雜分布，其中使用了具有薄的 P-(或Π-)半導體層的標準SOI襯底作為起始材料，其上提供了具有p++(n++)摻雜濃度的 另一半導體層。與圖1中相同，區(qū)域I例示了具有7X IO14原子/cm3水平的摻雜濃度的輕摻 雜半導體層。隨后，在區(qū)域II中，重摻雜層具有上升到7X1018原子/cm3的摻雜濃度。隨 后是區(qū)域IV中的已經(jīng)存在于起始的SOI襯底上的薄的輕摻雜半導體層。因而該層位于區(qū) 域II和隱埋氧化物層區(qū)域III之間。由于擴散，區(qū)域IV中的輕摻雜薄半導體層的摻雜濃 度上升，因此最后，區(qū)域II中的重摻雜層的摻雜分布先上升(參見區(qū)域I)，接著朝著隱埋氧 化物層再次降低。比較這兩種分布，對于期望的光電應用來說，圖2a所示的分布看起來更 加可取。根據(jù)第二發(fā)明實施方式，圖Ib和圖Ic所示的步驟可以在同一裝置中執(zhí)行，即在外 延生長爐15中執(zhí)行，因此在圖Ib中，不是在另外的擴散室11中對第一半導體層7進行摻 雜，而是在外延生長爐15中執(zhí)行摻雜。這樣做的優(yōu)點在于，只需要提供一種工具而不是兩
6種。此外，由于在外延反應器中逐個地處理晶片，而在擴散室11中同時處理大約100個晶 片，因此整個制造工藝實施起來更加容易。特別是，通過在第二半導體層13生長的同時提 供該層所期望的摻雜水平，可以實現(xiàn)從重摻雜區(qū)向輕摻雜區(qū)的期望的急劇變化。如圖1所 示的這種急劇變化不能通過使用注入摻雜來實現(xiàn)。相對于現(xiàn)有技術(shù)中的已知方法，根據(jù)所述的發(fā)明方法可以實現(xiàn)下列優(yōu)點。關(guān)于制 造從具有P++或η++第一半導體層的半導體襯底開始的半導體襯底的工藝，本發(fā)明的優(yōu)點 在于，可以消除一條生產(chǎn)線中輕摻雜SOI晶片和重摻雜SOI晶片之間的摻雜劑交叉污染 的風險，此外，由于在獨立的摻雜步驟中摻雜了第一半導體層7，因此可以不依賴于起始的 SOI材料而實現(xiàn)定制的摻雜分布。關(guān)于起始材料是其上外延生長了 p++/n++第一半導體層進而將在該p++/n++第一 半導體層上生長Ρ-/Π-第二層的、具有P-半導體層的標準SOI襯底的方法，根據(jù)本發(fā)明的 方法，在Ρ++/Π++的改性第一半導體層9中可以實現(xiàn)更高的摻雜濃度，此外，Ρ++/Π++層9中 的濃度分布可以沿其厚度保持基本上平坦或者至少單調(diào)地發(fā)展(參見圖2a)，而不是像現(xiàn) 有技術(shù)那樣在P++/n++層中先降低、接著上升(參見圖2b)。因而，根據(jù)本發(fā)明的方法，可以實現(xiàn)可以應用于光電裝置特別是圖像傳感器中的 優(yōu)良的半導體襯底。根據(jù)本發(fā)明的方法，在不依賴于起始的SOI襯底的摻雜組份方面可以 具有較大的處理窗口，并且可以具有不依賴于可用的塊材料的定制摻雜水平。第三發(fā)明實施方式通過降低被稱為“自摻雜”的現(xiàn)象的影響來進一步改善摻雜濃 度分布。在對第一半導體層7進行摻雜以得到改性的第一半導體層9之后和在具有較低有 意摻雜濃度的第二半導體層13的生長期間，對第二半導體層13的無意摻雜可以來自于第 一半導體層。自摻雜不僅還可以來自于SOI襯底1的背面，因而來自于基底3，而且也可以 來自于從淀積室的壁或該室的其它部分釋放出的摻雜劑。自摻雜實際上不僅導致層9和13 中期望的摻雜水平的一定下降，而且還導致重摻雜層9和輕摻雜層11之間的分布過渡區(qū)的 一定劣化，并且對電子器件的特性產(chǎn)生影響。自摻雜通過兩步機制來進行從材料中擴散出的摻雜劑進入腔室，隨后在接下來 第二半導體層13的生長期間重新結(jié)合這些摻雜劑。根據(jù)發(fā)明的第三實施方式，通過優(yōu)化第一和/或第二半導體層的淀積參數(shù)(例如， 熱處理壓力、熱處理溫度、熱處理時間、原位刻蝕、淀積壓力、淀積溫度或表面氣體速度)，可 以減少向外擴散。例如，利用低于400torr或者甚至低于IOOtorr的生長壓力、低于2微米/分鐘或 者甚至進一步優(yōu)選為低于1微米/分鐘的生長速率以及高于1000°c或者甚至高于1075°C 的淀積溫度，可以減小自摻雜效應。此外，根據(jù)第三實施方式的方法使用優(yōu)化的淀積前驅(qū)和/或摻雜劑。代替使用硼 原子或磷原子作為摻雜劑，根據(jù)第三實施方式的方法使用砷As或者甚至更優(yōu)選地使用銻 Sb，對此已觀察到自摻雜現(xiàn)象減少，這歸因于向外擴散的減少。在前驅(qū)方面，優(yōu)選使用含氯 Cl的硅前驅(qū)分子而不是使用硅烷。分子中的Cl原子越多，自摻雜的影響越低。因此，SiH4 比 SiH3Cl 差，而 SiH3Cl 比 SiH2Cl2 差，SiH2Cl2 比 SiHCl3 差，SiHCl3 又比 SiCl4 差。最后，當在第一和第二半導體層9和13中實現(xiàn)了期望的摻雜水平和摻雜分布時，通過優(yōu)化隨后的熱處理，可以避免隨后的劣化或者至少將其保持得較低。在這方面，可以通 過在時間或溫度上限制總的熱預算或者使用上述具有較低擴散系數(shù)的摻雜劑Sb或As而不 是B或P來實現(xiàn)。
權(quán)利要求
一種制造半導體襯底的方法，該方法包括以下步驟a)提供包括基底(3)、絕緣層(5)和第一半導體層(7)的絕緣體上硅型(SOI)襯底(1)；b)對所述第一半導體層(7)進行摻雜以得到改性的第一半導體層(9)；以及c)在所述改性的第一半導體層(9)上，特別是在所述改性的第一半導體層(9)上面，提供具有與所述改性的第一半導體層(9)不同的摻雜濃度的第二半導體層(13)。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述改性的第一半導體層(9)中的摻雜濃度高于 所述第二半導體層(13)中的摻雜濃度。
3.根據(jù)權(quán)利要求1或2所述的方法，其中，所述第二半導體層(13)在所述改性的第一 半導體層(9)上外延生長，特別是在所述改性的第一半導體層(9)上面外延生長。
4.根據(jù)權(quán)利要求1到3中任一項所述的方法，其中，在摻雜后，所述改性的第一半導體 層(9)是重摻雜的η++或P++半導體層。
5.根據(jù)權(quán)利要求1到4中任一項所述的方法，其中，在步驟c)中，所述第二半導體層 (13)被提供為η-或P-半導體層。
6.根據(jù)權(quán)利要求5所述的方法，其中，所述第二半導體層的特別是擴散摻雜的摻雜與 生長同時發(fā)生。
7.根據(jù)權(quán)利要求1到6中任一項所述的方法，其中，步驟b)和步驟c)在同一制造裝置 (11)中執(zhí)行，特別是在外延生長爐中執(zhí)行。
8.根據(jù)權(quán)利要求1到7中任一項所述的方法，其中，所述基底(3)使用透明材料。
9.根據(jù)權(quán)利要求1到8中任一項所述的方法，其中，所述改性的第一半導體層(7，9)的 厚度在50nm到800nm的范圍中，優(yōu)選為55nm到200nm，和/或所述第二半導體層(13)的厚 度在最大為8 μ m的范圍中，和/或所述絕緣層(5)的厚度是50nm到1500nm，特別是IOOnm 至Ij 400nmo
10.根據(jù)權(quán)利要求1到9中任一項所述的方法，其中，所使用的摻雜劑是Sb或As。
11.根據(jù)權(quán)利要求1到10中任一項所述的方法，其中，所述第一和/或第二半導體層通 過使用含氯前驅(qū)氣體的CVD工藝來獲得。
12.根據(jù)權(quán)利要求1到11中任一項所述的方法，其中，生長壓力低于400torr，特別是 低于lOOtorr，和/或生長速率低于2微米/分鐘，特別是低于1微米/分鐘，和/或淀積溫 度高于1000°C，特別是高于1075°C。
13.根據(jù)權(quán)利要求1到13中任一項所述的方法，其中，步驟a)包括以下步驟 al)提供施主襯底；a2)在所述施主襯底或基底襯底上提供絕緣層； a3)在所述施主襯底內(nèi)產(chǎn)生預定分離區(qū)域； a4)將所述施主襯底鍵合到所述基底襯底，以及a5)在所述預定分離區(qū)域處將所述施主襯底的剩余部分與鍵合的施主_基底襯底分 開，從而將所述施主襯底的包括所述絕緣層的層轉(zhuǎn)移到所述基底襯底上以形成所述SOI襯底。
14.包括根據(jù)權(quán)利要求1到13中任一項制造的半導體襯底的光電傳感器，特別是圖像 傳感器。
全文摘要
本發(fā)明涉及一種制造半導體襯底的方法，該方法包括以下步驟提供包括基底、絕緣層和第一半導體層的絕緣體上硅型襯底；對該第一半導體層進行摻雜從而得到改性的第一半導體層；以及在改性的第一半導體層上，特別是改性的第一半導體層上面提供具有與改性的第一半導體層不同的摻雜濃度的第二半導體層。根據(jù)該方法，可以在不同層中始終實現(xiàn)改進的摻雜濃度分布，使得該襯底特別適合于光電應用。
文檔編號H01L31/18GK101904017SQ200980101436
公開日2010年12月1日 申請日期2009年2月26日 優(yōu)先權(quán)日2008年2月26日
發(fā)明者亞歷克西斯·德勞因, 伯哈德·阿斯帕, 克里斯托夫·德斯盧姆奧克斯, 克里斯托夫·菲蓋, 奧利弗·勒杜 申請人:硅絕緣體技術(shù)有限公司