專利名稱：用于顯示設(shè)備的陣列基板及其制造方法
技術(shù)領(lǐng)域：
本申請涉及一種用于顯示設(shè)備的陣列基板，更具體地，涉及一種包括由于防止了 干刻工序引起的表面損壞而具有高遷移率的薄膜晶體管的陣列基板、以及該陣列基板的制 造方法。
背景技術(shù)：
本申請要求2009年5月15日提交的韓國專利申請No. 2009-0042813和2009年 11月11日提交的韓國專利申請No. 2009-0108552的優(yōu)先權(quán)，此處以引證的方式并入其全部內(nèi)容。隨著信息時代的發(fā)展，開發(fā)了處理和顯示大量信息的顯示設(shè)備。在各種類型的顯 示設(shè)備中，具有輕重量、薄外形、以及低功耗的液晶顯示(IXD)設(shè)備或電致發(fā)光顯示(ELD) 設(shè)備代替了陰極射線管(CRT)設(shè)備。在IXD設(shè)備中，因為有源矩陣IXD(AM-IXD)設(shè)備的高分辨率和顯示運動圖像的優(yōu) 秀的適用性，采用以矩陣結(jié)構(gòu)設(shè)置的開關(guān)元件和像素電極的有源矩陣IXD(AM-IXD)設(shè)備成 為重要的研究和開發(fā)的對象。另外，由于有機(jī)電致發(fā)光顯示(OELD)設(shè)備(被稱為有機(jī)發(fā)光二極管(OLED)設(shè)備) 是具有高亮度和低驅(qū)動電壓的發(fā)光型，所以O(shè)LED設(shè)備具有諸如高對比度、超薄外形、約數(shù) 微秒的短響應(yīng)時間、寬視角、以及低溫穩(wěn)定性的優(yōu)點。例如，OLED設(shè)備可用約5V DC到約15V DC的驅(qū)動電壓來驅(qū)動。因此，用于OLED設(shè)備的驅(qū)動電路的設(shè)計和制造被簡化。LCD設(shè)備和OLED設(shè)備均包括具有作為像素區(qū)域的開關(guān)元件的薄膜晶體管的陣列 基板。圖1是示出根據(jù)相關(guān)技術(shù)的用于顯示設(shè)備的陣列基板的截面圖。在圖1中，選通線(未示出)和柵極15形成在基板11上的像素區(qū)域P中，柵絕緣 層18形成在選通線和柵極15上。包括本征非晶硅的有源層22和摻雜非晶硅的歐姆接觸 層26的半導(dǎo)體層28形成在柵極15上方且形成在柵絕緣層18上。彼此隔開的源極36和 漏極38形成在歐姆接觸層26上。柵極15、柵絕緣層18、半導(dǎo)體層28、源極36、以及漏極38 構(gòu)成薄膜晶體管(TFT) Tr。另外，鈍化層42形成在TFT Tr上。鈍化層42具有露出漏極38的漏接觸孔45。 像素電極50形成在像素區(qū)域P中的鈍化層42上。像素電極50通過漏接觸孔45連接到漏 極38。包括第一圖案27和第二圖案23的數(shù)據(jù)線33形成在基板11上。數(shù)據(jù)線33與選 通線交叉以限定像素區(qū)域P。第一圖案27和第二圖案23分別具有與歐姆接觸層26和有源 層22相同的層。半導(dǎo)體層28的有源層22具有通過歐姆接觸層26露出的第一部分以及在歐姆接 觸層26下面的第二部分。有源層22的第一部分和第二部分分別具有彼此不同的第一厚度 tl和第二厚度t2(tl興t2)。由于制造方法導(dǎo)致的有源層22的厚度差造成TFT Tr的特性的劣化。圖2A到2E是示出形成根據(jù)相關(guān)技術(shù)的用于顯示設(shè)備的陣列基板的半導(dǎo)體層、源 極、以及漏極的工序的截面圖。為了簡化例示，在圖2A到2E中省略了陣列基板和半導(dǎo)體層 之間的柵極和柵絕緣層。在圖2A中，在基板11上順序形成本征非晶硅層20、摻雜硅層24、以及金屬層30。 在金屬層30上形成光刻膠(PR)層(未示出)之后，利用光掩模將光照射到ra層，以形成 對應(yīng)于源極和漏極的第一 I3R圖案91、和與通過(圖1的)源極36和漏極38而露出的第 一部分相對應(yīng)的第二 I3R圖案92。第一 I3R圖案91和第二 I3R圖案92分別具有第三厚度t3 和第四厚度t4。第四厚度t4小于第三厚度t3(t4 < t3)。在圖2B中，利用第一 ra圖案91和第二 ra圖案92作為蝕刻掩模來蝕刻(圖2A 的)金屬層30、(圖2A的)摻雜硅層24、以及(圖2A的)本征非晶硅層20，使得能夠形成 源-漏圖案31、摻雜非晶硅圖案25、以及有源層22。在圖2C中，通過灰化工序，去除具有(圖2A的)第四厚度t4的(圖2A的)第二 I3R圖案92，并且部分地去除具有(圖2A的)第三厚度t3的(圖2A的)第一 I3R圖案91， 使得能夠在源_漏圖案31上形成具有減少的厚度的第三I3R圖案93。在圖2D中，利用第三PR圖案93作為蝕刻掩模來蝕刻(圖2C的)源-漏圖案31， 使得能夠形成源極36和漏極38，并且能夠在源極36和漏極38之間露出摻雜非晶硅圖案 25。在圖2E中，通過干刻步驟蝕刻在源極36和漏極38之間露出的(圖2D的)摻雜非 晶硅圖案25，使得能夠在源極36和漏極38下面形成歐姆接觸層26。當(dāng)在不充足的時間內(nèi) 進(jìn)行干刻步驟時，摻雜非晶硅圖案25會殘留在源極36和漏極38之間的有源層22上。殘 留的摻雜非晶硅圖案可能會連接源極36和漏極38，以至于使(圖1的)TFT Tr惡化。為了 完全地去除源極36和漏極38之間所露出的摻雜非晶硅圖案25，在充分長的時間內(nèi)進(jìn)行干 刻步驟。因此，源極36和漏極38之間所露出的摻雜非晶硅圖案25下面的有源層22被部 分地蝕刻。結(jié)果，有源層22的通過歐姆接觸層26露出的第一部分具有第一厚度tl，有源層 22的位于歐姆接觸層26下面的第二部分具有不同于第一厚度tl的第二厚度t2 (tl興t2)。 有源層的厚度差造成(圖1的)TFT Tr的特性劣化。另外，由于在用于歐姆接觸層26的干 刻步驟中部分地去除有源層22，(圖2A的)本征非晶硅層20形成為具有充足的厚度，例 如，在約1500人到約1800人范圍內(nèi)。因此，(圖2A的)本征非晶硅層20的沉積時間增加， 并且生產(chǎn)率下降。連接到選通線和數(shù)據(jù)線的TFT向像素電極周期性地傳送數(shù)據(jù)信號。由于非晶硅是 無序(disordered)的，當(dāng)照射光時或當(dāng)施加電場時，非晶硅具有準(zhǔn)穩(wěn)態(tài)。因此，包括非晶 硅的有源層的TFT在穩(wěn)定性方面具有缺陷。此外，由于在溝道區(qū)域中載流子遷移率處于約 0. Icm2A · s到約1. OcmVV · s范圍內(nèi)，所以包括非晶硅的有源層的TFT不能被用作驅(qū)動電 路的開關(guān)元件。為了解決上述問題，提出了包括多晶硅的有源層的TFT?？衫眉す庠O(shè)備通過非晶 硅的結(jié)晶工序來形成多晶硅。圖3是示出根據(jù)相關(guān)技術(shù)的具有薄膜晶體管的陣列基板的截面圖。
在圖3中，包括多晶硅的半導(dǎo)體層55的薄膜晶體管(TFT)Tr形成在基板51上。半 導(dǎo)體層55包括有源區(qū)55a和位于有源區(qū)55a兩側(cè)的源漏區(qū)55b。盡管有源區(qū)55a包括本征 多晶硅，但是源漏區(qū)55b包括摻雜多晶硅。源漏區(qū)55b包括高濃度的負(fù)雜質(zhì)(η+)或高濃度 的正雜質(zhì)(P+)。因此，源漏區(qū)55b需要摻雜步驟，并且額外需要用于摻雜步驟的注入設(shè)備 (implantation apparatus) 0結(jié)果，制造成本增加。此外，對于注入設(shè)備還需要陣列基板的 新生產(chǎn)線。

發(fā)明內(nèi)容
因此，本發(fā)明涉及一種用于顯示設(shè)備的陣列基板，其能夠基本上克服因相關(guān)技術(shù) 的局限和缺點帶來的一個或更多個問題。本發(fā)明的目的是提供一種陣列基板和陣列基板的制造方法，其中因為在干刻步驟 中不露出有源層因而防止了有源層的表面損壞，所以薄膜晶體管的特性得到改善。本發(fā)明的另一目的是提供一種陣列基板和陣列基板的制造方法，其中通過利用多 晶硅的半導(dǎo)體層而無需摻雜步驟，提高了薄膜晶體管的遷移率。本發(fā)明的附加特征和優(yōu)點將在下面的描述中描述且將從描述中部分地顯現(xiàn)，或者 可以通過本發(fā)明的實踐來了解。通過書面的說明書及其權(quán)利要求以及附圖中特別指出的結(jié) 構(gòu)可以實現(xiàn)和獲得本發(fā)明的目的和其它優(yōu)點。為了實現(xiàn)這些和其它優(yōu)點，按照本發(fā)明的目的，作為具體和廣義的描述，一種制造 用于顯示設(shè)備的陣列基板的方法包括以下步驟在具有像素區(qū)域的基板上形成緩沖層；在 所述像素區(qū)域中的所述緩沖層上順序地形成摻雜多晶硅的柵極、柵絕緣層和本征多晶硅的 有源層，所述柵極的邊緣部分通過所述有源層而露出；在所述有源層上形成無機(jī)絕緣材料 的層間絕緣層，所述層間絕緣層包括露出所述有源層的有源接觸孔；在所述層間絕緣層上 順序地形成源屏障圖案、源歐姆接觸層以及源極，在所述層間絕緣層上順序地形成漏屏障 圖案、漏歐姆接觸層以及漏極，以及在所述層間絕緣層上順序地形成第一虛擬圖案、第二虛 擬圖案以及數(shù)據(jù)線，其中所述源屏障圖案、漏屏障圖案以及第一虛擬圖案包括本征非晶硅， 其中源歐姆接觸層、漏歐姆接觸層以及第二虛擬圖案包括摻雜非晶硅，其中源屏障圖案和 漏屏障圖案通過所述有源接觸孔連接到所述有源層，并且其中所述數(shù)據(jù)線連接到所述源 極；在所述層間絕緣層的包括其上形成的源極、漏極和數(shù)據(jù)線的表面上形成第一鈍化層，第 一鈍化層和所述層間絕緣層包括露出所述柵極的柵接觸孔；在第一鈍化層上形成選通線， 所述選通線通過柵接觸孔連接到所述柵極并與所述數(shù)據(jù)線交叉以限定所述像素區(qū)域；在第 一鈍化層的包括其上形成的選通線的表面上形成第二鈍化層，第二鈍化層和第一鈍化層包 括露出所述漏極的漏接觸孔；以及在第二鈍化層上形成像素電極，所述像素電極通過所述 漏接觸孔連接到所述漏極。在另一方面，一種用于顯示設(shè)備的陣列基板，該陣列基板包括位于具有像素區(qū) 域的基板上的緩沖層；位于所述緩沖層上的摻雜多晶硅的柵極；位于所述柵極上的柵絕緣 層；位于所述柵絕緣層上的有源層，所述柵極的邊緣部分通過所述有源層而露出；位于所 述有源層上的層間絕緣層，所述層間絕緣層包括露出所述有源層的有源接觸孔；位于所述 層間絕緣層上的本征非晶硅的源屏障圖案和漏屏障圖案，所述源屏障圖案和漏屏障圖案通 過所述有源接觸孔連接到所述有源層；分別位于所述源屏障圖案和漏屏障圖案上的摻雜非
10晶硅的源歐姆接觸層和漏歐姆接觸層；分別位于所述源歐姆接觸層和漏歐姆接觸層上的源 極和漏極；連接到所述源極的數(shù)據(jù)線；位于層間絕緣層的包括其上形成的數(shù)據(jù)線的表面上 的第一鈍化層，第一鈍化層和所述層間絕緣層包括露出所述柵極的柵接觸孔；位于第一鈍 化層上并與所述數(shù)據(jù)線交叉以限定像素區(qū)域的選通線，所述選通線通過所述柵接觸孔連接 到所述柵極；位于第一鈍化層的包括其上形成的選通線的表面上的第二鈍化層，第二鈍化 層和第一鈍化層包括露出所述漏極的漏接觸孔；以及位于第二鈍化層上的像素電極，所述 像素電極通過所述漏接觸孔連接到所述漏極。在又一方面，一種制造用于顯示設(shè)備的陣列基板的方法包括以下步驟在具有像 素區(qū)域的基板上形成緩沖層；在所述像素區(qū)域中的所述緩沖層上順序地形成由鉬(Mo)、 鉬(Mo)合金以及銅(Cu)中的至少一種形成的柵極，柵絕緣層和本征多晶硅的有源層，所 述柵極的邊緣部分通過所述有源層而露出；在所述有源層上形成無機(jī)絕緣材料的層間絕緣 層，所述層間絕緣層包括露出所述有源層的有源接觸孔；在所述層間絕緣層上順序地形成 源屏障圖案、源歐姆接觸層以及源極，在所述層間絕緣層上順序地形成漏屏障圖案、漏歐姆 接觸層以及漏極，以及在所述層間絕緣層上順序地形成第一虛擬圖案、第二虛擬圖案以及 數(shù)據(jù)線，其中所述源屏障圖案、漏屏障圖案以及第一虛擬圖案包括本征非晶硅，其中源歐姆 接觸層、漏歐姆接觸層以及第二虛擬圖案包括摻雜非晶硅，其中源屏障圖案和漏屏障圖案 通過所述有源接觸孔連接到所述有源層，并且其中所述數(shù)據(jù)線連接到所述源極；在所述層 間絕緣層的包括其上形成的源極、漏極和數(shù)據(jù)線的表面上形成第一鈍化層，第一鈍化層和 所述層間絕緣層包括露出所述柵極的柵接觸孔；在第一鈍化層上形成選通線，所述選通線 通過柵接觸孔連接到所述柵極并與所述數(shù)據(jù)線交叉以限定所述像素區(qū)域；在第一鈍化層的 包括其上形成的選通線的表面上形成第二鈍化層，第二鈍化層和第一鈍化層包括露出所述 漏極的漏接觸孔；以及在第二鈍化層上形成像素電極，所述像素電極通過所述漏接觸孔連 接到所述漏極。在再一方面，一種用于顯示設(shè)備的陣列基板包括位于具有像素區(qū)域的基板上的 緩沖層；位于所述緩沖層上的由鉬(Mo)、鉬(Mo)合金以及銅(Cu)中的至少一種形成的柵 極；位于所述柵極上的柵絕緣層；位于所述柵絕緣層上的有源層，所述柵極的邊緣部分通 過所述有源層而露出；位于所述有源層上的層間絕緣層，所述層間絕緣層包括露出所述有 源層的有源接觸孔；位于所述層間絕緣層上的本征非晶硅的源屏障圖案和漏屏障圖案，所 述源屏障圖案和漏屏障圖案通過所述有源接觸孔連接到所述有源層；分別位于所述源屏障 圖案和漏屏障圖案上的摻雜非晶硅的源歐姆接觸層和漏歐姆接觸層；分別位于所述源歐姆 接觸層和漏歐姆接觸層上的源極和漏極；連接到所述源極的數(shù)據(jù)線；位于層間絕緣層的包 括其上形成的數(shù)據(jù)線的表面上的第一鈍化層，第一鈍化層和所述層間絕緣層包括露出所述 柵極的柵接觸孔；位于第一鈍化層上并與所述數(shù)據(jù)線交叉以限定像素區(qū)域的選通線，所述 選通線通過所述柵接觸孔連接到所述柵極；位于第一鈍化層的包括其上形成的選通線的表 面上的第二鈍化層，第二鈍化層和第一鈍化層包括露出所述漏極的漏接觸孔；以及位于第 二鈍化層上的像素電極，所述像素電極通過所述漏接觸孔連接到所述漏極。應(yīng)當(dāng)理解，本發(fā)明的上述一般描述和下述詳細(xì)描述是示例性和說明性的，且旨在 提供所要求保護(hù)的本發(fā)明的進(jìn)一步解釋。


附圖被包括在本說明書中以提供對本發(fā)明的進(jìn)一步理解，并結(jié)合到本說明書中且 構(gòu)成本說明書的一部分，附圖示出了本發(fā)明的實施方式，且與說明書一起用于解釋本發(fā)明 的原理。在附圖中圖1是示出根據(jù)相關(guān)技術(shù)的用于顯示設(shè)備的陣列基板的截面圖；圖2A到2E是示出形成根據(jù)相關(guān)技術(shù)的用于顯示設(shè)備的陣列基板的半導(dǎo)體層、源 極、以及漏極的工序的截面圖；圖3是示出根據(jù)相關(guān)技術(shù)的具有薄膜晶體管的陣列基板的截面圖；圖4A到4M是示出根據(jù)本發(fā)明的第一實施方式的具有像素區(qū)域的陣列基板的制造 方法的截面圖；圖5A到5M是示出根據(jù)本發(fā)明的第一實施方式的具有柵焊盤區(qū)域的陣列基板的制 造方法的截面圖；圖6A到6M是示出根據(jù)本發(fā)明的第一實施方式的具有數(shù)據(jù)焊盤區(qū)域的陣列基板的 制造方法的截面圖；以及圖7A和7B是示出根據(jù)本發(fā)明的第二實施方式的具有像素區(qū)域的陣列基板的制造 方法的截面圖。
具體實施例方式下面將詳細(xì)描述本發(fā)明的實施方式，在附圖中例示出了其示例。在可能的情況下， 類似的標(biāo)號用于代表相同或類似部件。圖4A到4M是示出根據(jù)本發(fā)明的第一實施方式的具有像素區(qū)域的陣列基板的制造 方法的截面圖；圖5A到5M是示出根據(jù)本發(fā)明的第一實施方式的具有柵焊盤區(qū)域的陣列基 板的制造方法的截面圖；并且圖6A到6M是示出根據(jù)本發(fā)明的第一實施方式的具有數(shù)據(jù)焊 盤區(qū)域的陣列基板的制造方法的截面圖。在圖4A、5A和6A中，通過沉積諸如二氧化硅(SiO2)和硅氮化物(SiNx)的無機(jī)絕 緣材料，在具有像素區(qū)域P、柵焊盤區(qū)域GPA、以及數(shù)據(jù)焊盤區(qū)域DPA的基板101上形成緩沖 層103。例如，緩沖層103可具有約2000入到約3000A的厚度。在利用固相結(jié)晶(SPC)方 法的后續(xù)步驟中，在約600°C到約700°C的溫度下使非晶硅層結(jié)晶，以變?yōu)槎嗑Ч鑼?。在SPC 步驟中從基板101噴發(fā)的堿離子可使得多晶硅層惡化。緩沖層103防止堿離子從基板101 噴發(fā)。另外，在緩沖層103上順序形成第一摻雜非晶硅層105、第一無機(jī)絕緣層108、以及 本征非晶硅層111。例如，摻雜非晶硅的第一摻雜非晶硅層105可具有約500A到約IOOOA 的厚度，并且諸如二氧化硅(SiO2)的無機(jī)絕緣材料的第一無機(jī)絕緣層108可具有約500A 到約4000A的厚度。本征非晶硅的本征非晶硅層111可具有約400人到約600A的厚度，其 小于(圖2的)本征非晶硅層20的厚度。由于從本征非晶硅層111獲得的多晶硅的(圖 4M的)有源層115未在干刻步驟中露出，所以有源層的厚度不減少。結(jié)果，與(圖2A的) 本征非晶硅層20相比，本征非晶硅層111具有減少的厚度，并且制造成本和制造時間減少?？稍诨瘜W(xué)氣相沉積(CVD)設(shè)備(未示出)中通過改變注入到CVD設(shè)備的腔室內(nèi)的 反應(yīng)氣體，順序地形成緩沖層103、第一摻雜非晶硅層105、第一無機(jī)絕緣層108、以及本征
12非晶硅層111。在圖4B、5B和6B中，為了提高遷移率，通過固相結(jié)晶(SPC)方法，使(圖4A、 5A和6A的)本征非晶硅層111結(jié)晶以變?yōu)楸菊鞫嗑Ч鑼?12。例如，在交變磁場結(jié)晶 (alternating magnetic field crystallization,AMFC)設(shè)備中，在約 600°C到約 700°C的 溫度下，使本征非晶硅層111結(jié)晶。此外，通過SPC方法也使(圖4A、5A和6A的)第一無機(jī)絕緣層108下面的(圖 4A、5A和6A的)摻雜非晶硅層105結(jié)晶，以變?yōu)閾诫s多晶硅層106。在圖4C、5C和6C中，在本征多晶硅層112上形成光刻膠(PR)層(未示出)之后， 通過包括透射部分、阻擋部分、以及半透射部分的光掩模(未示出)將光照射到I3R層上。半 透射部分的透射率大于阻擋部分的透射率，且小于透射部分的透射率。例如，半透射部分可 包括狹縫圖案或復(fù)合涂膜(multiple coating)層。利用具有半透射部分的光掩模的步驟 可被稱為衍射曝光或半色調(diào)曝光。在ra層曝光之后，ra層被顯影，使得能夠在像素區(qū)域P中形成具有第一厚度的第 一 PR圖案191a和具有大于第一厚度的第二厚度的第二 I3R圖案191b。第一 I3R圖案191a 和第二 ra圖案191b用于獲得(圖4H的)柵極107、(圖4H的)柵絕緣層110、以及(圖 4H的)有源層115的臺階形狀。通過臺階形狀，防止了諸如層間絕緣層122的斷裂、層間絕 緣層122和柵極107的邊緣部分之間產(chǎn)生空隙這樣的(圖4H的)層間絕緣層122的惡化。 因此，第一 I3R圖案191a和第二 I3R圖案191b對應(yīng)于在后續(xù)步驟中形成的柵極107，第二 I3R 圖案191b對應(yīng)于在后續(xù)步驟中形成的有源層115。將第一 PR圖案191a設(shè)置在第二 PR圖 案191b的兩側(cè)。此外，第一 ra圖案191a和第二 I3R圖案191b用于獲得柵極107的對應(yīng)于(圖4M 的)柵接觸孔142的接觸區(qū)域。由于柵極107從有源層115突出并通過該有源層115而露 出，所以可在柵極107的露出部分形成柵接觸孔142。為了更穩(wěn)定地獲得接觸區(qū)域，柵極107 的露出部分的一側(cè)的寬度可大于柵極107的露出部分的另一側(cè)的寬度。結(jié)果，將第一 I3R圖案191a設(shè)置在與通過有源層115而露出的柵極107相對應(yīng)的 本征多晶硅層112上，將第二 I3R圖案191b設(shè)置在對應(yīng)于有源層115的本征多晶硅層112 上。另外，通過第一 I3R圖案191a和第二 I3R圖案191b露出本征多晶硅層122的其它部分。在圖4D、5D和6D中，利用第一 I3R圖案191a和第二 I3R圖案191b作為蝕刻掩模， 順序地蝕刻和去除(圖4C、5C和6C的)本征多晶硅層112、(圖4C、5C和6C的)第一無機(jī) 絕緣層108、以及(圖4C、5C和6C的)摻雜多晶硅層106，使得能夠在像素區(qū)域P中的緩沖 層103上形成柵極107、無機(jī)絕緣圖案109、以及本征多晶硅圖案113。將緩沖層103的其它 部分露出。盡管用相應(yīng)的蝕刻氣體選擇性地蝕刻(圖4C、5C和6C的)本征多晶硅層112、(圖 4C、5C和6C的)第一無機(jī)絕緣層108、以及(圖4C、5C和6C的)摻雜多晶硅層106，但是可 通過具有選擇性的蝕刻氣體來部分地去除本征多晶硅層112、第一無機(jī)絕緣層108、以及摻 雜多晶硅層106中的每一個。因此，可獲得底切結(jié)構(gòu)(undercut structure)，其中上層具有 比下層大的寬度。例如，本征多晶硅層112、第一無機(jī)絕緣層108、以及摻雜多晶硅層106的 端線可不彼此重合。然而，在本發(fā)明中可在后續(xù)工序中去除具有底切結(jié)構(gòu)的端部。在具有底柵結(jié)構(gòu)的TFT中，在基板上順序地形成金屬材料的柵極、柵絕緣層和本征非晶硅層。由于金屬材料易受熱量的影響，所以在使用需要相對高的溫度的SPC方法的 步驟中，具有約1000 A到約2000入的厚度且包括鋁(Al)、鋁(Al)合金、銅(Cu)以及銅 (Cu)合金之一的金屬材料的柵極會惡化。例如，會產(chǎn)生柵極的尖峰(spiking)，其中金屬材 料通過柵絕緣層擴(kuò)散以接觸到本征多晶硅層。然而，在本發(fā)明中，由于柵極107包括摻雜多 晶硅而不是具有相對低電阻的金屬材料，所以甚至在使用SPC方法的步驟中，柵極107也不
會惡化。盡管摻雜多晶硅具有小于金屬材料的導(dǎo)電性，具有約500A到約1000A的厚度的 柵極107具有約150 Ω /sq到約230 Ω /sq的薄層電阻，其對應(yīng)于諸如氧化銦錫(ITO)和氧化 銦鋅(IZO)的透明導(dǎo)電材料的薄層電阻。因此，考慮到導(dǎo)電性，摻雜多晶硅可用于柵極107。在圖4E、5E和6E中，對具有摻雜多晶硅的柵極107、無機(jī)絕緣圖案109、以及本征 多晶硅圖案113的基板101進(jìn)行使用灰化法的步驟。結(jié)果，將具有第一厚度的第一 I3R圖案 191a完全去除，并且本征多晶硅層113的邊緣部分通過第二 I3R圖案191b而露出。盡管部 分地去除第二 I3R圖案191b以具有減少的厚度，但是第二 I3R圖案191b殘留在本征多晶硅 圖案113上。在圖4F、5F和6F中，利用第二 I3R圖案191b作為蝕刻掩模順序地蝕刻(圖4E、5E 和6E的)本征多晶硅圖案113和(圖4E、5E和6E的)無機(jī)絕緣圖案109，使得能夠在柵 極107上形成本征多晶硅的有源層115和柵絕緣層110。柵極107的邊緣部分通過有源層 115和柵絕緣層110而露出。由于將本征多晶硅圖案113和無機(jī)絕緣圖案109的邊緣部分 去除，所以在先前步驟中獲得的底切結(jié)構(gòu)也被去除。本征多晶硅的有源層115與柵絕緣圖案110交疊并與之具有相同面積。因此，摻 雜多晶硅的柵極107通過本征多晶硅的有源層115而露出，柵極107、柵絕緣層110、以及有 源層115的邊緣部分在截面圖中構(gòu)成臺階形狀。另外，露出的柵極107的一個邊緣部分可 以大于露出的柵極107的另一個邊緣部分，以在后續(xù)步驟中形成柵接觸孔。在圖4G、5G和6G中，通過利用剝離法的步驟來去除具有減少厚度的(圖4F的) 第二 ra圖案191b，使得將本征多晶硅的有源層115露出。在圖4H、5H和6H中，通過沉積諸如二氧化硅(SiO2)和硅氮化物(SiNx)的無機(jī)絕 緣材料，在本征多晶硅的有源層115上形成第二無機(jī)絕緣層(未示出)。第二無機(jī)絕緣層可 具有單層或雙層。由于柵極107、柵絕緣層110、以及有源層115的總厚度超過約5000A，所 以柵極107、柵絕緣層110、以及有源層115的層疊結(jié)構(gòu)產(chǎn)生很大的臺階差。然而，由于柵極 107、柵絕緣層110、以及有源層115的邊緣部分在截面圖中構(gòu)成臺階形狀，在該臺階形狀中 柵極107產(chǎn)生第一部分臺階差且柵絕緣層110和有源層115產(chǎn)生第二部分臺階差，所以總 臺階差被減輕。結(jié)果，防止了諸如第二無機(jī)絕緣層的斷裂和在第二無機(jī)絕緣層和柵極107 的邊緣部分之間產(chǎn)生空隙這樣的第二無機(jī)絕緣層的惡化，并且改善了第二無機(jī)絕緣層的臺 階覆蓋度。接著，通過包括涂敷、利用光掩模的曝光、顯影、蝕刻以及剝離的掩模工序，來形成 具有兩個有源接觸孔123的層間絕緣層122。有源層115通過兩個有源接觸孔123而露出， 兩個有源接觸孔123之間的層間絕緣層122用作在蝕刻步驟中保護(hù)有源層115的蝕刻阻擋 件。層間絕緣層122的厚度可大于柵極107和柵絕緣層110的厚度之和，以進(jìn)一步防止層 間絕緣層122的惡化。
在圖41、51和61中，在層間絕緣層122上順序形成本征非晶硅的屏障層(未示 出)、第二摻雜非晶硅層(未示出)、以及第一金屬層(未示出)。例如，屏障層可具有約50A 到約1OOA的厚度，第二摻雜非晶硅層可具有約ιοοΑ到約300A的厚度。第一金屬層可包括 鉬(Mo)、鉻(Cr)、以及鉬鈦(MoTi)的至少一種。由于本征多晶硅和本征非晶硅之間的界面 具有比本征多晶硅和摻雜多晶硅之間的界面更好的接觸屬性(諸如，接觸電阻)，所以形成 屏障層以改善有源層115和第二摻雜非晶硅層之間的接觸屬性。接著，通過掩模工序順序地蝕刻第一金屬層、第二摻雜非晶硅層、以及屏障層，使 得能夠在層間絕緣層122上方形成源極130、與源極133隔開的漏極136、數(shù)據(jù)線130、以及 數(shù)據(jù)焊盤138。數(shù)據(jù)線130設(shè)置在像素區(qū)域P的邊界部分中，并且連接到數(shù)據(jù)線130的數(shù) 據(jù)焊盤138設(shè)置在數(shù)據(jù)焊盤區(qū)域DPA中的數(shù)據(jù)線130的端部。盡管圖41中未示出，但源極 133連接到數(shù)據(jù)線130。另外，在源極133和漏極136下面分別順序地形成摻雜非晶硅的源漏歐姆接觸層 127和本征非晶硅的源漏屏障圖案125，并且在數(shù)據(jù)線130下面順序地形成摻雜非晶硅的第 二虛擬圖案128和本征非晶硅的第一虛擬圖案126。源漏屏障圖案125彼此隔開，并且源漏 歐姆接觸層127彼此隔開。此外，源極133和漏極136彼此隔開。源歐姆接觸層127和源 屏障圖案125各具有與源極133相同的形狀，使得源歐姆接觸層127和源屏障圖案125中 的每一個的端線均與源極133的端線重合。漏歐姆接觸層127和漏屏障圖案125各具有與 漏極136相同的形狀，使得漏歐姆接觸層127和漏屏障圖案125中的每一個的端線均與漏 極136的端線重合。本征非晶硅的源漏屏障圖案125通過有源接觸孔123而接觸本征多晶 硅的有源層115。由于與有源層155的兩個有源接觸孔123之間的中央部分相對應(yīng)的層間絕緣層 122在形成數(shù)據(jù)線130、源極133和漏極136、源漏歐姆接觸層127、以及源漏屏障圖案125的 步驟中用作蝕刻阻擋件，所以當(dāng)利用干刻法蝕刻源極133和漏極136、源漏歐姆接觸層127 以及源漏屏障圖案125時，本征多晶硅的有源層115不被蝕刻。結(jié)果，防止了由于源極133 和漏極136的干刻步驟引起的諸如有源層115的表面損壞的惡化。例如，在通過對第一金屬層構(gòu)圖以形成數(shù)據(jù)線130以及源極133和漏極136之后， 可通過干刻法來對第二摻雜非晶硅層和屏障層進(jìn)行構(gòu)圖。由于層間絕緣層122形成在像素 區(qū)域中的源極133和漏極136之間的有源層115上，所以本征多晶硅的有源層115從來不 會被干刻法影響。因此，當(dāng)通過干刻法對第二摻雜非晶硅層和屏障層進(jìn)行構(gòu)圖以形成源漏 歐姆接觸層127和源漏屏障圖案125時，有源層115沒有表面損壞。此外，由于有源層115 的厚度未減少，所以本征多晶硅的有源層115在像素區(qū)域P中具有統(tǒng)一厚度。摻雜多晶硅的柵極107、柵絕緣層110、本征多晶硅的有源層115、層間絕緣層122、 本征非晶硅的源漏屏障圖案125、摻雜非晶硅的源漏歐姆接觸層127、源極133和漏極136 構(gòu)成薄膜晶體管(TFT) Tr。盡管圖41、51和61中未示出，但當(dāng)基板101用作有機(jī)電致發(fā)光顯示設(shè)備的陣列基 板時，電源線可形成為與數(shù)據(jù)線130隔開并與之平行。電源線可具有與數(shù)據(jù)線130相同的 層。另外，可在像素區(qū)域P中形成分別具有與TFT Tr相同的結(jié)構(gòu)的多個驅(qū)動TFT。在圖4J、5J和6J中，通過沉積諸如二氧化硅(SiO2)和硅氮化物(SiNx)的無機(jī)絕 緣材料，在數(shù)據(jù)線130、數(shù)據(jù)焊盤138、源極133和漏極136上形成第一鈍化層140。第一鈍化層140和層間絕緣層122包括露出柵極107的柵接觸孔142。在圖4K、5K和6K中，在第一鈍化層140上形成第二金屬層(未示出)之后，通過對 第二金屬層構(gòu)圖來在鈍化層上形成選通線145和柵焊盤147。第二金屬層可包括鋁(Al)、 諸如鋁釹(AlNd)的鋁合金、銅(Cu)、銅合金、鉬(Mo)、以及鉻(Cr)的至少一種。選通線145 通過柵接觸孔142連接到柵極107，與數(shù)據(jù)線130交叉以限定像素區(qū)域P。另外，位于柵焊 盤區(qū)域GPA中的選通線145的端部的柵焊盤147連接到選通線145。盡管在圖4Κ、5Κ和6Κ 中選通線145和柵焊盤147包括單層的金屬材料，但在其它實施方式中，選通線145和柵焊 盤147可包括雙層或三層的不同金屬材料。例如，鋁釹和鉬(AINd/Mo)的雙層或鉬、鋁釹和 鉬(Mo/AlNd/Mo)的三層可用于選通線145和柵焊盤147。在圖4L、5L和6L中，通過沉積諸如二氧化硅(SiO2)和硅氮化物(SiNx)的無機(jī)絕 緣材料，在選通線145和柵焊盤147上形成第二鈍化層150。第二鈍化層150和第一鈍化層 140包括露出像素區(qū)域P中的漏極136的漏接觸孔152、以及露出數(shù)據(jù)焊盤區(qū)域DPA中的數(shù) 據(jù)焊盤138的數(shù)據(jù)焊盤接觸孔156，并且第二鈍化層150包括露出柵焊盤區(qū)域GPA中的柵焊 盤147的柵焊盤接觸孔154。在圖4M、5M和6M中，通過沉積和構(gòu)圖諸如氧化銦錫(ITO)和氧化銦鋅(IZO)的透 明導(dǎo)電材料，在第二鈍化層150上形成像素電極170、柵焊盤端子172、以及數(shù)據(jù)焊盤端子 174。像素電極170通過漏接觸孔152連接到漏極136。另外，柵焊盤端子172通過柵焊盤 接觸孔154連接到柵焊盤147，數(shù)據(jù)焊盤端子174通過數(shù)據(jù)焊盤接觸孔156連接到數(shù)據(jù)焊盤 138。盡管未示出，在用于有機(jī)電致發(fā)光顯示設(shè)備的陣列基板中，在由選通線和數(shù)據(jù)線 限定的像素區(qū)域中形成開關(guān)TFT和驅(qū)動TFT。開關(guān)TFT的柵極連接到選通線，開關(guān)TFT的 源極連接到數(shù)據(jù)線。開關(guān)TFT的漏極連接到驅(qū)動TFT的柵極。驅(qū)動TFT的源極連接到電源 線，驅(qū)動TFT的漏極連接到有機(jī)電致發(fā)光二極管。圖7A和7B是示出根據(jù)本發(fā)明的第二實施方式的具有像素區(qū)域的陣列基板的制造 方法的截面圖。由于第二實施方式的柵焊盤區(qū)域和數(shù)據(jù)焊盤區(qū)域的結(jié)構(gòu)與第一實施方式的 類似，所以省略了柵焊盤區(qū)域和數(shù)據(jù)焊盤區(qū)域的結(jié)構(gòu)的描述。在圖7A和7B中，在基板201上形成緩沖層203，在緩沖層203上形成柵極207。柵 絕緣層210具有與摻雜多晶硅的柵極207相同的形狀和相同的面積。另外，利用第二 I3R圖 案291b對位于柵絕緣層210上方的本征多晶硅的有源層215進(jìn)行構(gòu)圖，并使其具有比柵絕 緣層210和柵極207小的寬度。在柵絕緣層210、層間絕緣層222以及第一鈍化層240中形 成露出柵極207的柵接觸孔242，并且選通線245通過柵接觸孔242連接到柵極207。由于柵極207、柵絕緣層210以及有源層215的邊緣部分在截面圖中構(gòu)成臺階形 狀，在該臺階形狀中柵極207和柵絕緣層210產(chǎn)生第一部分臺階差，有源層215產(chǎn)生第二部 分臺階差，所以柵極207、柵絕緣層210和有源層215的總臺階差被減輕。結(jié)果，防止了諸如 層間絕緣層222的斷裂和層間絕緣層222與柵極207的邊緣部分之間產(chǎn)生空隙這樣的層間 絕緣層222的惡化，并且改善了層間絕緣層222的臺階覆蓋度。此外，由于柵絕緣層210具有與柵極207相同的形狀和相同的面積，所以通過第一 鈍化層240、層間絕緣層222以及柵絕緣層210形成露出柵極207的柵接觸孔242。在根據(jù)本發(fā)明的陣列基板中，由于在干刻步驟中薄膜晶體管的有源層不暴露于蝕
16刻氣體，所以防止了薄膜晶體管的特性的惡化。另外，由于在干刻步驟中有源層不被蝕刻， 所以由于減少了用于有源層的沉積時間，有源層的厚度減少，并且生產(chǎn)率提高。在另一方 面，由于薄膜晶體管包括多晶硅的半導(dǎo)體層，所以薄膜晶體管的遷移率提高。此外，由于不 使用雜質(zhì)的摻雜步驟，所以不需要用于摻雜步驟的設(shè)備，并且設(shè)備的成本降低。另外，由于 薄膜晶體管包括摻雜多晶硅的柵極，所以防止了諸如尖峰的柵極的惡化。最后，由于柵極、 柵絕緣層和有源層具有臺階形狀，所以改善了層間絕緣層的臺階覆蓋度，并且防止了諸如 層間絕緣層的斷裂以及層間絕緣層與柵極之間產(chǎn)生空隙這樣的惡化，由此提高了生產(chǎn)量。在本發(fā)明的第一和第二實施方式中，所述柵極由摻雜多晶硅形成。在另一實施方 式中，所述柵極可由具有相對薄的厚度和相對高的熔化溫度的金屬材料形成。根據(jù)本發(fā)明的第三實施方式的陣列基板的形狀與根據(jù)本發(fā)明的第一和第二實施 方式的各陣列基板的形狀相同。此外，在根據(jù)本發(fā)明的第三實施方式的陣列基板的制造方 法中，在基板上形成緩沖層之后，在濺射設(shè)備中在所述緩沖層上形成金屬層，并且通過在化 學(xué)氣相沉積(CVD)設(shè)備中沉積無機(jī)絕緣材料和本征硅，在所述金屬層上順序地形成無機(jī)絕 緣層和本征非晶硅層。由于第三實施方式的所述本征非晶硅層之后的后續(xù)步驟與第一和第 二實施方式中的每一個的步驟相同，因此省略其圖示?？傮w上說，由于在具有底柵結(jié)構(gòu)的薄膜晶體管的陣列基板中形成柵極之后，形成 有源層，所以金屬材料的柵極可能會在用于使所述有源層結(jié)晶的約600°C到約700°C的SPC 步驟期間發(fā)生惡化。然而，在根據(jù)本發(fā)明的第三實施方式的陣列基板中，由于所述柵極是由 滿足特定條件的金屬材料形成的，所以防止了金屬材料的柵極的惡化。首先，用于所述柵極的金屬材料具有高于所述SPC步驟的溫度的熔化溫度。優(yōu)選 的是，所述金屬材料可具有約1000°c以上的熔化溫度，以防止所述金屬材料在約600°C到 約700°C的所述SPC步驟期間發(fā)生熔化或者擴(kuò)散。例如，當(dāng)柵極由鋁(Al)合金形成時，所 述柵極在SPC步驟之后可能具有不規(guī)則的空隙(void)。所述不規(guī)則的空隙可能導(dǎo)致柵極 的電阻偏差，而薄膜晶體管(TFT)的操作特性又會因偏差而有所惡化。此外，由于不規(guī)則的 空隙會加快TFT的惡化速度，所以減少了 TFT的壽命。第二，金屬材料的柵極的厚度可在約 IOOA到約1000A的范圍內(nèi)，優(yōu)選的是，在約IOOA到約500人的范圍內(nèi)。即使金屬材料具有 高于約1000°C的熔化溫度，金屬材料的柵極也可能在SPC步驟期間發(fā)生膨脹或者收縮。由 于柵極的膨脹和收縮會引起基板的變形，所以柵極具有小于引起變形的臨界厚度(例如約 1000人)的厚度。此外，柵極具有大于最小厚度(例如約100人)的厚度，這樣金屬材料的 柵極具有與摻雜多晶硅類似的電阻，使得柵極能夠無延遲地傳送選通信號。因此，柵極包括其熔化溫度高于SPC步驟的溫度的金屬材料。例如，鉬(Mo)、鉬合 金(諸如鉬鈦(MoTi))以及銅(Cu)可用于柵極。雖然鉬(Mo)、鉬(Mo)合金以及銅(Cu)之 一具有相對高的電阻率，但包括鉬(Mo)、鉬(Mo)合金以及銅(Cu)之一的柵極幾乎不變形， 并且即使在高于SPC步驟的溫度且低于熔化溫度的溫度下也不會在其中產(chǎn)生空隙。此外， 在包括鉬(Mo)、鉬(Mo)合金以及銅(Cu)之一的柵極中，由于快速溫度變化所引起的膨脹和 收縮相對較小。雖然鉻(Cr)和鈦(Ti)之一具有高于約1000°C的熔化溫度，但在約600°C到約 700°C的SPC步驟之后，包括鉻(Cr)和鈦(Ti)之一的柵極中會產(chǎn)生空隙。此外，由于快速 溫度變化所引起的膨脹和收縮相對顯著，所以具有約IOOA到約1000人厚度的柵極的基板會變形。當(dāng)由鉬(Mo)、鉬(Mo)合金以及銅(Cu)中的至少一種形成的柵極具有大于約 1000A的厚度時，具有該柵極的基板在針對柵極上的無機(jī)絕緣層和該無機(jī)絕緣層上的本征 非晶硅層執(zhí)行SPC步驟之后，會發(fā)生變形。此外，當(dāng)由鉬(Mo)、鉬(Mo)合金以及銅(Cu)中 的至少一種形成的柵極具有小于約IOOA的厚度時，柵極具有大于摻雜多晶硅的電阻率。因此，柵極可包括鉬(Mo)、諸如鉬鈦(MoTi)的鉬(Mo)合金以及銅(Cu)中的至少 一種，并且可具有約iooA到約ι oooA的厚度。由于根據(jù)第三實施方式的陣列基板的結(jié)構(gòu)與根據(jù)第一和第二實施方式的陣列基 板的結(jié)構(gòu)相同，所以省略與結(jié)構(gòu)有關(guān)的說明。此外，由于根據(jù)第三實施方式的陣列基板的制 造方法與根據(jù)第一和第二實施方式的陣列基板的制造方法類似，所以將說明制造方法的不 同之處。在第一和第二實施方式中，在CVD設(shè)備的腔室內(nèi)順序形成緩沖層、摻雜非晶硅層、 無機(jī)絕緣層以及本征非晶硅層。在第三實施方式中，在CVD設(shè)備的腔室內(nèi)在基板上形成無 機(jī)絕緣材料的緩沖層之后，將具有該緩沖層的基板傳送到濺射設(shè)備的腔室內(nèi)，并且在緩沖 層上形成柵金屬層。柵金屬層可包括具有約IOOA到約1000A厚度的包括鉬(Mo)、鉬(Mo) 合金以及銅(Cu)中的至少一種的單層或者多層，。在將具有柵金屬層的基板再次傳送到 CVD設(shè)備的腔室內(nèi)之后，通過沉積無機(jī)絕緣材料和本征非晶硅，在柵金屬層上順序形成無機(jī) 絕緣層和本征非晶硅層。接下來，執(zhí)行與第一和第二實施方式類似的包括SPC步驟的后續(xù)步驟，并且完成 具有由鉬(Mo)、鉬(Mo)合金以及銅(Cu)中的至少一種形成的柵極的基板。在根據(jù)第三實施方式的陣列基板中，由于柵極包括具有約IOOA到約1000人厚度 的鉬(Mo)、鉬(Mo)合金以及銅(Cu)中的至少一種，所以在SPC步驟期間可防止基板的變 形。此外，由于第三實施方式的柵極的電阻率低于第一和第二實施方式的柵極的電阻率，所 以減小了與選通線的接觸電阻。因此降低了薄膜晶體管的驅(qū)動電壓，從而降低了功耗。此 外，由于半導(dǎo)體層被不透明金屬材料的柵極所阻擋，所以防止了在半導(dǎo)體層中產(chǎn)生光電流， 從而改善了導(dǎo)通/截止電流的特性。對于本領(lǐng)域技術(shù)人員而言很明顯，在不偏離本發(fā)明的精神或范圍的條件下，可以 在本發(fā)明中做出各種修改和變型。因而，本發(fā)明旨在涵蓋落入所附權(quán)利要求及其等同物的 范圍內(nèi)的本發(fā)明的修改和變型。
18
權(quán)利要求
一種制造用于顯示設(shè)備的陣列基板的方法，該方法包括以下步驟在具有像素區(qū)域的基板上形成緩沖層；在所述像素區(qū)域中的所述緩沖層上順序地形成摻雜多晶硅的柵極、柵絕緣層和本征多晶硅的有源層，所述柵極的邊緣部分通過所述有源層而露出；在所述有源層上形成無機(jī)絕緣材料的層間絕緣層，所述層間絕緣層包括露出所述有源層的有源接觸孔；在所述層間絕緣層上順序地形成源屏障圖案、源歐姆接觸層以及源極，在所述層間絕緣層上順序地形成漏屏障圖案、漏歐姆接觸層以及漏極，以及在所述層間絕緣層上順序地形成第一虛擬圖案、第二虛擬圖案以及數(shù)據(jù)線，其中所述源屏障圖案、漏屏障圖案以及第一虛擬圖案包括本征非晶硅，其中源歐姆接觸層、漏歐姆接觸層以及第二虛擬圖案包括摻雜非晶硅，其中源屏障圖案和漏屏障圖案通過所述有源接觸孔連接到所述有源層，并且其中所述數(shù)據(jù)線連接到所述源極；在所述層間絕緣層的包括其上形成的源極、漏極和數(shù)據(jù)線的表面上形成第一鈍化層，第一鈍化層和所述層間絕緣層包括露出所述柵極的柵接觸孔；在第一鈍化層上形成選通線，所述選通線通過柵接觸孔連接到所述柵極并與所述數(shù)據(jù)線交叉以限定所述像素區(qū)域；在第一鈍化層的包括其上形成的選通線的表面上形成第二鈍化層，第二鈍化層和第一鈍化層包括露出所述漏極的漏接觸孔；以及在第二鈍化層上形成像素電極，所述像素電極通過所述漏接觸孔連接到所述漏極。
2.根據(jù)權(quán)利要求1所述的方法，其中所述柵絕緣層具有與所述有源層相同的面積。
3.根據(jù)權(quán)利要求2所述的方法，其中在所述緩沖層上形成所述柵極、柵絕緣層以及有 源層的步驟包括以下步驟在所述緩沖層上順序地形成摻雜非晶硅層、無機(jī)絕緣層以及本征非晶硅層； 通過固相結(jié)晶法使所述摻雜非晶硅層和所述本征非晶硅層結(jié)晶，以在所述緩沖層上形 成摻雜多晶硅層，并在所述無機(jī)絕緣層上形成本征多晶硅層；在所述本征多晶硅層上形成具有第一厚度的第一光刻膠圖案以及具有大于第一厚度 的第二厚度的第二光刻膠圖案，其中第一光刻膠圖案設(shè)置在第二光刻膠圖案的兩側(cè)，其中 第一光刻膠圖案和第二光刻膠圖案對應(yīng)于所述柵極，第二光刻膠圖案對應(yīng)于所述有源層；利用第一光刻膠圖案和第二光刻膠圖案作為第一蝕刻掩模來順序地蝕刻所述本征多 晶硅層、無機(jī)絕緣層以及摻雜多晶硅層，以在所述緩沖層上形成柵極、在所述柵極上形成無 機(jī)絕緣圖案、并且在所述無機(jī)絕緣圖案上形成本征多晶硅圖案； 去除第一光刻膠圖案以露出所述本征多晶硅圖案的邊緣部分； 利用第二光刻膠圖案作為第二蝕刻掩模來順序地蝕刻所述本征多晶硅圖案和無機(jī)絕 緣圖案，以在所述柵極上形成柵絕緣層，并且在所述柵絕緣層上形成有源層；以及 去除第二光刻膠圖案。
4.根據(jù)權(quán)利要求3所述的方法，其中所述固相結(jié)晶法包括在交變磁場結(jié)晶(AMFC)設(shè)備 中在約600°C到約700°C的溫度下進(jìn)行的熱處理。
5.根據(jù)權(quán)利要求1所述的方法，其中所述柵絕緣層具有與所述柵極相同的面積。
6.根據(jù)權(quán)利要求5所述的方法，其中在所述緩沖層上形成所述柵極、柵絕緣層以及有源層的步驟包括以下步驟在所述緩沖層上順序地形成摻雜非晶硅層、無機(jī)絕緣層以及本征非晶硅層； 通過固相結(jié)晶法使所述摻雜非晶硅層和所述本征非晶硅層結(jié)晶，以在所述緩沖層上形 成摻雜多晶硅層、并且在所述無機(jī)絕緣層上形成本征多晶硅層；在所述本征多晶硅層上形成具有第一厚度的第一光刻膠圖案以及具有大于第一厚度 的第二厚度的第二光刻膠圖案，其中第一光刻膠圖案設(shè)置在第二光刻膠圖案的兩側(cè)，其中 第一光刻膠圖案和第二光刻膠圖案對應(yīng)于所述柵極，第二光刻膠圖案對應(yīng)于所述有源層；利用第一光刻膠圖案和第二光刻膠圖案作為第一蝕刻掩模來順序地蝕刻所述本征多 晶硅層、無機(jī)絕緣層以及摻雜多晶硅層，以在所述緩沖層上形成柵極、在所述柵極上形成柵 絕緣層、并且在所述無機(jī)絕緣圖案上形成本征多晶硅圖案；去除第一光刻膠圖案以露出所述本征多晶硅圖案的邊緣部分； 利用第二光刻膠圖案作為第二蝕刻掩模來蝕刻所述本征多晶硅圖案，以在所述柵絕緣 層上形成有源層；以及 去除第二光刻膠圖案。
7.根據(jù)權(quán)利要求6所述的方法，其中所述固相結(jié)晶法包括在交變磁場結(jié)晶(AMFC)設(shè)備 中在約600°C到約700°C的溫度下進(jìn)行的熱處理。
8.根據(jù)權(quán)利要求1所述的方法，其中所述源屏障圖案和源歐姆接觸層中的每一個具有 與所述源極相同的形狀，所述漏屏障圖案和漏歐姆接觸層中的每一個具有與所述漏極相同 的形狀。
9.根據(jù)權(quán)利要求1所述的方法，該方法還包括以下步驟 在所述層間絕緣層上且在所述數(shù)據(jù)線的端部形成數(shù)據(jù)焊盤； 在第一鈍化層上且在所述選通線的端部形成柵焊盤；在第二鈍化層上形成柵焊盤端子和數(shù)據(jù)焊盤端子，其中所述柵焊盤端子通過第二鈍化 層中的柵焊盤接觸孔而連接到所述柵焊盤，并且所述數(shù)據(jù)焊盤端子通過第一鈍化層和第二 鈍化層中的數(shù)據(jù)焊盤接觸孔而連接到所述數(shù)據(jù)焊盤。
10.根據(jù)權(quán)利要求1所述的方法，其中所述柵極具有約500人到約1OOOA的厚度，并且 所述有源層具有約400人到約600A的厚度。
11.一種用于顯示設(shè)備的陣列基板，該陣列基板包括 位于具有像素區(qū)域的基板上的緩沖層；位于所述緩沖層上的摻雜多晶硅的柵極； 位于所述柵極上的柵絕緣層；位于所述柵絕緣層上的有源層，所述柵極的邊緣部分通過所述有源層而露出； 位于所述有源層上的層間絕緣層，所述層間絕緣層包括露出所述有源層的有源接觸孔；位于所述層間絕緣層上的本征非晶硅的源屏障圖案和漏屏障圖案，所述源屏障圖案和 漏屏障圖案通過所述有源接觸孔連接到所述有源層；分別位于所述源屏障圖案和漏屏障圖案上的摻雜非晶硅的源歐姆接觸層和漏歐姆接 觸層；分別位于所述源歐姆接觸層和漏歐姆接觸層上的源極和漏極；3連接到所述源極的數(shù)據(jù)線；位于層間絕緣層的包括其上形成的數(shù)據(jù)線的表面上的第一鈍化層，第一鈍化層和所述 層間絕緣層包括露出所述柵極的柵接觸孔；位于第一鈍化層上并與所述數(shù)據(jù)線交叉以限定像素區(qū)域的選通線，所述選通線通過所 述柵接觸孔連接到所述柵極；位于第一鈍化層的包括其上形成的選通線的表面上的第二鈍化層，第二鈍化層和第一 鈍化層包括露出所述漏極的漏接觸孔；以及位于第二鈍化層上的像素電極，所述像素電極通過所述漏接觸孔連接到所述漏極。
12.根據(jù)權(quán)利要求11所述的陣列基板，其中所述柵絕緣層具有與所述有源層相同的面積。
13.根據(jù)權(quán)利要求11所述的陣列基板，其中所述柵絕緣層具有與所述柵極相同的面積。
14.根據(jù)權(quán)利要求11所述的陣列基板，其中所述柵極具有約500A到約1000人的厚 度，所述有源層具有約400A到約600A的厚度，所述源屏障圖案和漏屏障圖案中的每一個 具有約50A到約IOOA的厚度，并且所述源歐姆接觸層和漏歐姆接觸層中的每一個具有約 100人到約300A的厚度。
15.根據(jù)權(quán)利要求11所述的陣列基板，該陣列基板還包括位于第一鈍化層上且位于選通線的端部的柵焊盤、以及位于所述層間絕緣層上且位于 數(shù)據(jù)線的端部的數(shù)據(jù)焊盤；以及位于第二鈍化層上的柵焊盤端子和數(shù)據(jù)焊盤端子，其中所述柵焊盤端子通過第二鈍化 層中的柵焊盤接觸孔而連接到所述柵焊盤，并且所述數(shù)據(jù)焊盤端子通過第一鈍化層和第二 鈍化層中的數(shù)據(jù)焊盤接觸孔而連接到所述數(shù)據(jù)焊盤。
16.一種制造用于顯示設(shè)備的陣列基板的方法，該方法包括以下步驟 在具有像素區(qū)域的基板上形成緩沖層；在所述像素區(qū)域中的所述緩沖層上順序地形成由鉬(Mo)、鉬(Mo)合金以及銅(Cu) 中的至少一種形成的柵極，柵絕緣層和本征多晶硅的有源層，所述柵極的邊緣部分通過所 述有源層而露出；在所述有源層上形成無機(jī)絕緣材料的層間絕緣層，所述層間絕緣層包括露出所述有源 層的有源接觸孔；在所述層間絕緣層上順序地形成源屏障圖案、源歐姆接觸層以及源極，在所述層間絕 緣層上順序地形成漏屏障圖案、漏歐姆接觸層以及漏極，以及在所述層間絕緣層上順序地 形成第一虛擬圖案、第二虛擬圖案以及數(shù)據(jù)線，其中所述源屏障圖案、漏屏障圖案以及第一 虛擬圖案包括本征非晶硅，其中源歐姆接觸層、漏歐姆接觸層以及第二虛擬圖案包括摻雜 非晶硅，其中源屏障圖案和漏屏障圖案通過所述有源接觸孔連接到所述有源層，并且其中 所述數(shù)據(jù)線連接到所述源極；在所述層間絕緣層的包括其上形成的源極、漏極和數(shù)據(jù)線的表面上形成第一鈍化層， 第一鈍化層和所述層間絕緣層包括露出所述柵極的柵接觸孔；在第一鈍化層上形成選通線，所述選通線通過柵接觸孔連接到所述柵極并與所述數(shù)據(jù) 線交叉以限定所述像素區(qū)域；在第一鈍化層的包括其上形成的選通線的表面上形成第二鈍化層，第二鈍化層和第一 鈍化層包括露出所述漏極的漏接觸孔；以及在第二鈍化層上形成像素電極，所述像素電極通過所述漏接觸孔連接到所述漏極。
17.根據(jù)權(quán)利要求16所述的方法，其中所述柵絕緣層具有與所述有源層相同的面積。
18.根據(jù)權(quán)利要求17所述的方法，其中在所述緩沖層上形成所述柵極、柵絕緣層以及 有源層的步驟包括以下步驟在所述緩沖層上形成由鉬(Mo)、鉬(Mo)合金以及銅(Cu)中的至少一種形成的柵金屬層；在所述柵金屬層上順序地形成無機(jī)絕緣層和本征非晶硅層；通過固相結(jié)晶法使所述本征非晶硅層結(jié)晶，以在所述無機(jī)絕緣層上形成本征多晶硅層；在所述本征多晶硅層上形成具有第一厚度的第一光刻膠圖案以及具有大于第一厚度 的第二厚度的第二光刻膠圖案，其中第一光刻膠圖案設(shè)置在第二光刻膠圖案的兩側(cè)，其中 第一光刻膠圖案和第二光刻膠圖案對應(yīng)于所述柵極，第二光刻膠圖案對應(yīng)于所述有源層；利用第一光刻膠圖案和第二光刻膠圖案作為第一蝕刻掩模來順序地蝕刻所述本征多 晶硅層、無機(jī)絕緣層以及柵金屬層，以在所述緩沖層上形成柵極、在所述柵極上形成無機(jī)絕 緣圖案、并且在所述無機(jī)絕緣圖案上形成本征多晶硅圖案；去除第一光刻膠圖案以露出所述本征多晶硅圖案的邊緣部分； 利用第二光刻膠圖案作為第二蝕刻掩模來順序地蝕刻所述本征多晶硅圖案和無機(jī)絕 緣圖案，以在所述柵極上形成柵絕緣層，并且在所述柵絕緣層上形成有源層；以及 去除第二光刻膠圖案。
19.根據(jù)權(quán)利要求18所述的方法，其中所述固相結(jié)晶法包括在交變磁場結(jié)晶(AMFC)設(shè) 備中在約600°C到約700°C的溫度下進(jìn)行的熱處理。
20.根據(jù)權(quán)利要求16所述的方法，其中所述柵絕緣層具有與所述柵極相同的面積。
21.根據(jù)權(quán)利要求20所述的方法，其中在所述緩沖層上形成所述柵極、柵絕緣層以及 有源層的步驟包括以下步驟在所述緩沖層上形成由鉬(Mo)、鉬(Mo)合金以及銅(Cu)中的至少一種形成的柵金屬層；在所述柵金屬層上順序地形成無機(jī)絕緣層和本征非晶硅層；通過固相結(jié)晶法使所述本征非晶硅層結(jié)晶，以在所述無機(jī)絕緣層上形成本征多晶硅層；在所述本征多晶硅層上形成具有第一厚度的第一光刻膠圖案以及具有大于第一厚度 的第二厚度的第二光刻膠圖案，其中第一光刻膠圖案設(shè)置在第二光刻膠圖案的兩側(cè)，其中 第一光刻膠圖案和第二光刻膠圖案對應(yīng)于所述柵極，第二光刻膠圖案對應(yīng)于所述有源層；利用第一光刻膠圖案和第二光刻膠圖案作為第一蝕刻掩模來順序地蝕刻所述本征多 晶硅層、無機(jī)絕緣層以及柵金屬層，以在所述緩沖層上形成柵極、在所述柵極上形成柵絕緣 層、并且在所述無機(jī)絕緣圖案上形成本征多晶硅圖案；去除第一光刻膠圖案以露出所述本征多晶硅圖案的邊緣部分； 利用第二光刻膠圖案作為第二蝕刻掩模來蝕刻所述本征多晶硅圖案，以在所述柵絕緣層上形成有源層；以及 去除第二光刻膠圖案。
22.根據(jù)權(quán)利要求21所述的方法，其中所述固相結(jié)晶法包括在交變磁場結(jié)晶(AMFC)設(shè) 備中在約600°C到約700°C的溫度下進(jìn)行的熱處理。
23.根據(jù)權(quán)利要求16所述的方法，其中所述柵極具有約IOOA到約1000人的厚度。
24.根據(jù)權(quán)利要求16所述的方法，其中所述源屏障圖案和源歐姆接觸層中的每一個具 有與所述源極相同的形狀，所述漏屏障圖案和漏歐姆接觸層中的每一個具有與所述漏極相 同的形狀。
25.根據(jù)權(quán)利要求16所述的方法，該方法還包括以下步驟 在所述層間絕緣層上且在所述數(shù)據(jù)線的端部形成數(shù)據(jù)焊盤； 在第一鈍化層上且在所述選通線的端部形成柵焊盤；在第二鈍化層上形成柵焊盤端子和數(shù)據(jù)焊盤端子，其中所述柵焊盤端子通過第二鈍化 層中的柵焊盤接觸孔而連接到所述柵焊盤，并且所述數(shù)據(jù)焊盤端子通過第一鈍化層和第二 鈍化層中的數(shù)據(jù)焊盤接觸孔而連接到所述數(shù)據(jù)焊盤。
26.根據(jù)權(quán)利要求16所述的方法，其中所述有源層具有約400A到約600人的厚度。
27.一種用于顯示設(shè)備的陣列基板，該陣列基板包括 位于具有像素區(qū)域的基板上的緩沖層；位于所述緩沖層上的由鉬(Mo)、鉬(Mo)合金以及銅(Cu)中的至少一種形成的柵極； 位于所述柵極上的柵絕緣層；位于所述柵絕緣層上的有源層，所述柵極的邊緣部分通過所述有源層而露出； 位于所述有源層上的層間絕緣層，所述層間絕緣層包括露出所述有源層的有源接觸孔；位于所述層間絕緣層上的本征非晶硅的源屏障圖案和漏屏障圖案，所述源屏障圖案和 漏屏障圖案通過所述有源接觸孔連接到所述有源層；分別位于所述源屏障圖案和漏屏障圖案上的摻雜非晶硅的源歐姆接觸層和漏歐姆接 觸層；分別位于所述源歐姆接觸層和漏歐姆接觸層上的源極和漏極； 連接到所述源極的數(shù)據(jù)線；位于層間絕緣層的包括其上形成的數(shù)據(jù)線的表面上的第一鈍化層，第一鈍化層和所述 層間絕緣層包括露出所述柵極的柵接觸孔；位于第一鈍化層上并與所述數(shù)據(jù)線交叉以限定像素區(qū)域的選通線，所述選通線通過所 述柵接觸孔連接到所述柵極；位于第一鈍化層的包括其上形成的選通線的表面上的第二鈍化層，第二鈍化層和第一 鈍化層包括露出所述漏極的漏接觸孔；以及位于第二鈍化層上的像素電極，所述像素電極通過所述漏接觸孔連接到所述漏極。
28.根據(jù)權(quán)利要求27所述的陣列基板，其中所述柵絕緣層具有與所述有源層相同的面積。
29.根據(jù)權(quán)利要求27所述的陣列基板，其中所述柵絕緣層具有與所述柵極相同的面積。
30.根據(jù)權(quán)利要求27所述的陣列基板，其中所述柵極具有約]OOA到約1000人的厚度， 所述有源層具有約400人到約600人的厚度，所述源屏障圖案和漏屏障圖案中的每一個具有 約50A到約IOOA的厚度，并且所述源歐姆接觸層和漏歐姆接觸層中的每一個具有約100人 到約300A的厚度。
31.根據(jù)權(quán)利要求27所述的陣列基板，該陣列基板還包括位于第一鈍化層上且位于選通線的端部的柵焊盤、以及位于所述層間絕緣層上且位于 數(shù)據(jù)線的端部的數(shù)據(jù)焊盤；以及位于第二鈍化層上的柵焊盤端子和數(shù)據(jù)焊盤端子，其中所述柵焊盤端子通過第二鈍化 層中的柵焊盤接觸孔而連接到所述柵焊盤，并且所述數(shù)據(jù)焊盤端子通過第一鈍化層和第二 鈍化層中的數(shù)據(jù)焊盤接觸孔而連接到所述數(shù)據(jù)焊盤。
全文摘要
用于顯示設(shè)備的陣列基板及其制造方法。一種制造用于顯示設(shè)備的陣列基板的方法包括在具有像素區(qū)域的基板上形成緩沖層；在像素區(qū)域中的緩沖層上順序地形成摻雜多晶硅的柵極、柵絕緣層和本征多晶硅的有源層；在有源層上形成無機(jī)絕緣材料的層間絕緣層；在層間絕緣層上順序地形成源屏障圖案、源歐姆接觸層和源極，在層間絕緣層上順序地形成漏屏障圖案、漏歐姆接觸層和漏極，以及在層間絕緣層上順序地形成第一虛擬圖案、第二虛擬圖案和數(shù)據(jù)線；在層間絕緣層的包括其上形成的源極、漏極和數(shù)據(jù)線的表面上形成第一鈍化層；在第一鈍化層上形成選通線；在第一鈍化層的包括其上形成的選通線的表面上形成第二鈍化層；以及在第二鈍化層上形成像素電極。
文檔編號H01L21/84GK101887186SQ20091026631
公開日2010年11月17日 申請日期2009年12月24日 優(yōu)先權(quán)日2009年5月15日
發(fā)明者盧柄奎, 崔熙東, 崔蕙英, 曺基述, 梁斗錫 申請人:樂金顯示有限公司