專利名稱：一種半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，具體來(lái)說(shuō)，涉及一種界面優(yōu)化的高k柵介質(zhì)CMOS器 件。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，具有更高性能和更強(qiáng)功能的集成電路要求更大的元件密 度，而且各個(gè)部件、元件之間或各個(gè)元件自身的尺寸、大小和空間也需要進(jìn)一步縮小。32/22 納米工藝集成電路核心技術(shù)的應(yīng)用已經(jīng)成為集成電路發(fā)展的必然趨勢(shì)，也是國(guó)際上主要半 導(dǎo)體公司和研究組織競(jìng)相研發(fā)的課題之一。以“高k/金屬柵”技術(shù)為核心的CMOS器件柵 工程研究是32/22納米技術(shù)中最有代表性的核心工藝，與之相關(guān)的材料、工藝及結(jié)構(gòu)研究 已在廣泛的進(jìn)行中。對(duì)于具有高k/金屬柵結(jié)構(gòu)的MOS器件，高k柵介質(zhì)薄膜的質(zhì)量和與之相關(guān)的界 面特性直接影響到器件的電學(xué)特性，尤其是器件的等效氧化層厚度(Equivalent Oxide Thickness/EOT)和溝道載流子遷移率。目前對(duì)于有關(guān)EOT減小的研究，一般的方法是通過(guò) 優(yōu)化柵介質(zhì)的材料體系來(lái)提高高k柵介質(zhì)材料的介電常數(shù)以及減薄高k柵介質(zhì)與半導(dǎo)體襯 底間的低介電常數(shù)界面層。由此而來(lái)的問題是，隨著界面層的不斷減薄，高k柵介質(zhì)材料中 的某些原子會(huì)在高溫?zé)崽幚砬闆r下透過(guò)超薄的界面層擴(kuò)散到半導(dǎo)體襯底的溝道區(qū)，進(jìn)而退 化溝道區(qū)的載流子遷移率，并且由高k柵介質(zhì)中的原子擴(kuò)散引起的載流子遷移率退化問題 對(duì)于NMOS器件來(lái)說(shuō)要更嚴(yán)重一些，而對(duì)于PMOS器件來(lái)說(shuō)影響相對(duì)要小很多。而且現(xiàn)有技 術(shù)中界面層中常用到介電常數(shù)較大的SiONx，但由此帶來(lái)的問題是，界面層中N的引入會(huì)退 化載流子遷移率，尤其是NMOS器件的電子載流子遷移率。另外，高k柵介質(zhì)和半導(dǎo)體襯底 直接接觸時(shí)會(huì)產(chǎn)生較高的界面態(tài)，這也會(huì)退化載流子遷移率，尤其是電子載流子遷移率，這 會(huì)對(duì)NMOS器件的載流子遷移率產(chǎn)生很大的影響。因此，需要提出一種能夠平衡CMOSFETs器件，來(lái)平衡EOT的減小和遷移率退化問題。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明提供了一種半導(dǎo)體器件，所述器件包括具有NMOS區(qū)域和 PMOS區(qū)域的半導(dǎo)體襯底，所述NMOS區(qū)域與所述PMOS區(qū)域互相隔離；形成于所述NMOS區(qū)域 的半導(dǎo)體襯底上的第一柵堆疊和形成于所述PMOS區(qū)域的半導(dǎo)體襯底上的第二柵堆疊，所 述第一柵堆疊包括第一界面層；形成于所述第一界面層上的第一高k柵介質(zhì)層；形成于 所述第一高k柵介質(zhì)層上的第一柵極層，其中所述第一柵極層為一層或多層；所述第二柵 堆疊包括第二高k柵介質(zhì)層；形成于所述第二高k柵介質(zhì)層上的第二柵極層，其中所述第 二柵極層為一層或多層。所述第一界面層從包含下列元素的組中選擇元素來(lái)形成=SiO2和 Si0Nx。所述第一界面層的厚度為大約0. 2至1. 0納米，優(yōu)選為大約0. 2至0. 8納米，最優(yōu) 為大約0. 2至0. 7納米。
本發(fā)明還提供了一種半導(dǎo)體器件，所述器件包括具有NMOS區(qū)域和PMOS區(qū)域的半 導(dǎo)體襯底，所述NMOS區(qū)域與所述PMOS區(qū)域互相隔離；形成于所述NMOS區(qū)域的半導(dǎo)體襯底 上的第一柵堆疊和形成于所述PMOS區(qū)域的半導(dǎo)體襯底上的第二柵堆疊；其中所述第一柵 堆疊包括第一界面層；形成于所述第一界面層上的第一高k柵介質(zhì)層；形成于所述第一高 k柵介質(zhì)層上的第一柵極層，其中所述第一柵極層為一層或多層；所述第二柵堆疊包括第 二界面層；形成于所述第二界面層上的第二高k柵介質(zhì)層；形成于所述第二高k柵介質(zhì)層 上的第二柵極層，其中所述第二柵極層為一層或多層；其中所述第二界面層介電常數(shù)高于 所述第一界面層介電常數(shù)。所述第一界面層從包含下列元素的組中選擇元素來(lái)形成
和SiONx。所述第一界面層的厚度為大約0. 2至1. 0納米，優(yōu)選為大約0. 2至0. 8納米，最 優(yōu)為大約0. 2至0. 7納米。所述第二界面層從包含下列元素的組中選擇元素來(lái)形成A1NX、 Si3N4, SiONx和HfSiOx。所述第二界面層的厚度為大約0. 2至2納米，優(yōu)選為大約0. 2至1 納米，最優(yōu)為大約0. 2至0. 7納米。通過(guò)采用本發(fā)明所述器件結(jié)構(gòu)，在NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體襯底上采用不 同厚度或不同材料的界面層，不僅有效的減小了器件的EOT，尤其是PMOS器件的EOT，而且 還提高了器件的電子遷移率，尤其是NMOS器件的電子遷移率，從而有效提高了器件的整體 性能。


圖1示出了根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)示意圖；圖2-9示出了根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件各個(gè)制造階段的示意圖；圖10示出了根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)示意圖；圖11-18示出了根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件各個(gè)制造階段的示意圖。
具體實(shí)施例方式本發(fā)明涉及一種半導(dǎo)體器件。下文的公開提供了許多不同的實(shí)施例或例子用來(lái)實(shí) 現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。 當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù) 參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施 例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng) 域普通技術(shù)人員可以意識(shí)到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描 述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施 例，也可以包括另外的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可 能不是直接接觸。第一實(shí)施例參考圖1，圖1示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)示意圖。如圖1所 示，所述器件包括具有NMOS區(qū)域204和PMOS區(qū)域206的半導(dǎo)體襯底202，所述NMOS區(qū)域 204與所述PMOS區(qū)域206互相隔離；形成于所述NMOS區(qū)域204的半導(dǎo)體襯底202上的第 一柵堆疊230和形成于所述PMOS區(qū)域206的半導(dǎo)體襯底202上的第二柵堆疊MO，所述第 一柵堆疊230包括第一界面層208 ；形成于所述第一界面層208上的第一高k柵介質(zhì)層212 ；形成于所述第一高k柵介質(zhì)層上的第一柵極層216，其中所述第一柵極層216為一層 或多層；所述第二柵堆疊240包括第二高k柵介質(zhì)層214 ；形成于所述第二高k柵介質(zhì)層 214上的第二柵極層218，其中所述第二柵極層218為一層或多層。以下將詳細(xì)描述所述實(shí) 施例的制造和實(shí)現(xiàn)。如圖2所示，在所述NMOS區(qū)域204的半導(dǎo)體襯底202上形成第一界面層208。第 一界面層208可直接形成在襯底202上。在本實(shí)施例，第一界面層208采用不含有或含有少 量影響電子遷移率的元素的材料形成，例如可以為富硅的SiONx，所述富硅的SiONx是指Si 的含量高于N的含量。第一界面層208的厚度為大約0. 2至1. 0納米，優(yōu)選為大約0. 2至 0. 8納米，最優(yōu)為大約0. 2至0. 7納米。本實(shí)施例中，利用氧化氮(NOx)或氧氣(O2)或臭氧 (O3)先進(jìn)行襯底202氧化，隨后再經(jīng)過(guò)氮化處理形成SiONx的第一界面層208。這僅僅是作 為示例，不局限于此。第一界面層208還可以使用SiO2來(lái)形成。所述第一界面層208中沒 有或者盡量減少會(huì)退化電子載流子遷移率的元素，如S^2和富硅的SiONx,在PMOS區(qū)域206 的半導(dǎo)體襯底202上不形成界面層，從而在充分保證減小PMOS器件的EOT的情況下，NMOS 器件中的界面層可以減少溝道電子載流子遷移率退化問題。之后，如圖3所示，在第一界面層208上形成第一高k柵介質(zhì)層212，在PMOS區(qū)域 206的半導(dǎo)體襯底202上形成第二高k柵介質(zhì)層214。用于第一高k柵介質(zhì)層212和第二 高 k 柵介質(zhì)層 214 的材料可以包括 HfLaONx、HfSiOx, HfZrOx, HfON, HfSiON、HfAlOx, A1203、 ZrO2, ZrSiOx, Ta2O5, La2O3> HfLaOx, LaAlOx, LaSiOx,以上所述材料的氮化物、以上所述材料的 氮氧化物、其他稀土元素氧化物及其他稀土元素氮化物等。第一高k柵介質(zhì)層212和第二 高k柵介質(zhì)層214的沉積可以采用濺射、PLD、MOCVD, ALD、PEALD或其他合適的方法。之后，如圖4所示，在所述第一高k柵介質(zhì)層212上形成第一柵極層216，在第二高 k柵介質(zhì)層214上形成第二柵極層218。第一柵極層216可以包括一個(gè)或多個(gè)材料層，可以 從包含下列元素的組中選擇一種或多種元素進(jìn)行沉積JaC、HfC、TiC、TiN、TaTbN, TaErN, TaYbN、TaSiN、HfSiN、MoSiN、RuT￡ix、NiT￡ix、多晶硅和金屬硅化物，及其它們的組合。在本實(shí) 施例，第一柵極層216為三層結(jié)構(gòu)，在第一高k柵介質(zhì)層212上依次沉積第一功函數(shù)金屬層 216-1為TaC、第一金屬柵極層216-2為TiN和第一多晶硅層216-3為多晶硅。第二柵極 層218可以包括一個(gè)或多個(gè)材料層，可以從包含下列元素的組中選擇一種或多種元素進(jìn)行 沉積TaN、TaCx, TiN、MoNx, TiSiN、TiCN、TaAlC、TiAIN、PtSix, Ni3Si、Pt、Ru、Ir、Mo、HfRu, RuOx、多晶硅和金屬硅化物，及其它們的組合。在本實(shí)施例，第二柵極層218為三層結(jié)構(gòu)，在 第二高k柵介質(zhì)層214上依次沉積第二功函數(shù)金屬層218-1為TaN、第二金屬柵極層218-2 為TiN和第二多晶硅層218-3為多晶硅。第一柵極層216和第二柵極層218的沉積可以采 用例如濺射、PLD、MOCVD, ALD、PEALD或其他合適的方法。這僅僅是作為示例，不局限于此。最后如圖5所示，對(duì)先前形成的層疊層圖案化，以形成NMOS器件的柵堆疊230，和 PMOS器件的柵堆疊M0。柵堆疊230和柵堆疊240的形成可以對(duì)先前的層疊層進(jìn)行一次或 多次光刻來(lái)完成。進(jìn)而形成了根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件。優(yōu)選地，如圖6所示，在形成第一高k柵介質(zhì)層212之后，可以可選擇地在其上沉 積第一高k帽層213，在形成第二高k柵介質(zhì)層214之后，可以可選擇地在其上沉積第二高 k帽層215。所述第一高k帽層213的厚度為大約0. 1至3納米，優(yōu)選為大約0. 5至2納米， 最優(yōu)為大約0. 5至1納米；用于第一高k帽層213的材料可以包括La0xj203、Sc2O3和Gd2O3等。所述第二高k帽層215的厚度為大約0. 1至3納米，優(yōu)選為大約0. 5至2納米，最優(yōu)為 大約0. 5至1納米；用于第二高k帽層215的材料可以包括A1203、MgO2和HfA10x。第一高 k帽層213和第二高k帽層215的沉積可以采用濺射、PLD、MOCVD, ALD、PEALD或其他合適 的方法。所述第一高k帽層213和所述第二高k帽層215的設(shè)置可以有效的調(diào)節(jié)器件的閾 值電壓。優(yōu)選地，如圖7所示，可以在多層第一柵極層216之間可選擇地沉積第一金屬吸氧 層217，可以在多層第二柵極層218之間可選擇地沉積第二金屬吸氧層219。所述第一金屬 吸氧層217和第二金屬吸氧層219可以包括在大約Inm到大約20nm范圍之間的厚度。用 于第一金屬吸氧層217和第二金屬吸氧層219的材料可以包括Ta、Ti、Al、Hf、Co和Ni。在 本實(shí)施例中，在第一功函數(shù)金屬層216-1上沉積第一金屬吸氧層217為Ta，在第二功函數(shù)金 屬層218-1上沉積第二金屬吸氧層219為Ta，這僅僅是作為示例，不局限于此。所述第一金 屬吸氧層217和第二金屬吸氧層219用以吸附器件在高溫?zé)崽幚磉^(guò)程中的氧，以達(dá)到減小 EOT的目的。在此之后的其他層的形成如圖8、圖9所示，具體步驟如上述的步驟所述，不再 贅述。本領(lǐng)域的技術(shù)人員應(yīng)該知道，上述優(yōu)選的實(shí)施方案中的第一高k帽層213和第一 金屬吸氧層217以及第二高k帽層215和第二金屬吸氧層219，可以根據(jù)設(shè)計(jì)需要可選擇地 設(shè)置在所述第一柵堆疊230以及第二柵堆疊MO中，上述方案僅僅是作為本發(fā)明優(yōu)選的實(shí) 施方案，而不應(yīng)該認(rèn)為是對(duì)本發(fā)明的限制，本領(lǐng)域的技術(shù)人員可以根據(jù)設(shè)計(jì)需要對(duì)器件的 各個(gè)特征進(jìn)行配置和安排，這些均不脫離本發(fā)明的保護(hù)范圍。上面僅就在持續(xù)減少PMOS器件EOT的同時(shí)減少NMOS器件的載流子遷移率退化的 方法和器件進(jìn)行了描述。根據(jù)本發(fā)明第一實(shí)施例的器件，由于僅在半導(dǎo)體襯底第一區(qū)域204 上形成了對(duì)電子載流子遷移率退化影響不大的第一界面層，如Si02和富硅的SiONx ；而在 第二區(qū)域206上使高k柵介質(zhì)和半導(dǎo)體襯底直接接觸，即無(wú)界面層，從而實(shí)現(xiàn)了 PMOS器件 的EOT減小和避免NMOS器件載流子遷移率明顯退化的問題，進(jìn)而有效提高了器件的整體性 能。第二實(shí)施例下面將對(duì)本發(fā)明的第二實(shí)施例進(jìn)行描述。在第二實(shí)施例中，針對(duì)NMOS器件和PMOS 器件提供不同的界面層，從而分別調(diào)節(jié)NMOS器件和PMOS器件的載流子遷移率。參考圖10，圖10示出了本發(fā)明第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)示意圖。如圖10 所示，所述器件包括具有NMOS區(qū)域204和PMOS區(qū)域206的半導(dǎo)體襯底202，所述NMOS區(qū) 域204與所述PMOS區(qū)域206互相隔離；形成于所述NMOS區(qū)域204的半導(dǎo)體襯底202上的 第一柵堆疊230和形成于所述PMOS區(qū)域206的半導(dǎo)體襯底202上的第二柵堆疊MO ；其中 所述第一柵堆疊230包括第一界面層208 ；形成于所述第一界面層208上的第一高k柵介 質(zhì)層212 ；形成于所述第一高k柵介質(zhì)層212上的第一柵極層216，其中所述第一柵極層216 為一層或多層；所述第二柵堆疊240包括第二界面層210 ；形成于所述第二界面層210上 的第二高k柵介質(zhì)層214 ；形成于所述第二高k柵介質(zhì)層214上的第二柵極層218，其中所 述第二柵極層218為一層或多層；其中所述第二界面層218介電常數(shù)高于所述第一界面層 216介電常數(shù)。以下將詳細(xì)描述所述實(shí)施例的制造和實(shí)現(xiàn)。如圖11所示，在所述NMOS區(qū)域204的半導(dǎo)體襯底202上形成第一界面層208，在
7所述PMOS區(qū)域的半導(dǎo)體襯底上形成第二界面層210。在本實(shí)施例，第一界面層208采用不 含有或含有少量影響電子遷移率的元素的材料形成，例如可以為富硅的SiONx，還可以使用 SiO2來(lái)形成第一界面層208 ；第一界面層208的厚度為大約0. 2至1. 0納米，優(yōu)選為大約0. 2 至0. 8納米，最優(yōu)為大約0. 2至0. 7納米。本實(shí)施例中，可以利用氧化氮(NOx)或氧氣(O2) 或臭氧(O3)先進(jìn)行襯底202氧化，隨后再經(jīng)過(guò)氮化處理形成富硅的SiONx作為第一界面層 208，所述富硅的SiONx是指Si的含量高于N的含量。這僅僅是作為示例，不局限于此。第二界面層210的介電常數(shù)高于所述第一界面層的介電常數(shù)。優(yōu)選地，所述第一 界面層的相對(duì)介電常數(shù)范圍可以為大約3. 9-8 ；第二界面層的相對(duì)介電常數(shù)范圍可以為為 5-16。例如可以使用AlNx來(lái)形成第二界面層210，也可以使用其他材料來(lái)形成，例如氮化硅 或者氮氧化硅材料或者鉿硅氧材料；第二界面層210可以包括在大約0. 2nm到大約2nm范 圍之間的厚度，優(yōu)選為大約0. 2nm至lnm，最優(yōu)為大約0. 2nm至0. 7nm ；第二界面層210可使 用物理或化學(xué)方法實(shí)現(xiàn)，如原子層沉積、化學(xué)氣相沉積(CVD)、高密度等離子體CVD、濺射或 其他合適的方法。所述第一界面層208中沒有或者盡量減少會(huì)退化電子載流子遷移率的元素，如 SiO2*富硅的SiONx ；所述第二界面層210含有可有效提高界面層介電常數(shù)但同時(shí)不會(huì)明顯 退化空穴載流子遷移率的元素的化合物，如N、Al、Hf等。這種不對(duì)稱界面層既降低了 PMOS 器件的EOT，又減少了 NMOS器件的載流子遷移率退化。之后，如圖12所示，在第一界面層208上形成第一高k柵介質(zhì)層212，在第二界面 層210上形成第二高k柵介質(zhì)層214。用于第一高k柵介質(zhì)層212和第二高k柵介質(zhì)層214 的材料可以包括 HfLaONx、HfSiOx, HfZrOx, HfON, HfSiON、HfAlOx, A1203、ZrO2, ZrSiOx, Ta2O5, La2O3^ HfLaOx, LaAlOx, LaSiOx,以上所述材料的氮化物、以上所述材料的氮氧化物、其他稀土 元素氧化物及其他稀土元素氮化物等。第一高k柵介質(zhì)層212和第二高k柵介質(zhì)層214的 沉積可以采用濺射、PLD、MOCVD, ALD、PEALD或其他合適的方法。之后，如圖13所示，在所述第一高k柵介質(zhì)層212上形成第一柵極層216，在第二 高k柵介質(zhì)層214上形成第二柵極層218。第一柵極層216可以包括一個(gè)或多個(gè)材料層，可 以從包含下列元素的組中選擇一種或多種元素進(jìn)行沉積TaC、HfC、TiC、TiN、TaTbN、TaErN、 TaYbN, TaSiN, HfSiN, MoSiN, RuTax, NiTiix、多晶硅和金屬硅化物，及其它們的組合。在本實(shí) 施例，第一柵極層216為三層結(jié)構(gòu)，在第一高k柵介質(zhì)層212上依次沉積第一功函數(shù)金屬層 216-1為TaC、第一金屬柵極層216-2為TiN和第一多晶硅層216-3為多晶硅。第二柵極 層218可以包括一個(gè)或多個(gè)材料層，可以從包含下列元素的組中選擇一種或多種元素進(jìn)行 沉積TaN、TaCx, TiN、MoNx, TiSiN、TiCN、TaAlC、TiAIN、PtSix, Ni3Si、Pt、Ru、Ir、Mo、HfRu, RuOx、多晶硅和金屬硅化物，及其它們的組合。在本實(shí)施例，第二柵極層218為三層結(jié)構(gòu)，在 第二高k柵介質(zhì)層214上依次沉積第二功函數(shù)金屬層218-1為TaN、第二金屬柵極層218-2 為TiN和第二多晶硅層218-3為多晶硅。第一柵極層216和第二柵極層218的沉積可以采 用例如濺射、PLD、MOCVD, ALD、PEALD或其他合適的方法。這僅僅是作為示例，不局限于此。最后，如圖14所示，對(duì)先前形成的層疊層圖案化，以形成NMOS器件的柵堆疊230， 和PMOS器件的柵堆疊M0。柵堆疊240的形成可以對(duì)先前的層疊層進(jìn)行一次或多次光刻來(lái) 完成。進(jìn)而形成了根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件。優(yōu)選地，如圖15所示，在形成第一高k柵介質(zhì)層212之后，可以可選擇地在其上沉積第一高k帽層213，在形成第二高k柵介質(zhì)層214之后，可以可選擇地在其上沉積第二高k 帽層215。所述第一高k帽層213的厚度為大約0. 1至3納米，優(yōu)選為大約0. 5至2納米， 最優(yōu)為大約0. 5至1納米；用于第一高k帽層213的材料可以包括La0xj203、Sc2O3和Gd2O3 等。所述第二高k帽層215的厚度為大約0. 1至3納米，優(yōu)選為大約0. 5至2納米，最優(yōu)為 大約0. 5至1納米；用于第二高k帽層215的材料可以包括A1203、MgO2和HfA10x。第一高 k帽層213和第二高k帽層215的沉積可以采用濺射、PLD、MOCVD, ALD、PEALD或其他合適 的方法。所述第一高k帽層213和所述第二高k帽層215的設(shè)置可以有效的調(diào)節(jié)器件的閾 值電壓。優(yōu)選地，如圖16所示，可以可選擇地在多層第一柵極層216之間沉積第一金屬吸 氧層217，可以可選擇地在多層第二柵極層218之間沉積第二金屬吸氧層219。所述第一金 屬吸氧層217和第二金屬吸氧層219可以包括在大約Inm到大約20nm范圍之間的厚度。 用于第一金屬吸氧層217和第二金屬吸氧層219的材料可以包括Ta、Ti、Al、Hf、Co和Ni。 在本實(shí)施例中，在第一功函數(shù)金屬層216-1上沉積第一金屬吸氧層217為Ta，在第二功函數(shù) 金屬層218-1上沉積第二金屬吸氧層219為Ta，這僅僅是作為示例，不局限于此。所述第 一金屬吸氧層217和第二金屬吸氧層219用以吸附器件在高溫?zé)崽幚磉^(guò)程中的氧，以達(dá)到 減小EOT的目的。在此之后的其他層的形成如圖17、圖18所示，具體步驟如上述的步驟所 述，不再贅述。本領(lǐng)域的技術(shù)人員應(yīng)該知道，上述優(yōu)選的實(shí)施方案中的第一高k帽層213和第一 金屬吸氧層217以及第二高k帽層215和第二金屬吸氧層219，可以根據(jù)設(shè)計(jì)需要可選擇地 設(shè)置在所述第一柵堆疊230以及第二柵堆疊MO中，上述方案僅僅是作為本發(fā)明優(yōu)選的實(shí) 施方案，而不應(yīng)該認(rèn)為是對(duì)本發(fā)明的限制，本領(lǐng)域的技術(shù)人員可以根據(jù)設(shè)計(jì)需要對(duì)器件的 各個(gè)特征進(jìn)行配置和安排，這些均不脫離本發(fā)明的保護(hù)范圍。上面僅就在持續(xù)減少PMOS器件EOT的同時(shí)減少NMOS器件的載流子遷移率退化的 方法和器件進(jìn)行了描述。根據(jù)本發(fā)明第二實(shí)施例的器件，可以在NMOS區(qū)域和PMOS區(qū)域的襯 底上形成不同材料的絕緣界面層，由于在半導(dǎo)體襯底第一區(qū)域204上形成了對(duì)電子載流子 遷移率退化影響不大的第一界面層208，如SW2和富硅的SiONx ；而在第二區(qū)域206上形成 第二界面層210，其中第二界面層210含有可有效提高界面層介電常數(shù)但同時(shí)不會(huì)明顯退 化空穴載流子遷移率的元素的化合物，且具有比NMOS器件第一界面層208高的介電常數(shù)， 從而實(shí)現(xiàn)了 PMOS器件的EOT減小和避免NMOS器件載流子遷移率明顯退化的問題，進(jìn)而有 效提高了器件的整體性能。雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說(shuō)明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和 所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì) 于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝 步驟的次序可以變化。此外，本發(fā)明的應(yīng)用范圍不局限于說(shuō)明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制 造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容 易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法 或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié) 果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件，包括具有NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體襯底，所述NMOS區(qū)域與所述PMOS區(qū)域互相隔離； 形成于所述NMOS區(qū)域的半導(dǎo)體襯底上的第一柵堆疊和形成于所述PMOS區(qū)域的半導(dǎo)體 襯底上的第二柵堆疊；其中所述第一柵堆疊包括第一界面層；形成于所述第一界面層上的第一高k柵介質(zhì) 層；形成于所述第一高k柵介質(zhì)層上的第一柵極層，其中所述第一柵極層為一層或多層，所 述第一界面層采用不含有或含有少量影響電子遷移率的元素的材料形成；所述第二柵堆疊包括第二高k柵介質(zhì)層；形成于所述第二高k柵介質(zhì)層上的第二柵 極層，其中所述第二柵極層為一層或多層。
2.根據(jù)權(quán)利要求1所述的器件，其中所述第一界面層從包含下列元素的組中選擇元素 來(lái)形成SW2和富硅的SiONx。
3.根據(jù)權(quán)利要求1所述的器件，其中所述第一界面層的厚度為大約0.2至1. 0納米，優(yōu) 選為大約0. 2至0. 8納米，最優(yōu)為大約0. 2至0. 7納米。
4.根據(jù)權(quán)利要求1所述的器件，還包括形成于所述第一高k柵介質(zhì)層上的第一高k帽層。
5.根據(jù)權(quán)利要求1或4所述的器件，還包括形成于所述第二高k柵介質(zhì)層上的第二高 k帽層。
6.根據(jù)權(quán)利要求4或5所述的器件，其中所述第一高k帽層從包含下列元素的組中選 擇元素來(lái)形成LaOx、Y2O3> Sc2O3 和 Gd2O3。
7.根據(jù)權(quán)利要求5所述的器件，所述第二高k帽層從包含下列元素的組中選擇元素來(lái) 形成=Al2O3、MgO2、TiO2、禾口 HfAlOx。
8.根據(jù)權(quán)利要求4或5所述的器件，其中所述第一高k帽層和第二高k帽層的厚度為 大約0. 1至3納米，優(yōu)選為大約0. 5至2納米，最優(yōu)為大約0. 5至1納米。
9.根據(jù)權(quán)利要求1所述的器件，還包括位于多層第一柵極層之間的第一金屬吸氧層。
10.根據(jù)權(quán)利要求1或9所述的器件，還包括位于多層第二柵極層之間的第二金屬吸氧層。
11.根據(jù)權(quán)利要求9或10所述的器件，其中所述第一和第二金屬吸氧層從包含下列元 素的組中選擇元素來(lái)形成Ta、Ti、Al、Hf、Co和Ni。
12.根據(jù)權(quán)利要求9或10所述的器件，其中所述第一和第二金屬吸氧層的厚度為大約 1至20納米。
13.一種半導(dǎo)體器件，包括具有NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體襯底，所述NMOS區(qū)域與所述PMOS區(qū)域互相隔離； 形成于所述NMOS區(qū)域的半導(dǎo)體襯底上的第一柵堆疊和形成于所述PMOS區(qū)域的半導(dǎo)體 襯底上的第二柵堆疊；其中所述第一柵堆疊包括第一界面層；形成于所述第一界面層上的第一高k柵介質(zhì) 層；形成于所述第一高k柵介質(zhì)層上的第一柵極層，其中所述第一柵極層為一層或多層；所述第二柵堆疊包括第二界面層；形成于所述第二界面層上的第二高k柵介質(zhì)層；形 成于所述第二高k柵介質(zhì)層上的第二柵極層，其中所述第二柵極層為一層或多層；其中所述第一界面層采用不含有或含有少量影響電子遷移率的元素的材料形成，所述第二界面層介電常數(shù)高于所述第一界面層介電常數(shù)。
14.根據(jù)權(quán)利要求13所述的器件，其中所述第一界面層從包含下列元素的組中選擇元 素來(lái)形成和富硅的SiONx。
15.根據(jù)權(quán)利要求13所述的器件，其中所述第一界面層的厚度為大約0.2至1. 0納米， 優(yōu)選為大約0. 2至0. 8納米，最優(yōu)為大約0. 2至0. 7納米。
16.根據(jù)權(quán)利要求13所述的器件，其中所述第二界面層從包含下列元素的組中選擇元 素來(lái)形成A1NX、Si3N4, SiONx 和 HfSiOx。
17.根據(jù)權(quán)利要求13所述的器件，其中所述第一界面層的相對(duì)介電常數(shù)范圍為大約 3. 9 至 8。
18.根據(jù)權(quán)利要求13所述的器件，其中所述第二界面層的相對(duì)介電常數(shù)范圍為大約5 至16。
19.根據(jù)權(quán)利要求13所述的器件，其中所述第二界面層的厚度為大約0.2至2納米，優(yōu) 選為大約0. 2至1納米，最優(yōu)為大約0. 2至0. 7納米。
20.根據(jù)權(quán)利要求13所述的器件，還包括形成于所述第一高k柵介質(zhì)層上的第一高k帽層。
21.根據(jù)權(quán)利要求13或20所述的器件，還包括形成于所述第二高k柵介質(zhì)層上的第二高k帽層。
22.根據(jù)權(quán)利要求20或21所述的器件，其中所述第一高k帽層從包含下列元素的組中 選擇元素來(lái)形成LaOx、Y2O3> Sc2O3和Gd203。
23.根據(jù)權(quán)利要求21所述的器件，所述第二高k帽層從包含下列元素的組中選擇元素 來(lái)形成=Al2O3、MgO2、TiO2 和 HfAlOx。
24.根據(jù)權(quán)利要求20或21所述的器件，其中所述第一和第二高k帽層的厚度為大約 0. 1至3納米，優(yōu)選為大約0. 5至2納米，最優(yōu)為大約0. 5至1納米。
25.根據(jù)權(quán)利要求13所述的器件，還包括位于多層第一柵極層之間的第一金屬吸氧層。
26.根據(jù)權(quán)利要求13或25所述的器件，還包括位于多層第二柵極層之間的第二金屬吸氧層。
27.根據(jù)權(quán)利要求25或沈所述的器件，其中所述第一和第二金屬吸氧層從包含下列元 素的組中選擇元素來(lái)形成Ta、Ti、Al、Hf、Co和Ni。
28.根據(jù)權(quán)利要求23或?qū)λ龅钠骷?，其中所述第一和第二金屬吸氧層的厚度為大約 1至20納米。
全文摘要
本發(fā)明涉及半導(dǎo)體器件，具體來(lái)說(shuō)，涉及一種界面優(yōu)化的高k柵介質(zhì)CMOS器件。在NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體襯底上采用不同厚度或不同材料的界面層，不僅有效的減小了器件的EOT，尤其是PMOS器件的EOT，而且還提高了器件的電子遷移率，尤其是NMOS器件的電子遷移率，從而有效提高了器件的整體性能。
文檔編號(hào)H01L21/283GK102104042SQ200910242800
公開日2011年6月22日 申請(qǐng)日期2009年12月21日 優(yōu)先權(quán)日2009年12月21日
發(fā)明者王文武, 王曉磊, 陳世杰, 陳大鵬, 韓鍇 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所