專利名稱：功率半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及功率半導(dǎo)體裝置的制造方法，特別涉及具有溝槽柵的功率半導(dǎo)體裝置 的制造方法。
背景技術(shù)：
在功率半導(dǎo)體裝置中，有作為用于控制大容量的功率的無(wú)觸點(diǎn)開關(guān)而使用的功率 半導(dǎo)體裝置。這樣的大容量的裝置，例如應(yīng)用于省能源化不斷發(fā)展的空調(diào)、冰箱、洗衣機(jī)等 的家電制品的逆變器電路，或應(yīng)用于高速列車或地鐵等的列車的電動(dòng)機(jī)控制。進(jìn)而，近年來(lái) 考慮地球環(huán)境，功率半導(dǎo)體裝置應(yīng)用于并用電動(dòng)機(jī)和發(fā)動(dòng)機(jī)而行駛的混合動(dòng)力汽車的逆變 器(inverter)/變頻器(converter)的控制中，或應(yīng)用于太陽(yáng)能發(fā)電或風(fēng)力發(fā)電的變頻器 用途。像這樣功率半導(dǎo)體裝置的應(yīng)用領(lǐng)域不斷擴(kuò)大。此外，在功率半導(dǎo)體裝置中，也有用于控制小容量的功率的功率半導(dǎo)體裝置。作為 這樣的裝置，例如有小容量用的功率MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。這樣的MOSFET由于是單極器件，所以適于 高速開關(guān)，例如在便攜式電話或游戲機(jī)中使用。此外，特別在低耐壓型的功率MOSFET中，通 過圖案微細(xì)化導(dǎo)致的溝道寬度的擴(kuò)張和高電流密度化，能夠降低通電時(shí)漏極-源極間電阻 (導(dǎo)通電阻)?？墒?，由于圖案微細(xì)化有極限，所以為了進(jìn)一步降低低耐壓型的功率MOSFET的導(dǎo) 通電阻，有使用溝槽柵結(jié)構(gòu)的情況。像這樣具有溝槽柵的功率MOSFET及其制造方法，例如 在日本專利申請(qǐng)?zhí)亻_平09-246550號(hào)公報(bào)的圖14 圖31中公開。此外，溝槽柵不僅在M0SFET，也在IGBT (Insulated Gate Bipolar Transistor，絕 緣柵雙極晶體管)中使用。這樣的IGBT例如在日本專利申請(qǐng)?zhí)亻_2007-311627號(hào)公報(bào)中 公開。在功率半導(dǎo)體裝置中，與性能的提高一起，也要求芯片成本的降低。對(duì)于芯片成本 的降低，芯片尺寸的縮小是有效的?？墒牵诒銛y式電話和便攜式工具用途中需求量大并具 有很大市場(chǎng)的IA以下的小容量用的功率半導(dǎo)體裝置中，芯片尺寸幾乎達(dá)到底限，難以進(jìn)一 步縮小芯片尺寸。因此為了降低芯片成本，要求芯片尺寸的縮小以外的對(duì)策，作為該方法的 一種，要求制造方法的簡(jiǎn)單化。

發(fā)明內(nèi)容
本發(fā)明正是鑒于上述課題而完成的，其目的在于提供一種具有溝槽柵的功率半導(dǎo) 體裝置的更簡(jiǎn)潔的制造方法。本發(fā)明的功率半導(dǎo)體裝置的制造方法，具有以下工序準(zhǔn)備半導(dǎo)體襯底，該半導(dǎo)體襯底具有一方的主面和另一方的主面，并且包含第一 層，該第一層具有第一導(dǎo)電型并在一方的主面?zhèn)扰渲?。在第一層上形成具有多個(gè)開口部的 掩膜層。通過使用掩膜層導(dǎo)入雜質(zhì)，從而在第一層上形成具有與第一導(dǎo)電型不同的第二導(dǎo)
3電型的第二層。通過使用掩膜層導(dǎo)入雜質(zhì)，從而在第二層上形成具有第一導(dǎo)電型的第三層。 通過使用至少包含掩膜層的蝕刻掩膜進(jìn)行蝕刻，形成貫通第二和第三層并到達(dá)第一層的溝 槽。形成覆蓋溝槽的側(cè)壁的柵極絕緣膜。在柵極絕緣膜上形成填充溝槽的溝槽柵。根據(jù)本發(fā)明的功率半導(dǎo)體裝置的制造方法，在形成第二層、第三層、和溝槽的每一 個(gè)時(shí)，能夠共同使用掩膜層。由此，能夠通過更簡(jiǎn)潔的制造方法得到具有溝槽柵的功率半導(dǎo) 體裝置。本發(fā)明的上述和其它的目的、特征、方面、以及優(yōu)點(diǎn)，通過與附圖相關(guān)地理解的關(guān) 于本發(fā)明的下面的詳細(xì)的說(shuō)明就能清楚了。


圖1是概略地表示本發(fā)明的實(shí)施方式1的功率半導(dǎo)體裝置的結(jié)構(gòu)的部分剖面圖。圖2是本發(fā)明的實(shí)施方式1的功率半導(dǎo)體裝置的制造方法的流程圖。圖3是形成圖2的溝槽柵的工序的流程圖。圖4 圖22是概略地表示本發(fā)明的實(shí)施方式1中的功率半導(dǎo)體裝置的制造方法 的第一 第十九工序的每一個(gè)的部分剖面圖。圖23是比較例的功率半導(dǎo)體裝置的制造方法的流程圖。圖24是形成圖23的ρ基極區(qū)域的工序的流程圖。圖25是形成圖23的η.源極區(qū)域的工序的流程圖。圖26是形成圖23的ρ+接觸區(qū)域(contact region)的工序的流程圖。圖27是形成圖23的溝槽柵的工序的流程圖。圖28 圖47是概略地表示比較例的功率半導(dǎo)體裝置的制造方法的第一 第二十 工序的每一個(gè)的部分剖面圖。圖48是概略地表示本發(fā)明的實(shí)施方式1的第一變形例的功率半導(dǎo)體裝置的制造 方法的一個(gè)工序的部分剖面圖。圖49是概略地表示本發(fā)明的實(shí)施方式1的第二變形例的功率半導(dǎo)體裝置的結(jié)構(gòu) 的部分剖面圖。圖50是概略地表示本發(fā)明的實(shí)施方式2的功率半導(dǎo)體裝置的結(jié)構(gòu)的部分剖面圖。圖51是概略地表示本發(fā)明的實(shí)施方式3的功率半導(dǎo)體裝置的結(jié)構(gòu)的部分剖面圖。圖52是本發(fā)明的實(shí)施方式3的功率半導(dǎo)體裝置的制造方法的流程圖。圖53是圖52的ρ基極形成的流程圖。圖54 圖74是概略地表示本發(fā)明的實(shí)施方式3中的功率半導(dǎo)體裝置的制造方法 的第一 第二十一工序的部分剖面圖。圖75A是本發(fā)明的實(shí)施方式3的功率半導(dǎo)體裝置的雜質(zhì)分布圖，是離子剛注入后 的圖。圖75B是本發(fā)明的實(shí)施方式3的功率半導(dǎo)體裝置的雜質(zhì)分布圖，是驅(qū)入后的圖。圖76A是本發(fā)明的實(shí)施方式3的第一變形例的功率半導(dǎo)體裝置的雜質(zhì)分布圖，是 離子剛注入后的圖。圖76B是本發(fā)明的實(shí)施方式3的第一變形例的功率半導(dǎo)體裝置的雜質(zhì)分布圖，是 驅(qū)入后的圖。
圖77是概略地表示本發(fā)明的實(shí)施方式3的第二變形例的功率半導(dǎo)體裝置的制造 方法的一個(gè)工序的部分剖面圖。
具體實(shí)施例方式下面，基于附圖對(duì)本發(fā)明的一個(gè)實(shí)施方式進(jìn)行說(shuō)明。(實(shí)施方式1)參照?qǐng)D1，本實(shí)施方式的功率半導(dǎo)體裝置Dl是具有溝槽柵結(jié)構(gòu)的η溝道型功率 MOSFET0該功率半導(dǎo)體裝置Dl具有η+層1、η層2、ρ基極區(qū)域5、ρ+接觸區(qū)域6 (高濃度區(qū) 域)、η+源極區(qū)域7、柵極氧化膜11、溝槽柵12、氧化膜13、14、源極電極17、和漏極電極18。η+層1、η層2和η+源極區(qū)域7由η型(第一導(dǎo)電型)半導(dǎo)體構(gòu)成。此外，η+層1 和η+源極區(qū)域7的每一個(gè)具有比η層2的雜質(zhì)濃度高的雜質(zhì)濃度。ρ基極區(qū)域5和ρ+接觸 區(qū)域6由ρ型(與第一導(dǎo)電型不同的第二導(dǎo)電型)半導(dǎo)體構(gòu)成。源極電極17在以貫通氧 化膜14的方式形成的源極觸點(diǎn)(source contact) 16中，以與p+接觸區(qū)域6和n+源極區(qū)域 7的每一個(gè)接觸的方式設(shè)置。漏極電極18設(shè)置在η+層1的背面(圖1中的下表面)上。接著，對(duì)功率半導(dǎo)體裝置Dl的制造方法進(jìn)行說(shuō)明。參照?qǐng)D4，首先，準(zhǔn)備具有上表面(一方的主面)和背面(另一方的主面)的晶片 WFl (半導(dǎo)體襯底)(圖2，步驟S11)。晶片WFl具有η+層1和η層2(第一層)。η+層1由 高濃度的η型(第一導(dǎo)電型)半導(dǎo)體構(gòu)成。η層2由具有比η+層1的濃度低的濃度的η型 半導(dǎo)體構(gòu)成。η層2配置在晶片WFl的上表面?zhèn)?。例如晶片WFl在作為η+層1的硅襯底上， 通過進(jìn)行硅的外延生長(zhǎng)而形成。接著，作為掩膜層，形成具有多個(gè)開口部的氧化膜3 (圖8)(圖2 步驟S12)。具體 地，進(jìn)行以下的工序。參照?qǐng)D5，在η層2上形成氧化膜3。氧化膜3的膜厚例如為0. 5 μ m。參照?qǐng)D6，在氧化膜3上通過光刻法形成第一抗蝕劑圖案R11。第一抗蝕劑圖案 Rll具有多個(gè)開口部。該多個(gè)開口部在一個(gè)方向(圖6的橫方向)中以與單元尺寸CSl相 等的周期(一個(gè)周期)設(shè)置，并且各開口部在上述一個(gè)方向中具有開口寬度0W1。例如，單 元尺寸CSl為5 μ m，開口寬度OWl為2 μ m。參照?qǐng)D7和圖8，將第一抗蝕劑圖案Rll作為掩膜對(duì)氧化膜3進(jìn)行蝕刻。接著除去 第一抗蝕劑圖案R11。通過上述圖5 圖8的工序形成由氧化膜3構(gòu)成的掩膜層。由此，掩膜層的圖案 與第一抗蝕劑圖案Rll的圖案對(duì)應(yīng)。參照?qǐng)D9，接著使用氧化膜3構(gòu)成的掩膜層，作為用于賦予ρ型(第二導(dǎo)電型)的 導(dǎo)電型的雜質(zhì)，注入硼(B)離子。參照?qǐng)D10，被注入的硼通過驅(qū)入(drive in)而擴(kuò)散。由此，在η層2上、并且在俯 視中的氧化膜3的開口部和其附近的位置，形成ρ基極區(qū)域5 (第二層)(圖2 步驟S13)。在該ρ基極區(qū)域5形成時(shí)，在η層2上、且被氧化膜3覆蓋的區(qū)域中，從氧化膜3 的多個(gè)開口部中的相互相鄰的1對(duì)開口部的每一個(gè)起擴(kuò)散硼。由此，在η層2上、且在俯視 中相互相鄰的P基極區(qū)域5之間的區(qū)域形成ρ+接觸區(qū)域6。ρ+接觸區(qū)域6與ρ基極區(qū)域5 不同，是在驅(qū)入中從兩側(cè)(圖10的左右側(cè))接受硼的擴(kuò)散的區(qū)域(二重?cái)U(kuò)散區(qū)域)。因此在表面?zhèn)?圖10的上表面?zhèn)?，P+接觸區(qū)域6 (高濃度區(qū)域)的硼濃度(雜質(zhì)濃度)變得 比P基極區(qū)域5 (第二層)的硼濃度高。例如，ρ基極區(qū)域5的表面濃度是1\1017 5父1017(^_3，擴(kuò)散深度00是311111。此 外，P+接觸區(qū)域6的擴(kuò)散深度例如是2 μ m。參照?qǐng)D11，接著使用氧化膜3構(gòu)成的掩膜層，作為用于賦予η型的導(dǎo)電型的雜質(zhì)， 注入砷(As)離子。參照?qǐng)D12，被注入的砷通過驅(qū)入而擴(kuò)散。由此，在ρ基極區(qū)域5上、且在俯視中的 氧化膜3的開口部和其附近的位置，形成η.源極區(qū)域7 (第三層)(圖2 步驟S14)。例如， η+源極區(qū)域7的表面濃度為1 X IO19 1 X IO20Cm-3,擴(kuò)散深度DD是0. 5 μ m。接著，形成溝槽柵12(圖1)(圖2:步驟S15)。具體地，進(jìn)行以下的工序。參照?qǐng)D13和圖14，首先通過CVD (Chemical Vapor D印osition，化學(xué)氣相沉積)法 在上表面整體上形成氧化膜8。接著，通過各向異性干法蝕刻，對(duì)氧化膜8進(jìn)行回蝕刻。由 此，氧化膜8中的氧化膜3的側(cè)壁上的部分被有選擇地殘留，由此形成側(cè)壁氧化膜9 (側(cè)壁 膜)(圖3 步驟S15a)。側(cè)壁氧化膜9通過對(duì)氧化膜3的開口部進(jìn)行設(shè)框(frame)而使其 狹窄。通過側(cè)壁氧化膜9而縮窄的開口部的寬度例如是1 μ m。參照?qǐng)D15和圖16，使用氧化膜3和側(cè)壁氧化膜9構(gòu)成的蝕刻掩膜，形成貫通η+源 極區(qū)域7和ρ基極區(qū)域5到達(dá)η層2的溝槽10 (圖3 步驟S15b)。溝槽10的深度例如是 3. 5 μ m0接著除去氧化膜3和側(cè)壁氧化膜9。參照?qǐng)D17，在整個(gè)面堆積柵極氧化膜11。由此形成覆蓋溝槽10的側(cè)壁的柵極氧 化膜11 (圖3 步驟S15C)。柵極氧化膜11的膜厚例如為0. 1 μ m。參照?qǐng)D18，在整個(gè)面堆積導(dǎo)電性的多晶硅膜，接著對(duì)該多晶硅膜進(jìn)行回蝕刻。由 此，通過僅在溝槽10內(nèi)部殘留多晶硅膜，從而在柵極氧化膜11上形成填充溝槽10的溝槽 柵12(圖3 步驟S15d)。參照?qǐng)D19，為了絕緣溝槽柵12，形成氧化膜13，進(jìn)而在上表面整體形成用于絕緣 柵極電極的氧化膜14。氧化膜14的膜厚例如為1 μ m。參照?qǐng)D20和圖21，在氧化膜14上通過光刻法形成第二抗蝕劑圖案R12。第二抗 蝕劑圖案R12具有對(duì)應(yīng)于源極觸點(diǎn)16(圖1)的開口部。接著，將第二抗蝕劑圖案R12作為掩膜對(duì)氧化膜14進(jìn)行蝕刻，由此形成源極觸點(diǎn) 16。源極觸點(diǎn)16的寬度例如為2. 5 μ m。參照?qǐng)D22，形成源極電極17 (圖2 步驟S16)。源極電極17的材料例如是鋁或鋁 硅(aluminum silicon)。源極電極17的膜厚能任意地設(shè)定。更具體地，例如源極電極17 的材料是被添加了 1 %的硅的鋁，源極電極17的膜厚是3. 6 μ m。再次參照?qǐng)D1，在η+層1的背面(圖1中的下表面)上形成漏極電極18(圖2 步 驟S17)。由此，得到功率半導(dǎo)體裝置Dl。再有，雖然在上述中沒有說(shuō)明，但也可以進(jìn)行晶片的洗凈工序、硼注入時(shí)的掩膜 氧化形成工序、用于向溝槽柵的電連接的柵極電極的形成工序、源極電極的形成后的覆蓋 (overcoating)膜形成工序、阻擋金屬的形成工序、以及半導(dǎo)體襯底的背面磨削工序。接著，對(duì)比較例的功率半導(dǎo)體裝置DZ (圖47)的制造方法進(jìn)行說(shuō)明。
參照?qǐng)D28，準(zhǔn)備具有η+層101和η層102的晶片(圖23:步驟S91)。該晶片與晶 片WFl (圖4)相同。接著，形成ρ基極區(qū)域103 (圖47)(圖23 步驟S92)。具體地，進(jìn)行以下的工序。參照?qǐng)D29和圖30，首先露出形成晶體管的區(qū)域，覆蓋其之外的區(qū)域(終端區(qū)域， peripheral region)的抗蝕劑圖案(未圖示)通過光刻來(lái)形成(圖24 步驟S92a)。使用 該抗蝕劑圖案構(gòu)成的掩膜層注入硼(B)離子(圖24 步驟S92b)。在除去該抗蝕劑圖案之 后，被注入的硼通過驅(qū)入而擴(kuò)散(圖24 步驟S92c)。由此，在η層102上形成ρ基極區(qū)域 103。接著，形成η+源極區(qū)域105 (圖47)(圖23 步驟S93)。具體地，進(jìn)行以下的工序。參照?qǐng)D31 圖33，在ρ基極區(qū)域103上通過光刻法形成抗蝕劑圖案R91 (圖25 步驟S93a)。使用抗蝕劑圖案R91構(gòu)成的掩膜層注入砷(As)離子(圖25 步驟S93b)。在 除去抗蝕劑圖案R91之后，被注入的砷通過驅(qū)入而擴(kuò)散(圖25:步驟S93c)。由此，形成η+ 源極區(qū)域105。接著，形成P+接觸區(qū)域107 (圖47)(圖23 步驟S94)。具體地，進(jìn)行以下的工序。參照?qǐng)D34 圖36，在η+源極區(qū)域105上通過光刻法形成抗蝕劑圖案R92 (圖26 步驟S94a)。使用由抗蝕劑圖案R92構(gòu)成的掩膜層注入硼(B)離子(圖26 步驟S94b)。在 除去抗蝕劑圖案R92之后，被注入的硼通過驅(qū)入而擴(kuò)散(圖26 步驟S94c)。由此，形成p+ 接觸區(qū)域107。接著，形成溝槽柵111 (圖47)(圖23 步驟S95)。具體地，進(jìn)行以下的工序。參照?qǐng)D37 圖42，形成覆蓋上表面前表面的氧化膜108 (圖27 步驟S95a)。在 氧化膜108上通過光刻法形成抗蝕劑圖案R93 (圖27 步驟S95b)。將抗蝕劑圖案R93作為 掩膜進(jìn)行使用，對(duì)氧化膜108進(jìn)行蝕刻(圖27 步驟S95c)。通過該蝕刻對(duì)氧化膜108進(jìn)行 構(gòu)圖。接著，將該被構(gòu)圖后的氧化膜108用于蝕刻掩膜，進(jìn)行硅蝕刻，由此形成溝槽109(圖 27:步驟S95d)。在除去氧化膜108后，形成柵極氧化膜110 (圖27:步驟S95e)。接著，在 整個(gè)面堆積導(dǎo)電性的多晶硅膜，接著對(duì)該多晶硅膜進(jìn)行回蝕刻。由此，通過僅在溝槽109內(nèi) 部殘留多晶硅膜，從而在柵極氧化膜110上形成填充溝槽109的溝槽柵111 (圖27 步驟 S95f)。接著形成源極電極116 (圖47)(圖23 步驟S96)。具體地進(jìn)行以下工序參照?qǐng)D43 圖46，在上表面整體形成氧化膜113。在氧化膜113上通過光刻法形 成具有對(duì)應(yīng)于源極觸點(diǎn)115 (圖47)的開口部的抗蝕劑圖案R94。接著，將抗蝕劑圖案R94作 為掩膜進(jìn)行使用，對(duì)氧化膜113進(jìn)行蝕刻，由此形成源極觸點(diǎn)115。接著形成源極電極116。參照?qǐng)D47，在η+層101的背面(圖47中的下表面)上形成漏極電極117(圖23 步驟S97)。由此，得到比較例的功率半導(dǎo)體裝置DZ。在上述比較例中，至少進(jìn)行對(duì)應(yīng)于步驟S92a(圖24)的光刻，和對(duì)應(yīng)于抗蝕劑圖案 R91 R94的光刻的共計(jì)5次光刻工序。相對(duì)于此，根據(jù)本實(shí)施方式，只要進(jìn)行對(duì)應(yīng)于第一 抗蝕劑圖案Rll (圖6)和第二抗蝕劑圖案R12(圖20)的2次光刻工序即可，即根據(jù)本實(shí)施 方式，能夠減少3次光刻工序的量，因此，能夠使功率半導(dǎo)體裝置的制造方法簡(jiǎn)潔化。此外，在上述比較例中，為了充分地降低在抗蝕劑圖案Rl R93之間的重合誤差， 需要進(jìn)行高精度的光刻。相對(duì)于此，根據(jù)本實(shí)施方式，基于通過第一抗蝕劑圖案Rll形成的
7圖案，形成P+接觸區(qū)域6、n+源極區(qū)域7和溝槽10的工序以自動(dòng)調(diào)整的方式進(jìn)行。由此，根 據(jù)本實(shí)施方式，在光刻工序中不需要進(jìn)行高精度的重合，因此功率半導(dǎo)體裝置的制造方法 被簡(jiǎn)潔化。此外，在上述比較例中，需要用于形成ρ+接觸區(qū)域107的獨(dú)立的工序(圖23 步驟 S94)。相對(duì)于此，根據(jù)本實(shí)施方式，因?yàn)殡S著形成ρ基極區(qū)域5的工序(圖2:步驟S13)而 形成P+接觸區(qū)域6，所以功率半導(dǎo)體裝置的制造方法被簡(jiǎn)潔化。再有，在本實(shí)施方式中，對(duì)應(yīng)于步驟S15a (圖3)形成側(cè)壁氧化膜9 (圖14)，但為了 進(jìn)一步的制造方法的簡(jiǎn)潔化，也可以省略側(cè)壁氧化膜9的形成。在該情況下，因?yàn)槲g刻掩膜 不包含側(cè)壁氧化膜9 (圖14)，所以通過該蝕刻掩膜形成的溝槽IOV (圖48)比溝槽10 (圖 15)寬度寬。此外，本實(shí)施方式的功率半導(dǎo)體裝置Dl (圖1)具有ρ+接觸區(qū)域6。用于對(duì)P+接 觸區(qū)域6賦予ρ型的硼濃度，在表面?zhèn)?圖10的上表面?zhèn)?比ρ基極區(qū)域5的硼濃度高。 通過像這樣具有高硼濃度的P+接觸區(qū)域6的表面?zhèn)鹊牟糠峙c源極電極17(圖1)接觸，能 夠更歐姆性地連接源極電極17。關(guān)于用于更可靠地形成該ρ+接觸區(qū)域6的設(shè)計(jì)尺寸規(guī)定， 在以下進(jìn)行說(shuō)明。參照?qǐng)D49，作為本實(shí)施方式的功率半導(dǎo)體裝置Dl的變形例的功率半導(dǎo)體裝置 DlV,代替本實(shí)施方式的單元尺寸CSl (圖6)，具有單元尺寸CSm。單元尺寸CSm，等于ρ基 極區(qū)域5的擴(kuò)散深度的0. 8倍的2倍、即等于ρ基極區(qū)域5的擴(kuò)散深度的1. 6倍，與開口寬 度OWl (圖6)的和。例如，在開口寬度OWl為3 μ m，ρ基極區(qū)域5的擴(kuò)散深度為3 μ m的情 況下，單元尺寸CSm變?yōu)榇蠹s8 μ m。根據(jù)上述單元尺寸CSm，相鄰的ρ基極區(qū)域5在觸點(diǎn)E6相接，并沒有形成P+接觸 區(qū)域6(圖1)。由此，通過使單元區(qū)域CSl比單元區(qū)域CSm小，能夠可靠地形成ρ+接觸區(qū)域 6。(實(shí)施方式2)參照?qǐng)D50，本實(shí)施方式的功率半導(dǎo)體裝置DlI是具有溝槽柵結(jié)構(gòu)的IGBT，在功率 半導(dǎo)體裝置Dl (圖1)的漏極電極18和η+層1之間具有ρ+半導(dǎo)體區(qū)域63。ρ+半導(dǎo)體區(qū)域 63具有ρ型，作為IGBT的集電極層而設(shè)置。此外，在本實(shí)施方式中，源極電極17、漏極電極 18和η+源極區(qū)域7的每一個(gè)，作為發(fā)射極電極、集電極電極和η+集電極區(qū)域發(fā)揮功能。再有，關(guān)于上述以外的結(jié)構(gòu)，由于與上述實(shí)施方式1的結(jié)構(gòu)大致相同，所以對(duì)同一 或?qū)?yīng)的要素賦予同一附圖標(biāo)記，不重復(fù)其說(shuō)明。該功率半導(dǎo)體裝置D1I，通過對(duì)上述實(shí)施方式1的制造方法，附加在形成漏極電極 18前在晶片WFl (圖4)的背面(另一方的主面)上形成ρ+半導(dǎo)體區(qū)域63的工序而得到?；蛘撸β拾雽?dǎo)體裝置D1I，也能夠在上述實(shí)施方式1的制造方法中，通過代替晶 片WFl (圖4)，使用依次層疊了 ρ+半導(dǎo)體區(qū)域63、η+層1、η層2的晶片(半導(dǎo)體襯底)來(lái) 得到。S卩，功率半導(dǎo)體裝置DlI也能夠通過代替晶片WFl (圖4)，使用在上表面(一方的主 面)側(cè)配置η層2，在背面(另一方的主面)側(cè)配置P+半導(dǎo)體區(qū)域63，在η層2和ρ+半導(dǎo) 體區(qū)域63之間配置了 η+層1的晶片來(lái)得到。這樣的晶片，例如通過在作為P+半導(dǎo)體區(qū)域 63的硅襯底上的硅的外延生長(zhǎng)形成η+層1和η層2來(lái)獲得。根據(jù)本實(shí)施方式，在功率半導(dǎo)體裝置為IGBT的情況下，能夠得到與實(shí)施方式1相
8同的效果。(實(shí)施方式3)參照?qǐng)D51，本實(shí)施方式的功率半導(dǎo)體裝置D2是具有溝槽柵結(jié)構(gòu)的載流子蓄積型 IGBT0該功率半導(dǎo)體裝置D2具有p+半導(dǎo)體區(qū)域31、n+層32、n層33、n+載流子蓄積層36、 P基極區(qū)域37、ρ+接觸區(qū)域38 (高濃度區(qū)域)、n+發(fā)射極區(qū)域39、柵極氧化膜43 (柵極絕緣 膜)、溝槽柵44、氧化膜45、46、發(fā)射極電極49、和集電極電極50。n+層32、n層33、n+載流子蓄積層36、和η+發(fā)射極區(qū)域39由η型(第一導(dǎo)電型) 半導(dǎo)體構(gòu)成。此外，η+層32和η+載流子蓄積層36、和η+發(fā)射極區(qū)域39的每一個(gè)具有比η 層33的雜質(zhì)濃度高的雜質(zhì)濃度。ρ基極區(qū)域37和ρ+接觸區(qū)域38由ρ型(與第一導(dǎo)電型不同的第二導(dǎo)電型)半導(dǎo) 體構(gòu)成。P+接觸區(qū)域38的雜質(zhì)濃度，在上表面?zhèn)?面向發(fā)射極電極49的一側(cè))中，比P基 極區(qū)域37的雜質(zhì)濃度高。發(fā)射極電極49在以貫通氧化膜46的方式形成的發(fā)射極觸點(diǎn)48中，以與ρ+接觸 區(qū)域38和η+發(fā)射極區(qū)域39的每一個(gè)接觸的方式設(shè)置。集電極電極50設(shè)置在ρ+半導(dǎo)體區(qū) 域31的背面(圖51的下表面)上。接著，對(duì)功率半導(dǎo)體裝置D2的制造方法進(jìn)行說(shuō)明。參照?qǐng)D54，首先，準(zhǔn)備具有上表面(一方的主面)和背面(另一方的主面)的晶 片WF2 (半導(dǎo)體襯底)(圖52，步驟S21)。晶片WF2具有ρ+半導(dǎo)體區(qū)域31、η+層32、和η層 33(第一層)。ρ+半導(dǎo)體區(qū)域31由高濃度的ρ型半導(dǎo)體構(gòu)成。η層33由具有比η+層32的 濃度低的濃度的η型半導(dǎo)體構(gòu)成。η層33和ρ+半導(dǎo)體區(qū)域31的每一個(gè)配置在晶片WF2的 上表面?zhèn)群拖卤砻鎮(zhèn)?。例如，晶片WF2通過在作為ρ+半導(dǎo)體區(qū)域31的硅襯底上的硅的外 延生長(zhǎng)而形成。接著，作為掩膜層，形成具有多個(gè)開口部的氧化膜34(圖57)(圖52 步驟S22)。 具體地，進(jìn)行以下的工序。參照?qǐng)D55，在η層33上形成氧化膜34。氧化膜34的膜厚例如為0. 5 μ m。參照?qǐng)D56，在氧化膜34上通過光刻法形成第一抗蝕劑圖案R21。第一抗蝕劑圖案 R21具有多個(gè)開口部。該多個(gè)開口部在一個(gè)方向(圖56的橫方向)中以與單元尺寸CS2相 等的周期(一個(gè)周期)設(shè)置，并且各開口部在上述一個(gè)方向中具有開口寬度0W2。例如，單元 尺寸CS2為ΙΟμπι，開口寬度0W2為2μπι。此外，第一抗蝕劑圖案R21的膜厚例如為1 μ m。參照?qǐng)D57，將第一抗蝕劑圖案R21作為掩膜對(duì)氧化膜34進(jìn)行蝕刻。通過上述圖55 圖57的工序，形成包含氧化膜34的掩膜層。由此，掩膜層的圖 案與第一抗蝕劑圖案R21的圖案對(duì)應(yīng)。接著，形成η+載流子蓄積層36 (圖52 步驟S23)。具體地，進(jìn)行以下的工序。參照?qǐng)D58，使用包含氧化膜34的掩膜層，作為用于賦予η型的導(dǎo)電型的雜質(zhì)，注入 磷(P)離子(圖53 步驟S23a)。該離子注入的加速能量，例如是150keV。接著除去第一 抗蝕劑圖案R21。參照?qǐng)D59和圖60，由被注入的磷構(gòu)成的雜質(zhì)IP通過驅(qū)入而擴(kuò)散(圖53 步驟 S23b)。通過上述圖58 圖60的工序在η層33上形成η+載流子蓄積層36。例如，η+載流子蓄積層36的表面濃度是1 X IO15Cm-3,擴(kuò)散深度DD是5 μ m。參照?qǐng)D61，接著使用由氧化膜34構(gòu)成的掩膜層，作為用于賦予ρ型的導(dǎo)電型的雜 質(zhì)，注入硼(B)離子。參照?qǐng)D62，被注入的硼通過驅(qū)入而擴(kuò)散。由此，在隔著η+載流子蓄積層36的η層 33上、且在俯視中的氧化膜34的開口部和其附近的位置，形成ρ基極區(qū)域37 (第二層)(圖 52 步驟 S24)。在該ρ基極區(qū)域37形成時(shí)，對(duì)隔著η+載流子蓄積層36的η層33上、且被氧化膜 34覆蓋的區(qū)域，從氧化膜34的多個(gè)開口部中的相互相鄰的1對(duì)開口部的每一個(gè)起擴(kuò)散硼。 由此，在隔著η+載流子蓄積層36的η層33上、且在俯視中相互相鄰的ρ基極區(qū)域37之 間的區(qū)域，形成P+接觸區(qū)域38。ρ+接觸區(qū)域38與ρ基極區(qū)域37不同，是在驅(qū)入中從兩側(cè) (圖62的左右側(cè))接受硼的擴(kuò)散的區(qū)域(二重?cái)U(kuò)散區(qū)域)。因此在表面?zhèn)?圖62的上表 面?zhèn)?，P+接觸區(qū)域38 (高濃度區(qū)域)的硼濃度(雜質(zhì)濃度)變得比ρ基極區(qū)域37 (第二 層)的硼濃度高。例如，？基極區(qū)域37的表面濃度是1\1017 5\1017(^_3，擴(kuò)散深度是311111。此 外，P+接觸區(qū)域38的擴(kuò)散深度例如是2 μ m。參照?qǐng)D63，接著使用氧化膜34構(gòu)成的掩膜層，作為用于賦予η型的導(dǎo)電型的雜質(zhì)， 注入砷(As)離子。參照?qǐng)D64，被注入的砷通過驅(qū)入而擴(kuò)散。由此，在ρ基極區(qū)域37上、且在俯視中的 氧化膜34的開口部和其附近的位置，形成η.發(fā)射極區(qū)域39 (第三層)(圖52 步驟S25)。 例如，η+發(fā)射極區(qū)域39的表面濃度為1 X IO19 1 X 102°cm_3，擴(kuò)散深度是0. 5 μ m。接著，形成溝槽柵44(圖51)(圖52 步驟S26)。具體地，與實(shí)施方式1的步驟 S15a S15d(圖3)同樣地，進(jìn)行以下的工序。參照?qǐng)D65和圖66，首先通過CVD法在上表面整體上形成氧化膜40。接著，通過各 向異性干法蝕刻，對(duì)氧化膜40進(jìn)行回蝕刻。由此，氧化膜40中的氧化膜34的側(cè)壁上的部 分被有選擇地殘留，由此形成側(cè)壁氧化膜41 (側(cè)壁膜)(圖3 步驟S15a)。側(cè)壁氧化膜41 通過對(duì)氧化膜3的開口部進(jìn)行設(shè)框而使其狹窄。通過側(cè)壁氧化膜41而縮窄的開口部的寬 度例如是1 μ m。參照?qǐng)D67和圖68，使用由氧化膜34和側(cè)壁氧化膜41構(gòu)成的蝕刻掩膜，形成貫通 n+發(fā)射極區(qū)域39、p基極區(qū)域37和η+載流子蓄積層36并到達(dá)η層33的溝槽42 (圖3 步 驟S15b)。溝槽42的深度例如是6 μ m。接著除去氧化膜34和側(cè)壁氧化膜41。參照?qǐng)D69，在整個(gè)面堆積柵極氧化膜43。由此形成覆蓋溝槽42的側(cè)壁的柵極氧 化膜43 (圖3 步驟S15c)。柵極氧化膜43的膜厚例如為0. 1 μ m。參照?qǐng)D70，在整個(gè)面堆積導(dǎo)電性的多晶硅膜，接著對(duì)該多晶硅膜進(jìn)行回蝕刻。由 此，通過僅在溝槽42內(nèi)部殘留多晶硅膜，從而在柵極氧化膜43上形成填充溝槽42的溝槽 柵44(圖3 步驟S15d)。參照?qǐng)D71，為了絕緣溝槽柵44，形成氧化膜13，進(jìn)而在上表面整體形成用于絕緣 柵極電極的氧化膜46。氧化膜46的膜厚例如為1 μ m。參照?qǐng)D72和圖73，在氧化膜46上通過光刻法形成第二抗蝕劑圖案R22。第二抗蝕劑圖案R22具有對(duì)應(yīng)于發(fā)射極觸點(diǎn)48 (圖51)的開口部。接著，將第二抗蝕劑圖案R22作為掩膜進(jìn)行使用，對(duì)氧化膜46進(jìn)行蝕刻，由此形成 發(fā)射極觸點(diǎn)48。發(fā)射極觸點(diǎn)48的寬度例如為8 μ m。參照?qǐng)D74，形成發(fā)射極電極49 (圖52 步驟S27)。發(fā)射極電極49的材料例如是 鋁或鋁硅。發(fā)射極電極49的膜厚能任意地設(shè)定。更具體地，例如發(fā)射極電極49的材料是 被添加了 1 %的硅的鋁，發(fā)射極電極49的膜厚是3. 6 μ m。再次參照?qǐng)D51，在p+半導(dǎo)體區(qū)域31的背面(圖51中的下表面)上形成集電極電 極50(圖52 步驟S28)。由此，得到功率半導(dǎo)體裝置D2。再有，雖然在上述中沒有說(shuō)明，但也可以進(jìn)行晶片的洗凈工序、硼注入時(shí)的掩膜氧 化形成工序、用于向溝槽柵的電連接的柵極電極的形成工序、發(fā)射極電極的形成后的覆蓋 膜形成工序、阻擋金屬的形成工序、以及半導(dǎo)體襯底的背面磨削工序。根據(jù)本實(shí)施方式，在功率半導(dǎo)體裝置為載流子蓄積型IGBT的情況下，能夠得到與 實(shí)施方式1相同的效果。再有，由于本實(shí)施方式的離子注入工序使用150keV左右的加速能量，所以如圖 75A所示那樣，磷(P)被注入到比較淺的區(qū)域。因此，如圖75B所示，即使在驅(qū)入后磷(P)也 殘留在比較淺的區(qū)域中。由此，對(duì)于通過硼(B)添加而形成的ρ基極區(qū)域37，較強(qiáng)地產(chǎn)生磷 (P)導(dǎo)致的補(bǔ)償摻雜(counter doping)的影響。為了降低該補(bǔ)償摻雜導(dǎo)致的影響，將離子注入機(jī)的加速能量條件作為MeV水平， 對(duì)磷(P)進(jìn)行注入也可。由此，如圖76A所示，磷(P)與本實(shí)施方式相比能夠被注入到較深 的區(qū)域。因此，如圖76B所示，在驅(qū)入后磷(P)集中在更深的區(qū)域中，因此減少了該補(bǔ)償摻 雜的影響。結(jié)果，可以預(yù)見晶體管的閾值電壓的穩(wěn)定化。此外，在本實(shí)施方式中，對(duì)應(yīng)于步驟S 15a (圖3)形成了側(cè)壁氧化膜41 (圖66)，但 為了進(jìn)一步的制造方法的簡(jiǎn)潔化，也可以省略側(cè)壁氧化膜41的形成。在該情況下，因?yàn)槲g 刻掩膜不包含側(cè)壁氧化膜41 (圖66)，所以通過該蝕刻掩膜形成的溝槽42V(圖77)變得比 溝槽42 (圖67)寬度寬。再有，在上述各實(shí)施方式的說(shuō)明中，第一和第二導(dǎo)電型的每一個(gè)是η型和ρ型，但 本發(fā)明并不被限定于此，第一和第二導(dǎo)電型的每一個(gè)是P型和η型也可。此外，作為形成具有多層結(jié)構(gòu)的晶片(半導(dǎo)體襯底)的方法，針對(duì)利用外延生成的 方法進(jìn)行了說(shuō)明，但本發(fā)明并不被限定于此，晶片例如通過FZ(Fl0ating Zone，浮區(qū))法形 成也可。此外，針對(duì)在形成側(cè)壁氧化膜(側(cè)壁膜)之前形成η+源極區(qū)域或η+發(fā)射極區(qū)域 (第三層)的方法進(jìn)行了說(shuō)明，但本發(fā)明并不限定于此，在形成側(cè)壁氧化膜(側(cè)壁膜)之后 形成η+源極區(qū)域或η+發(fā)射極區(qū)域(第三層)也可。此外，針對(duì)功率半導(dǎo)體裝置是硅器件的情況進(jìn)行了說(shuō)明，但本發(fā)明并不被限定于 此，例如，也可以是近年來(lái)進(jìn)行開發(fā)的、期待是高效率的碳化硅(silicon carbide)器件。對(duì)本發(fā)明詳細(xì)地進(jìn)行了說(shuō)明和表示，但這只是為了舉例表示，并不是限定，可以很 明確地理解本發(fā)明的范圍是通過本發(fā)明的技術(shù)方案所要求的范圍來(lái)解釋的。
權(quán)利要求
一種功率半導(dǎo)體裝置的制造方法，其中，具備準(zhǔn)備半導(dǎo)體襯底的工序，該半導(dǎo)體襯底具有一方的主面和另一方的主面，并且包含第一層，該第一層具有第一導(dǎo)電型并在所述一方的主面?zhèn)扰渲茫辉谒龅谝粚由闲纬删哂卸鄠€(gè)開口部的掩膜層的工序；通過使用所述掩膜層導(dǎo)入雜質(zhì)，從而在所述第一層上形成具有與所述第一導(dǎo)電型不同的第二導(dǎo)電型的第二層的工序；通過使用所述掩膜層導(dǎo)入雜質(zhì)，從而在所述第二層上形成具有所述第一導(dǎo)電型的第三層的工序；通過使用至少包含所述掩膜層的蝕刻掩膜進(jìn)行蝕刻，形成貫通所述第二層和所述第三層并到達(dá)所述第一層的溝槽的工序；形成覆蓋所述溝槽的側(cè)壁的柵極絕緣膜的工序；以及在所述柵極絕緣膜上形成填充所述溝槽的溝槽柵的工序。
2.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體裝置的制造方法，其中，還具備在形成所述第二 層的工序之后，為了縮窄所述多個(gè)開口部而在所述掩膜層的側(cè)壁上形成側(cè)壁膜的工序，所述蝕刻掩膜包含所述側(cè)壁膜。
3.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體裝置的制造方法，其中，在形成所述第二層的工 序中，還包括如下工序，即，通過從所述多個(gè)開口部中的相互相鄰的1對(duì)開口部的每一個(gè)， 向所述第一層的被所述掩膜層覆蓋的區(qū)域?qū)腚s質(zhì)，從而在表面?zhèn)戎行纬删哂斜人龅诙?層的雜質(zhì)濃度高的雜質(zhì)濃度的高濃度區(qū)域的工序。
4.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體裝置的制造方法，其中，所述掩膜層的所述多個(gè) 開口部在一個(gè)方向以一個(gè)周期設(shè)置，并且所述掩膜層的所述多個(gè)開口部的每一個(gè)在所述一 個(gè)方向具有一個(gè)寬度，所述一個(gè)周期小于所述一個(gè)寬度與所述第二層的擴(kuò)散深度的1. 6倍的和。
5.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體裝置的制造方法，其中，還具備在所述半導(dǎo)體襯 底的所述另一方的主表面上形成具有所述第二導(dǎo)電型的半導(dǎo)體區(qū)域的工序。
6.根據(jù)權(quán)利要求5所述的功率半導(dǎo)體裝置的制造方法，其中，還具備通過使用所述掩 膜層導(dǎo)入雜質(zhì)，從而在所述第一層上形成具有所述第一導(dǎo)電型的載流子蓄積層的工序，形成所述第二層的工序是通過在隔著所述載流子蓄積層的所述第一層上形成所述第 二層來(lái)進(jìn)行。
7.根據(jù)權(quán)利要求6所述的功率半導(dǎo)體裝置的制造方法，其中，形成所述載流子蓄積層 的工序使用離子注入機(jī)來(lái)進(jìn)行。
8.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體裝置的制造方法，其中，所述半導(dǎo)體襯底包含在 所述另一方的主面?zhèn)扰渲玫木哂兴龅诙?dǎo)電型的半導(dǎo)體區(qū)域。
9.根據(jù)權(quán)利要求8所述的功率半導(dǎo)體裝置的制造方法，其中，還具備通過使用所述掩 膜層導(dǎo)入雜質(zhì)，從而在所述第一層上形成具有所述第一導(dǎo)電型的載流子蓄積層的工序，形成所述第二層的工序是通過在隔著所述載流子蓄積層的所述第一層上形成所述第 二層來(lái)進(jìn)行。
10.根據(jù)權(quán)利要求9所述的功率半導(dǎo)體裝置的制造方法，其中，形成所述載流子蓄積層 的工序使用離子注入機(jī)來(lái)進(jìn)行。
全文摘要
本發(fā)明涉及功率半導(dǎo)體裝置的制造方法。在第一層(2)上形成具有多個(gè)開口部的掩膜層。通過使用掩膜層導(dǎo)入雜質(zhì)，從而在第一層(2)上形成具有與第一導(dǎo)電型不同的第二導(dǎo)電型的第二層(5)。通過使用掩膜層導(dǎo)入雜質(zhì)，從而在第二層(5)上形成具有第一導(dǎo)電型的第三層(7)。通過使用至少包含掩膜層的蝕刻掩膜進(jìn)行蝕刻，形成貫通第二層(5)和第三層(7)并到達(dá)第一層(2)的溝槽(10)。形成覆蓋溝槽(10)的側(cè)壁的柵極絕緣膜(11)。在柵極絕緣膜(11)上形成填充溝槽(10)的溝槽柵(12)。
文檔編號(hào)H01L21/027GK101901765SQ20091022178
公開日2010年12月1日 申請(qǐng)日期2009年11月16日 優(yōu)先權(quán)日2009年3月17日
發(fā)明者楢崎敦司 申請(qǐng)人:三菱電機(jī)株式會(huì)社