專利名稱：N型金屬氧化物半導(dǎo)體源漏注入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體元器件制造技術(shù)領(lǐng)域，具體涉及N型金屬氧化物半導(dǎo)體源漏注 入方法。
背景技術(shù)：
半導(dǎo)體器件制作是指在硅片上執(zhí)行一系列復(fù)雜的化學(xué)或物理操作。以互補(bǔ)金屬氧 化物半導(dǎo)體(CMOS)的制作工藝為例，如圖1所示，主要包括步驟101 在硅片的半導(dǎo)體襯底上形成N阱、P阱以及淺溝槽隔離區(qū)(STI)。現(xiàn)有CMOS制作工藝中，第一步是采用雙阱工藝來定義N型金屬氧化物半導(dǎo)體 (NMOS)和P型金屬氧化物半導(dǎo)體(PMOS)的有源區(qū)，從而得到N阱和P阱。然后，通過光刻 以及刻蝕等工藝，在半導(dǎo)體襯底上形成STI。步驟102 在硅片表面生長柵氧化層和淀積多晶硅，并利用光刻和刻蝕等工藝在N 阱上方形成NMOS的柵極結(jié)構(gòu)，在P阱上方形成PMOS的柵極結(jié)構(gòu)。本步驟中，首先進(jìn)行柵氧化層的生長，即在硅片表面氧化生長一層厚度約為20
50埃(a )的二氧化硅(SiO2)；然后，通過化學(xué)氣相淀積工藝，在硅片表面淀積一層多晶硅， 厚度約為500 α ；之后，通過光刻和刻蝕等工藝，制作出NMOS管和PMOS管的柵極結(jié)構(gòu)。本
發(fā)明所述柵極結(jié)構(gòu)包括由多晶硅構(gòu)成的柵極和位于柵極下方的柵氧化層。步驟103 在NMOS和PMOS柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上分別進(jìn)行輕摻雜漏(LDD)注入。在半導(dǎo)體器件微型化、高密度化、高速化和系統(tǒng)集成化等需求的推動下，柵極結(jié)構(gòu) 的寬度不斷減小，其下方的溝道長度也不斷減小，從而增加了源漏間電荷穿通的可能性，使 得漏電流顯著增加，因此，需要采用一些手段來降低漏電流出現(xiàn)的可能性，如LDD注入。在LDD注入之前，需要首先利用光刻定義出需要進(jìn)行LDD注入的區(qū)域；然后，利用 砷或氟化硼等較大質(zhì)量的摻雜材料進(jìn)行LDD注入，從而使硅片的上表面成為非晶態(tài)，大質(zhì) 量材料和表面非晶態(tài)有助于維持淺結(jié)，淺結(jié)有助于減少漏電流。步驟104 在硅片表面依次淀積二氧化硅和氮化硅(Si3N4)。步驟105 利用干法刻蝕工藝刻蝕硅片表面的氮化硅，形成NMOS和PMOS的柵極結(jié) 構(gòu)的側(cè)墻。在刻蝕過程中，需要保留環(huán)繞柵極結(jié)構(gòu)的二氧化硅，以便形成側(cè)墻，側(cè)墻可用于防 止后續(xù)進(jìn)行源漏注入時過于接近溝道以致發(fā)生源漏穿通，即注入的雜質(zhì)發(fā)生擴(kuò)散從而產(chǎn)生 漏電流。步驟106 在NMOS柵極結(jié)構(gòu)的側(cè)墻兩側(cè)的半導(dǎo)體襯底上進(jìn)行NMOS源漏區(qū)的光刻 和離子注入。首先利用光刻定義出要進(jìn)行離子注入的NMOS源漏區(qū)域；然后，按照定義出的區(qū)域 進(jìn)行η+源漏注入，步驟105中形成的側(cè)墻能夠用于保護(hù)溝道。η+源漏注入后形成的結(jié)深比步驟103中進(jìn)行LDD注入后形成的結(jié)深略大。注入的離子通常為磷(P)、鍺(Ge)、砷(As)。步驟107 去除硅片表面的二氧化硅。通常，采用氫氟酸等去除二氧化硅。在實際應(yīng)用中，步驟107也可在步驟106之前進(jìn)行，即也可在去除硅片表面的氮化 硅的同時去除二氧化硅。無論在什么時候執(zhí)行，其目的均是為了方便后續(xù)進(jìn)行離子注入，防 止二氧化硅的存在導(dǎo)致離子注入不均勻。步驟108 在PMOS柵極結(jié)構(gòu)的側(cè)墻兩側(cè)的半導(dǎo)體襯底上進(jìn)行PMOS源漏區(qū)的光刻 和離子注入。同樣，先利用光刻定義出要進(jìn)行離子注入的PMOS源漏區(qū)域；然后，按照定義出的 區(qū)域進(jìn)行P+源漏注入，步驟105中形成的側(cè)墻能夠用于保護(hù)溝道。P+源漏注入后形成的結(jié) 深比步驟103中進(jìn)行LDD注入后形成的結(jié)深略大。為了提高NMOS的性能，通常會采用如下方法一、減少柵氧化層的厚度，其缺點是 會導(dǎo)致柵氧化層的漏電流增大；二、使用應(yīng)力工程方法消除二氧化硅的應(yīng)力，該方法的缺點 是處理復(fù)雜度較高。經(jīng)過實驗證明，在對NMOS進(jìn)行源漏注入時，采用不同的離子注入順序所得到的 NMOS的性能通常是不同的。目前通常采用P、Ge、As、P的離子注入順序，這樣不僅避免了上 述兩缺陷，且獲得了較好的NMOS性能。

發(fā)明內(nèi)容
本發(fā)明提供NMOS源漏注入方法，以進(jìn)一步提高NMOS的性能。本發(fā)明的技術(shù)方案是這樣實現(xiàn)的一種NMOS源漏注入方法，該方法包括在硅片的半導(dǎo)體襯底的N阱上方形成NMOS的柵極結(jié)構(gòu)；在NMOS柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上進(jìn)行LDD注入；形成NMOS的柵極結(jié)構(gòu)的側(cè)墻；在NMOS柵極結(jié)構(gòu)的側(cè)墻兩側(cè)的半導(dǎo)體襯底上進(jìn)行NMOS源漏區(qū)的光刻和離子注 入，離子注入的順序是Ge、P、As、P。所述Ge與襯底所成的角度范圍為0至30度，能量范圍為10至35千電子伏特，劑 量范圍為1E14至1E15原子數(shù)/厘米2。第一次注入的所述P與襯底所成的角度范圍為0至30度，能量范圍為10至35千 電子伏特，劑量范圍為1E14至3E15原子數(shù)/厘米2。所述As與襯底所成的角度范圍為0至30度，能量范圍為10至40千電子伏特，劑 量范圍為1E14至3E15原子數(shù)/厘米2。第二次注入的所述P與襯底所成的角度范圍為0至30度，能量范圍為10至40千 電子伏特，劑量范圍為1E14至3E15原子數(shù)/厘米2。所述Ge與襯底所成的角度范圍為0至30度，能量范圍為10至35千電子伏特，劑 量范圍為1E14至1E15原子數(shù)/厘米2 ；第一次注入的所述P與襯底所成的角度范圍為0至30度，能量范圍為10至35千 電子伏特，劑量范圍為1E14至3E15原子數(shù)/厘米2 ；
4
所述As與襯底所成的角度范圍為0至30度，能量范圍為10至40千電子伏特，劑 量范圍為1E14至3E15原子數(shù)/厘米2 ；第二次注入的所述P與襯底所成的角度范圍為0至30度，能量范圍為10至40千 電子伏特，劑量范圍為1E14至3E15原子數(shù)/厘米2。與現(xiàn)有技術(shù)相比，本發(fā)明在進(jìn)行NMOS源漏注入時，采用的離子注入順序為Ge、P、 As、P，實驗證明，本發(fā)明提高了 NMOS的性能。


圖1為現(xiàn)有的半導(dǎo)體器件的制作方法流程圖；圖2為本發(fā)明實施例提供的NMOS源漏注入方法流程圖；圖3為采用現(xiàn)有以及本發(fā)明實施例提供的源漏注入方法時，NMOS的開態(tài)電流和關(guān) 態(tài)電流的關(guān)系示意圖。
具體實施例方式下面結(jié)合附圖及具體實施例對本發(fā)明再作進(jìn)一步詳細(xì)的說明。圖2為本發(fā)明實施例提供的NMOS源漏注入方法流程圖，如圖2所示，其具體步驟 如下步驟201 在硅片的半導(dǎo)體襯底上形成N阱、P阱以及STI。步驟202 在硅片表面生長柵氧化層和淀積多晶硅，并利用光刻和刻蝕等工藝在N 阱上方形成NMOS的柵極結(jié)構(gòu)，在P阱上方形成PMOS的柵極結(jié)構(gòu)。步驟203 在NMOS和PMOS柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上分別進(jìn)行LDD注入。步驟204 在硅片表面以及NMOS和PMOS柵極結(jié)構(gòu)的側(cè)壁和表面依次淀積二氧化 硅和氮化硅。步驟205 利用干法刻蝕工藝刻蝕硅片表面以及NMOS和PMOS柵極結(jié)構(gòu)的側(cè)壁和 表面的氮化硅，去除硅片表面以及NMOS和PMOS柵極結(jié)構(gòu)的側(cè)壁和表面的氮化硅，形成NMOS 和PMOS的柵極結(jié)構(gòu)的側(cè)墻。在刻蝕過程中，需要保留環(huán)繞柵極結(jié)構(gòu)的二氧化硅，以便形成側(cè)墻，側(cè)墻可用于防 止后續(xù)進(jìn)行源漏注入時過于接近溝道以致發(fā)生源漏穿通，即注入的雜質(zhì)發(fā)生擴(kuò)散從而產(chǎn)生 漏電流。步驟206 在NMOS柵極結(jié)構(gòu)的側(cè)墻兩側(cè)的半導(dǎo)體襯底上進(jìn)行NMOS源漏區(qū)的光刻 和離子注入，離子注入的順序是Ge、P、As、P。步驟207 去除硅片表面的二氧化硅。步驟208 在PMOS柵極結(jié)構(gòu)的側(cè)墻兩側(cè)的半導(dǎo)體襯底上進(jìn)行PMOS源漏區(qū)的光刻 和離子注入。圖2所示實施例也可以不包含與PMOS有關(guān)的技術(shù)特征。其中，步驟206中，注入的各種離子與襯底所成的角度、能量、劑量的最佳范圍如 下Ge 與襯底所成的角度0 30度，能量10 35千電子伏特(ev)，劑量1E14 1E15原子數(shù)/厘米2 ；第一次注入的P:與襯底所成的角度0 30度，能量10 35Kev，劑量1E14 3E15原子數(shù)/厘
米2;As 與襯底所成的角度0 30度，能量10 40Kev，劑量1E14 3E15原子數(shù)/厘
米2;第二次注入的P:與襯底所成的角度0 30度，能量10 40Kev，劑量1E14 3E15原子數(shù)/厘米
衡量NMOS性能的一個重要指標(biāo)是開態(tài)電流，在同樣的關(guān)態(tài)電流下，開態(tài)電流越 大，則NMOS的性能越好。圖3給出了對同一 NMOS采用現(xiàn)有的離子注入順序P、Ge、As、P和采用本發(fā)明實 施例提供的離子注入順序Ge、P、As、P時，開態(tài)電流(Idsat)和關(guān)態(tài)電流(Ioff)的關(guān)系示 意圖，圖3的橫坐標(biāo)為NMOS的開態(tài)電流，縱坐標(biāo)為NMOS的關(guān)態(tài)電流，電流的單位是微安/ 微米(uA/um)，圖中的實心點對應(yīng)本發(fā)明實施例提供的離子注入順序，空心點對應(yīng)現(xiàn)有技術(shù) 提供的離子注入順序，從圖3可以看出，對于同一 NM0S，在同樣的關(guān)態(tài)電流下，采用本發(fā)明 實施例提供的方法得到的開態(tài)電流比采用現(xiàn)有技術(shù)最高可提高4%。以上所述僅為本發(fā)明的過程及方法實施例，并不用以限制本發(fā)明，凡在本發(fā)明的 精神和原則之內(nèi)所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種N型金屬氧化物半導(dǎo)體NMOS源漏注入方法，該方法包括在硅片的半導(dǎo)體襯底的N阱上方形成NMOS的柵極結(jié)構(gòu)；在NMOS柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上進(jìn)行輕摻雜漏LDD注入；形成NMOS的柵極結(jié)構(gòu)的側(cè)墻；在NMOS柵極結(jié)構(gòu)的側(cè)墻兩側(cè)的半導(dǎo)體襯底上進(jìn)行NMOS源漏區(qū)的光刻和離子注入，離 子注入的順序是鍺Ge、磷P、砷As、P。
2.如權(quán)利要求1所述的方法，其特征在于，所述Ge與襯底所成的角度范圍為0至30度，能量范圍為10至35千電子伏特，劑量范 圍為1E14至1E15原子數(shù)/厘米2。
3.如權(quán)利要求1或2所述的方法，其特征在于，第一次注入的所述P與襯底所成的角度范圍為0至30度，能量范圍為10至35千電子 伏特，劑量范圍為1E14至3E15原子數(shù)/厘米2。
4.如權(quán)利要求1或2所述的方法，其特征在于，所述As與襯底所成的角度范圍為0至30度，能量范圍為10至40千電子伏特，劑量范 圍為1E14至3E15原子數(shù)/厘米2。
5.如權(quán)利要求1或2所述的方法，其特征在于，第二次注入的所述P與襯底所成的角度范圍為0至30度，能量范圍為10至40千電子 伏特，劑量范圍為1E14至3E15原子數(shù)/厘米2。
6.如權(quán)利要求1所述的方法，其特征在于，所述Ge與襯底所成的角度范圍為0至30度，能量范圍為10至35千電子伏特，劑量范 圍為1E14至1E15原子數(shù)/厘米2;第一次注入的所述P與襯底所成的角度范圍為0至30度，能量范圍為10至35千電子 伏特，劑量范圍為1E14至3E15原子數(shù)/厘米2 ；所述As與襯底所成的角度范圍為0至30度，能量范圍為10至40千電子伏特，劑量范 圍為1E14至3E15原子數(shù)/厘米2;第二次注入的所述P與襯底所成的角度范圍為0至30度，能量范圍為10至40千電子 伏特，劑量范圍為1E14至3E15原子數(shù)/厘米2。
全文摘要
本發(fā)明公開了N型金屬氧化物半導(dǎo)體源漏注入方法。包括在硅片的半導(dǎo)體襯底的N阱上方形成NMOS的柵極結(jié)構(gòu)；在NMOS柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上進(jìn)行輕摻雜漏LDD注入；形成NMOS的柵極結(jié)構(gòu)的側(cè)墻；在NMOS柵極結(jié)構(gòu)的側(cè)墻兩側(cè)的半導(dǎo)體襯底上進(jìn)行NMOS源漏區(qū)的光刻和離子注入，離子注入的順序是鍺Ge、磷P、砷As、P。本發(fā)明提高了NMOS的性能。
文檔編號H01L21/265GK102005388SQ20091019501
公開日2011年4月6日 申請日期2009年9月2日 優(yōu)先權(quán)日2009年9月2日
發(fā)明者劉金華 申請人:中芯國際集成電路制造(上海)有限公司