專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件的制造方法以及閃存器件及其驅(qū)動方法。
背景技術：
隨著信息處理技術的發(fā)展而開發(fā)了高度集成的閃存器件。特別是開發(fā)了
具有硅-氧化物-氮化物-氧化物-硅(SONOS)結(jié)構的閃存器件。
這種閃存器件可包括選擇晶體管，用于防止過擦除。但是，因為閃存器 件還包括選擇晶體管，所以難以實現(xiàn)高度集成。

發(fā)明內(nèi)容
提供一種半導體器件的制造方法，能減少半導體器件之間的偏差。此外， 本發(fā)明的實施例提供一種能被高度集成的閃存器件和驅(qū)動所述閃存器件的 方法。
根據(jù)一個實施例的一種半導體器件的制造方法，包括在半導體襯底上
形成氮化物膜；在所述氮化物膜上形成犧牲垂直結(jié)構；在所述犧牲垂直結(jié)構 的側(cè)面上形成犧牲間隔物；使用所述犧牲垂直結(jié)構和所述犧牲間隔物作為蝕 刻掩膜，對所述氮化物膜進行初始圖案化；從被初始圖案化的所述氮化物膜 去除所述犧牲間隔物，并在所述犧牲垂直結(jié)構的側(cè)面上形成柵電極；以及從 所述柵電極之間去除所述犧牲垂直結(jié)構，并用所述柵電極作為蝕刻掩膜對所 述氮化物膜進行第二次圖案化。
根據(jù)一個實施例的一種閃存器件，包括捕獲單元，布置在半導體襯底 上，用于捕獲電荷；隧道區(qū)域，包括第一隧道區(qū)域和第二隧道區(qū)域，所述第 一隧道區(qū)域?qū)谒霾东@單元，所述第二隧道區(qū)域與所述第一隧道區(qū)域相 鄰；源區(qū)和漏區(qū)，通過在所述源區(qū)和所述漏區(qū)之間的所述隧道區(qū)域間隔開； 以及柵電極，布置在所述隧道區(qū)域的第一隧道區(qū)域和第二隧道區(qū)域上。
根據(jù)一個實施例的一種驅(qū)動閃存器件的方法，包括通過向所述電荷捕獲單元射入熱電子，對存儲元件進行編程；以及通過向所述電荷捕獲單元射 入熱空穴，對所述存儲元件進行擦除。
根據(jù)實施例的閃存器件包括第一隧道區(qū)域、第二隧道區(qū)域以及單個柵電 極，所述柵電極布置在第一隧道區(qū)域和第二隧道區(qū)域上。
因此，根據(jù)實施例的閃存器件的結(jié)構是，存儲元件連接至選擇晶體管。 因此，閃存器件能減少過擦除現(xiàn)象。
此外，根據(jù)實施例的閃存器件使用一個柵電極來實現(xiàn)驅(qū)動接選擇晶體管 和存儲元件，并且改善集成度。
此外，根據(jù)實施例的閃存器件通過向電荷捕獲單元射入熱電子和熱空穴
對存儲元件進行編程和擦除。因此，能以NOR形式驅(qū)動根據(jù)實施例的閃存 器件，因此可高度集成。
此外，根據(jù)實施例的半導體器件的制造方法用犧牲垂直結(jié)構和犧牲間隔 物對氮化物膜進行圖案化。通過回蝕工藝形成犧牲間隔物，因此能以相同的 尺寸形成犧牲間隔物，犧牲間隔物彼此對稱。
根據(jù)實施例，使用犧牲間隔物作為掩膜對氮化物膜進行圖案化，因此在 后續(xù)的圖案化工藝中能將氮化物膜分成寬度相同的兩個部分。
因此，可以根據(jù)圖案化后的氮化物膜的兩個部分形成兩個半導體器件。 同時，減少了兩個半導體器件之間的偏差。
通過利用對稱的犧牲間隔物，根據(jù)實施例的半導體器件的制造方法減少 了器件之間的偏差。
此外，兩個器件中的每一個都包括第一隧道區(qū)域和第二隧道區(qū)域，上面 有對應的柵電極。
因此，兩個器件中的每一個都具有存儲元件與選擇晶體管連接的結(jié)構。 從而，閃存器件能夠減少過擦除。
此外，閃存器件能夠使用一個柵電極來驅(qū)動選擇晶體管組件和存儲元件 組件，以改善集成度。


圖1至圖7是剖視圖，示出制造根據(jù)實施例的具有SONOS結(jié)構的閃存 器件的方法的過程。
5圖8是示意圖，示出根據(jù)實施例的具有SONOS結(jié)構的閃存器件。
圖9是根據(jù)實施例的閃存器件的電路圖。
具體實施例方式
當使用術語"上"或"上方"，如果涉及層、區(qū)域、圖案或者結(jié)構，可理解為層、區(qū)域、圖案或結(jié)構直接在另一層或結(jié)構上面并且與另一層或結(jié)構相接觸，或者有居間的層、區(qū)域、圖案或結(jié)構。當使用術語"以下"或"下方"時，如果涉及層、區(qū)域、圖案或者結(jié)構，可理解為層、區(qū)域、圖案或結(jié)構直接在另一層或結(jié)構下方并且與另一層或結(jié)構相接觸，或者有居間的層、區(qū)域、圖案或結(jié)構。此外，基于附圖來描述在每一層的上或下方。為了說明的方便和清楚起見，附圖中，每一層的厚度或尺寸可以放大、忽略或者示意性地示出。此外，附圖中每個部件的尺寸不完全反映其實際尺寸。
圖1至圖7是剖視圖，示出制造根據(jù)實施例的具有SONOS結(jié)構的閃存器件的方法的工藝。
參照圖1，在半導體襯底100上形成器件隔離層110，由器件隔離層110之間的區(qū)域限定激活區(qū)域(activation region)。之后將低濃度n型雜質(zhì)注入激活區(qū)域，從而形成n型阱120。
參照圖2，在形成n型阱120以后，在半導體襯底100上形成隧道氧化物膜201、氮化物膜202以及緩沖層203。
在一個實施例中，通過熱氧化工藝形成厚約50 A至80 A的隧道氧化物膜201，通過化學氣相沉積(CVD)工藝形成厚約70A至100A的氮化物膜202。作為實例，用氮化硅(SiNx)制成氮化物膜202。
在氮化物膜202上面形成緩沖層203。作為實例，用氧化硅(SiOx)制成緩沖層203。
此外，可以在隧道氧化物膜201與氮化物膜202之間沉積高K材料，例如氧化鋁。
這樣，在半導體襯底100上面形成具有氧化物膜-氮化物膜-氧化物膜結(jié)構的ONO膜200a。同時，可通過掩膜工藝對ONO膜200a進行圖案化。
例如參照圖2，在緩沖層203上形成犧牲垂直結(jié)構(SVS)。例如可用氮化物或氧化物制成犧牲垂直結(jié)構(SVS)。
6根據(jù)實施例，犧牲垂直結(jié)構(SVS)可形成為高約3000A至4000A。 參照圖3,在形成犧牲垂直結(jié)構(SVS)以后，在半導體襯底100上形
成氮化硅層，并通過各向異性蝕刻工藝(例如回蝕工藝)對氮化硅層進行蝕刻。
因此，在犧牲垂直結(jié)構(SVS)的側(cè)面形成第一犧牲間隔物SS1和第二 犧牲間隔物SS2。第一犧牲間隔物SS1和第二犧牲間隔物SS2彼此對稱，犧 牲垂直結(jié)構(SVS)在它們之間。
通過各向異性蝕刻工藝形成第一犧牲間隔物SS1和第二犧牲間隔物 SS2，因此第一犧牲間隔物SS1和第二犧牲間隔物SS2基本上尺寸相同。更 具體地，第一犧牲間隔物SS1和第二犧牲間隔物SS2的下表面寬度相同。
之后，用第一犧牲間隔物SS1、第二犧牲間隔物SS2以及犧牲垂直結(jié)構 (SVS)作為蝕刻掩膜，對ONO膜200a進行圖案化。換而言之，對ONO 膜200a沒有布置第一犧牲間隔物SS1、第二犧牲間隔物SS2以及犧牲垂直 結(jié)構(SVS)的部分進行蝕刻。
參照圖4，將第一犧牲間隔物SS1和第二犧牲間隔物SS2去除。同時， 布置在第一犧牲間隔物SS1和第二犧牲間隔物SS2下面的部分緩沖層203也 被去除。
之后，通過CVD工藝在半導體襯底100上形成介電層204。例如可用氧 化硅制成介電層204。介電層204形成在犧牲垂直結(jié)構(SVS)的側(cè)面和上 表面上。
參照圖5，在介電層204上形成多晶硅層。通過各向異性蝕刻工藝(例 如回蝕工藝)對多晶硅層進行蝕刻，從而在犧牲垂直結(jié)構(SVS)的側(cè)面形 成第一柵電極310和第二柵電極320。
第一柵電極310和第二柵電極320布置在氮化物膜202上并且形成在氮 化物膜202側(cè)面上。第一柵電極310和第二柵電極320彼此對稱。
此外，通過各向異性蝕刻工藝形成第一柵電極310和第二柵電極320， 因此它們基本上尺寸相同。
參照圖6，在形成第一柵電極310和第二柵電極320以后，將犧牲垂直 結(jié)構(SVS)去除。
之后，用第一柵電極310和第二柵電極320作為掩膜，對緩沖層203、氮化物膜202以及隧道氧化物膜201進行蝕刻。
因此，在半導體襯底100上形成第一捕獲單元210，該第一捕獲單元210 包括第一隧道氧化物膜201a、第一電荷捕獲層202a以及第一介電層204a。 同時，形成第二捕獲單元210，第二捕獲單元210包括第二隧道氧化物膜 201b、第二電荷捕獲層202b以及第二介電層204b。
之后，在第一柵電極310和第二柵電極320外側(cè)的襯底中，注入低濃度 p型雜質(zhì)，從而形成LDD區(qū)域410、 420，并且將高濃度p型雜質(zhì)注入第一 柵電極310與第二柵電極320之間的區(qū)域，從而形成源區(qū)510。
參照圖7，在形成源區(qū)510以后，在第一柵電極310和第二柵電極320 的側(cè)面形成間隔物331、 332。同時，間隔物331、 332也布置在第一電荷捕 獲層202a和第二電荷捕獲層202b的側(cè)面，從而將第一電荷捕獲層202a和 第二電荷捕獲層202b隔離。
之后，在第一柵電極310和第二柵電極320的外側(cè)注入高濃度p型雜質(zhì)， 從而形成漏區(qū)521、 522。
這樣，形成包括存儲元件(memory cell) FL1、 FL2并具有SONOS結(jié)構 的閃存器件，該存儲元件FL1、 FL2彼此對稱。
第一存儲元件FL1包括第一柵電極310和第一捕獲單元210。
第一捕獲單元210包括第一隧道氧化物膜201a、第一電荷捕獲層202a 以及第一介電層204a。第一隧道氧化物膜201a設置在第一電荷捕獲層202a 與半導體襯底100之間，第一介電層204a設置在第一柵電極310與第一電 荷捕獲層202a之間。換而言之，第一捕獲單元210具有ONO結(jié)構。
第二存儲元件FL2包括第二柵電極320和第二捕獲單元220。
第二捕獲單元220包括第二隧道氧化物膜201b、第二電荷捕獲層202b 以及第二介電層204b。第二隧道氧化物膜201b設置在第二電荷捕獲層202b 與半導體襯底100之間，第二介電層204b設置在第二柵電極320與第二電 荷捕獲層202b之間。同樣，第二捕獲單元220具有ONO結(jié)構。
第一電荷捕獲層202a和第二電荷捕獲層202b可以捕獲并保持電荷。更 特別地，第一電荷捕獲層202a和第二電荷捕獲層202b可以捕獲并保持熱電 子和熱空穴。
第一柵電極310和第二柵電極320基本上尺寸相同。
8此外，第一電荷捕獲層202a的寬度Wl基本上與第一犧牲間隔物(SSI) 的寬度相同，同樣，第二電荷捕獲層202b的寬度W2基本上與第二犧牲間 隔物(SS2)的寬度相同。
因此，第一電荷捕獲層202a的寬度基本上與第二電荷捕獲層202b的寬 度相同。
第一柵電極310和第二柵電極320尺寸相同，并且第一電荷捕獲層202a 和第二電荷捕獲層202b尺寸相同，因此第一存儲元件FL1和第二存儲元件 FL2基本上尺寸相同。
因此，根據(jù)本發(fā)明實施例的具有SONOS結(jié)構的閃存器件能減少存儲元 件之間的偏差。
特別地，實施例的具有SONOS結(jié)構的閃存器件能減少因為電荷捕獲層 寬度的偏差所造成的存儲元件之間的偏差。
此外，第一存儲元件FL1具有隧道區(qū)域CH，隧道區(qū)域CH分為第一隧 道區(qū)域CH1和第二隧道區(qū)域CH2。隧道區(qū)域CH形成在源區(qū)510和漏區(qū)521 之間。
第一隧道區(qū)域CH1對應于第一捕獲單元210，第二隧道區(qū)域CH2與第 一隧道區(qū)域CH1相鄰。
更特別地，第一捕獲單元210布置在第一隧道區(qū)域CH1上，但是不布置 在第二隧道區(qū)域CH2上。換而言之，第一捕獲單元210只布置在第一隧道區(qū) 域CH1上。
因此，第一隧道區(qū)域CH1和第二隧道區(qū)域CH2被第一捕獲單元210分開。
第一柵電極310布置在第一隧道區(qū)域CH1和第二隧道區(qū)域CH2上。換 而言之，第一柵電極310布置在第一隧道區(qū)域CH1上，布置在第二隧道區(qū)域 CH2上，也就是布置在第一捕獲單元210上。
此外，第一柵電極310覆蓋第一捕獲單元210的側(cè)面。特別地，第一柵 電極310覆蓋第一電荷捕獲層202a的側(cè)面。
第二存儲元件FL2與第一存儲元件FL1有相同的結(jié)構。根據(jù)實施例，第 二存儲元件FL2與第一存儲元件FL1關于源極510對稱。
第一存儲元件FL1包括第一隧道區(qū)域CH1和第二隧道區(qū)域CH2，因此
9結(jié)構是一個晶體管連接一個存儲元件。
因此，根據(jù)實施例的閃存器件能實現(xiàn)更高的集成度。
換而言之，通過第一柵電極310可控制第一隧道區(qū)域CH1和第二隧道區(qū) 域CH2。
因此，第一存儲元件FL1和第二存儲元件FL2具有選擇晶體管的功能， 所以該閃存器件能減少過擦除現(xiàn)象。
圖8是示意圖，示出根據(jù)實施例的具有SONOS結(jié)構的閃存器件。圖9
是根據(jù)實施例的閃存器件的電路圖。
參照圖8和圖9，根據(jù)實施例的閃存器件向電荷捕獲層202a、 202b發(fā)射 熱電子和熱空穴，以對存儲元件FL1、 FL2進行編程和擦除。
換而言之，熱電子被發(fā)射到電荷捕獲層202a、 202b，以降低隧道區(qū)域 CH的閾值電壓(Vth)，從而對存儲元件FL1、 FL2進行編程。此外，熱空 穴被發(fā)射到電荷捕獲層202a、 202b，以去除電子，從而對存儲元件FL1、 FL2 迸行擦除。
并且，電荷捕獲層沒有布置在第二隧道區(qū)域CH2上，因此與第二隧道區(qū) 域CH2對應的部分執(zhí)行晶體管的功能。
下面參照表1回顧第一存儲元件FL1的編程、讀取以及擦除的過程。
首先，為了對存儲元件FL1進行編程，(通過SL)向第一字線WL1和 源區(qū)510提供高偏壓(VH)，向第一位線BL1提供反偏壓(VB)。
此外，向其他位線(例如BL2)提供抑制偏壓(inhibit bias, VI)，向 半導體襯底100以及其他字線(例如WL2)提供基準電壓，例如OV。
換而言之，向第一柵電極310和源區(qū)510提供高偏壓(VH)，向漏電 極521、 522提供反偏壓(VB)，向第二柵電極320提供基準電壓。
高偏壓(VH)的范圍大約是+9V至lj+llV，反偏壓(VB)的范圍大約是 十1V到+2V。此外，抑制偏壓(VI)的范圍大約是4V到6V，或者可以是浮 置(FL)。
通過這種偏壓配置，熱電子被發(fā)射到第一電荷捕獲層202a。 為了讀取第一存儲元件FL1，向第一字線WL1提供驅(qū)動偏壓(Vcc)，
向第一位線BL1提供讀取偏壓(Vread)。此外，向源區(qū)510 (通過SL)和
半導體襯底100提供基準電壓。換而言之，向第一柵電極310提供驅(qū)動偏壓(Vcc)，向漏區(qū)521、 522 提供讀取偏壓(Vread)。
驅(qū)動偏壓(Vcc)的范圍大約是3V到7V，讀取偏壓(Vread)的范圍大 約是0.3V到IV。
為了擦除第一存儲元件FL1，向第一字線WL1提供低偏壓(VL)，該 低電壓為負電壓，向源區(qū)510提供大約3V到5 V的正電壓。在一個實施例 中，可以向源區(qū)提供4V的電壓。
此外，向半導體襯底IOO提供基準電壓，向位線提供基準電壓或者浮置 (FL)，向其他字線提供基準電壓。
換而言之，向第一柵電極310提供低偏壓(VL)，向第二柵電極320 提供基準電壓。
低偏壓VL的范圍大約是-7V到-9V。
同樣地，向漏電極提供基準電壓或者浮置(FL)。
通過上述方式，熱空穴被發(fā)射到第一電荷捕獲層202a，從而對第一存儲 元件FL1進行擦除。
對包括多個存儲元件的每個頁或扇區(qū)可同時執(zhí)行擦除過程。 [表l] _
WL1WL2BL1BL2源區(qū)半導體襯底
編程VHOVVBVIVH0 V
讀取Vcc0 Vv讀取0 V0 V0 V
擦除0 VOV或FLOV或FL4 V0 V
如上所述，根據(jù)本實施例的閃存器件可以通過向電荷捕獲單元發(fā)射熱電 子和熱空穴對存儲元件進行編程或擦除。
因此，根據(jù)本實施例的閃存器件可以以NOR形式驅(qū)動，因此可高度集成。
本說明書中提及"一個實施例"、"一實施例"、"示例性實施例"等 等表示結(jié)合該實施例所述的特定特征、結(jié)構或特性包括在本發(fā)明的至少一個
ii實施例中。說明書中不同地方出現(xiàn)這樣的措辭不一定表示同一個實施例。此 外，當結(jié)合任一實施例描述特定特征、結(jié)構或特性時，認為本領域技術人員 能想到結(jié)合其他實施例實現(xiàn)這些特定特征、結(jié)構或特性。
雖然參照很多示例性實施例描述了本發(fā)明，但是應當理解，本領域技術 人員能構思很多其他的改型和實施例，它們都將落入本發(fā)明原理的精神和范 圍內(nèi)。更特別地，本發(fā)明、附圖以及所附權利要求書范圍內(nèi)的主題結(jié)合配置 的元件部分和/或配置中，各種變型和改型都是可能的。對本領域技術人員而 言，除了元件部分和/或配置中的變型和改型之外，替代性用途也顯而易見。
1權利要求
1、一種半導體器件的制造方法，包括在半導體襯底上形成氮化物膜；在所述氮化物膜上形成犧牲垂直結(jié)構；在所述犧牲垂直結(jié)構的側(cè)面上形成犧牲間隔物；使用所述犧牲垂直結(jié)構和所述犧牲間隔物作為蝕刻掩膜，對所述氮化物膜進行初始圖案化；從被初始圖案化的所述氮化物膜去除所述犧牲間隔物，并在所述犧牲垂直結(jié)構的側(cè)面上形成柵電極；以及從所述柵電極之間去除所述犧牲垂直結(jié)構，并使用所述柵電極作為蝕刻掩膜對所述氮化物膜進行第二次圖案化。
2、 如權利要求1所述的半導體器件的制造方法，其中，通過覆蓋被初 始圖案化的所述氮化物膜，包括覆蓋被初始圖案化的所述氮化物膜的外側(cè) 邊，來形成所述柵電極。
3、 如權利要求1所述的半導體器件的制造方法，其中，在所述犧牲垂 直結(jié)構的側(cè)面上形成犧牲間隔物包括在所述半導體襯底上形成犧牲間隔物材料層，以覆蓋所述犧牲垂直結(jié) 構；以及對所述犧牲間隔物材料層進行各向異性蝕刻，以形成所述輛牲間隔物。
4、 如權利要求1所述的半導體器件的制造方法，還包括 在將所述氮化物膜形成在襯底上之前，在所述半導體襯底上形成第一氧化物膜，其中所述氮化物膜形成在所述第一氧化物膜上；以及在將所述犧牲垂直結(jié)構形成在所述氮化物膜上之前，在所述氮化物膜上 形成第二氧化物膜，其中所述犧牲垂直結(jié)構形成在所述第二氧化物膜上。
5、 如權利要求4所述的半導體器件的制造方法，其中去除所述犧牲間 隔物包括去除所述第二氧化物膜的一部分。
6、 如權利要求1所述的半導體器件的制造方法，在去除所述犧牲間隔 物之后還包括在將所述柵電極形成在所述犧牲垂直結(jié)構的側(cè)面上之前，在所述半導體 襯底和被初始圖案化的所述氮化物膜上形成介電層。
7、 一種閃存器件，包括捕獲單元，布置在半導體襯底上，用于捕獲電荷；隧道區(qū)域，包括第一隧道區(qū)域和第二隧道區(qū)域，所述第一隧道區(qū)域?qū)?于所述捕獲單元，所述第二隧道區(qū)域與所述第一隧道區(qū)域相鄰；源區(qū)和漏區(qū)，在所述半導體襯底上間隔開，所述隧道區(qū)域位于所述源區(qū) 和所述漏區(qū)之間；以及柵電極，布置在所述第一隧道區(qū)域和所述第二隧道區(qū)域上。
8、 如權利要求7所述的閃存器件，其中，所述捕獲單元具有氧化物-氮 化物-氧化物結(jié)構。
9、 如權利要求7所述的閃存器件，其中，所述捕獲單元只布置在所述 第一隧道區(qū)域上。
10、 如權利要求7所述的閃存器件，其中，所述柵電極覆蓋所述捕獲單 元的上表面和側(cè)面。
11、 一種閃存器件的驅(qū)動方法，所述閃存器件包括源區(qū)和漏區(qū)，在襯 底上間隔開；第一隧道區(qū)域，形成在所述源區(qū)和所述漏區(qū)之間；第二隧道區(qū) 域，與所述第一隧道區(qū)域相鄰且形成在所述源區(qū)和所述漏區(qū)之間；電荷捕獲 單元，對應于所述第一隧道區(qū)域；以及柵電極，布置在所述第一隧道區(qū)域和 所述第二隧道區(qū)域上，所述方法包括通過向所述電荷捕獲單元射入熱電子，對存儲元件進行編程；以及 通過向所述電荷捕獲單元射入熱空穴，對所述存儲元件進行擦除。
12、 如權利要求11所述的閃存器件的驅(qū)動方法，其中在編程時，向所 述源區(qū)和所述柵電極提供高偏壓，向所述漏區(qū)提供反偏壓。
13、 如權利要求12所述的閃存器件的驅(qū)動方法，其中，所述高偏壓的 范圍是+9V到+1 IV，所述反偏壓的范圍是+lV到+2V。
14、 如權利要求11所述的閃存器件的驅(qū)動方法，其中在擦除時，向所 述柵電極提供低偏壓，所述低偏壓為負電壓，并且將所述漏區(qū)接地。
15、 如權利要求14所述的閃存器件的驅(qū)動方法，其中在擦除時，所述 低偏壓的范圍是-7V到-9V，向所述源區(qū)提供范圍在+3V至lj+5V的電壓。
全文摘要
一種半導體器件及其制造方法。提供一種半導體器件和閃存器件的制造方法。所述半導體器件的制造方法包括在半導體襯底上形成氮化物膜；在所述氮化物膜上形成犧牲垂直結(jié)構；在所述犧牲垂直結(jié)構的側(cè)面上形成犧牲間隔物；用所述犧牲垂直結(jié)構和所述犧牲間隔物作為蝕刻掩膜，對所述氮化物膜進行初始圖案化；在所述氮化物膜被初始圖案化之后去除所述犧牲間隔物，并在所述犧牲垂直結(jié)構的側(cè)面上形成柵電極；以及從所述柵電極之間去除所述犧牲垂直結(jié)構，并使用所述柵電極作為蝕刻掩膜，對所述氮化物膜進行第二次圖案化。
文檔編號H01L29/423GK101685802SQ20091017326
公開日2010年3月31日 申請日期2009年9月22日 優(yōu)先權日2008年9月22日
發(fā)明者朱星中 申請人:東部高科股份有限公司