專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，更具體地，涉及一種半導(dǎo)體器件 以及利用金屬4匕工藝(metallization process)制造該半導(dǎo)體器4牛的 方法。
背景技術(shù)：
隨著器件由于技術(shù)的發(fā)展而在尺寸上日益減小，在加工期間使 用諸如鋁(Al)的金屬可能會引起許多問題。 一些更嚴(yán)重的問題包 4舌前端工藝(front-end process) #月間的4豆溝道#文應(yīng)(short-channel effect)和后端工藝(Back-End-Of-the-Line ) ( BEOL )期間的RC時 間常凄t延遲。為了"f吏短溝道效應(yīng)最小化，已經(jīng)對新的器件原理圖、 各種離子注入方法、結(jié)深度精細控制(fine control)等作出了最優(yōu) 化嘗試。此外，為了使RC時間常數(shù)延遲最小化，已經(jīng)嘗試使用低 介電常凄t才才津+的"f吏用、4同(Cu )互連(copper interconnection )等。 具體i也，由于簡4匕的生產(chǎn)工藝(through-put process )， 電鍍法 (electroplating method )已經(jīng):故頻"f會;也用于銅互連。電鍍法需要通 過電場的應(yīng)用來在晶片邊緣上沉積銅離子。為了采用電鍍法，例如 4同泮予晶層(copper seed layer)的導(dǎo)體才才泮牛(導(dǎo)電才才泮十，conductor material)必須存在于晶片邊^(qū)彖上。圖1示出了一種半導(dǎo)體器件的截面圖，該半導(dǎo)體器件包括形成
在半導(dǎo)體一十底或下部金屬線10上和/或上方的金屬間介電(inter metal dielectric ) (IMD )層12。 IMD層12可以具有i殳置在其中的 通道孔或接觸孔。反擴散層14形成在IMD層12上和/或上方以及 通道孑L內(nèi)部，依次;也，鍍#)層(copper-plated layer ) 16形成在反擴 散層14上和/或上方。例如，可以在反擴散層14上和/或上方形成 銅籽晶層，以及然后可以通過電鍍工藝使用銅籽晶層來形成鍍銅層 16。
在如圖1所示的包括多個層(一層垂直堆疊在另一層上面)的 半導(dǎo)體器件的情況下，很難在每層的基礎(chǔ)上使用單獨的工藝沉積銅 籽晶層來形成鍍銅層16。此外，由于4支術(shù)快速發(fā)展而引起了通道孔 和溝槽(在該通道孔和溝槽中將掩埋鍍銅層)的尺寸的逐漸減小， 所以鍍銅層的間隙:t真充(gap-filling)性能具有其局限性。

發(fā)明內(nèi)容
本發(fā)明實施例涉及一種半導(dǎo)體器件及其制造方法，該方法使用 快速、更簡單的電鍍工藝形成4度銅層，從而實現(xiàn)了4是高的間隙填充 性能。
根據(jù)本發(fā)明實施例， 一種方法可以包括下列中至少之一在半 導(dǎo)體襯底上和/或上方形成至少一個第一金屬間介電(IMD)層；在 第一IMD層中形成第一孑L (aperture);在第一 IMD層上和/或上方 以及在第一孔內(nèi)部形成第一4度銅層；在第一4度銅層上和/或上方形成 至少一個第二 IMD層；在第二 IMD層中形成第二孔以暴露第一鍍 銅層；以及然后通過電鍍工藝在第二 IMD層上和/或上方以及在第 二孔內(nèi)部形成第二鍍銅層，其中電鍍工藝使用暴露的第 一鍍銅層作 為軒晶層。根據(jù)本發(fā)明實施例， 一種制造半導(dǎo)體器件的方法可以包括下列
中至少之一在半導(dǎo)體4于底上方形成下部金屬間介電(IMD)層； 在第一 IMD層中形成下部鑲嵌結(jié)構(gòu)以暴露半導(dǎo)體襯底；在下部IMD 層的最上表面、半導(dǎo)體襯底的最上表面以及下部鑲嵌結(jié)構(gòu)的側(cè)壁上 方形成下部金屬擴散阻止層 (lower metal-diffusion-preventing layer);在下部金屬擴散阻止層上方形成下部鍍4同層，并且該下部 4度銅層填充下部鑲嵌結(jié)構(gòu)；平坦化下部4度銅層以1^更在下部IMD層 的最上表面上方的部分下部4度銅層具有預(yù)定厚度；在平坦化的下部 鍍銅層上方形成上部IMD層；在上部IMD層中形成上部4t嵌結(jié)構(gòu) 以暴露下部鍍銅層；在上部IMD層的最上表面和上部4裏-嵌結(jié)構(gòu)的 側(cè)壁上方形成上部金屬擴散阻止層以便暴露與上部鑲嵌結(jié)構(gòu)相對 應(yīng)的下部鍍銅層的部分最上表面；以及然后通過實施電鍍工藝，在 上部IMD層上方形成上部鍍銅層，并且該上部鍍銅層填充上部鑲 嵌結(jié)構(gòu)，其中，電鍍工藝使用暴露的下部鍍銅層作為籽晶層。
才艮據(jù)本發(fā)明實施例， 一種半導(dǎo)體器件可以包括下列中至少之 一半導(dǎo)體襯底；第一金屬間介電(IMD)層，該第一金屬間介電 (IMD)層形成在半導(dǎo)體襯底上方；第一鑲嵌結(jié)構(gòu)，該第一鑲嵌結(jié) 構(gòu)形成在第一IMD層中，并暴露部分半導(dǎo)體一于底；第一4度銅層， 該第一4度銅層形成在第一 IMD層上方并填充第一鑲嵌結(jié)構(gòu)；第二 IMD層，該第二 IMD層形成在第一鍍銅層上方；第二鑲嵌結(jié)構(gòu)， 該第二鑲嵌結(jié)構(gòu)形成在第二 IMD層中，并暴露第一4度銅層；第二 4度銅層，該第二鍍銅層形成在第二 IMD層上方并填充第二鑲嵌結(jié) 構(gòu)，以便通過電鍍工藝形成該第二鍍銅層，其中，電鍍工藝使用暴 露的第 一鍍銅層作為籽晶層。
根據(jù)本發(fā)明實施例， 一 種半導(dǎo)體器件可以包括下列中至少之 一至少一個具有第一孔的第一金屬間介電(IMD)層，該第一金 屬間介電(IMD)層形成在半導(dǎo)體襯底上方；第一鍍銅層，該第一鍍銅層形成在第一 IMD層上方和第一孔內(nèi)部；至少一個第二 IMD 層，該至少一個第二 IMD層具有暴露第一鍍銅層的第二孔，并形 成在第一鍍銅層上和/或上方；以及第二鍍銅層，該第二鍍4同層通過 電鍍工藝形成在第二 IMD層上和/或上方以及第二孔內(nèi)部，該電鍍 工藝使用暴露的第 一鍍銅層作為籽晶層。


圖1示出了一種制造半導(dǎo)體器件的方法。
實例圖2A到圖21示出了制造#4居本發(fā)明實施例的半導(dǎo)體器件 的方法。
具體實施例方式
現(xiàn)在將詳細描述本發(fā)明優(yōu)選實施方式的制造半導(dǎo)體器件的方 法，在附圖中示出了實施例的實例。在所有可能的地方，在整個附 圖中使用相同的參考標(biāo)號以表示相同或相似的部件。
如實例圖2A所示，在半導(dǎo)體襯底40上和/或上方形成至少一 個第一金屬間介電(IMD)層50?？蛇x地，參考標(biāo)號40可以表示 設(shè)置在半導(dǎo)體襯底上和/或上方的晶體管或下部金屬層。因此，盡管 下面假設(shè)參考標(biāo)號40表示半導(dǎo)體襯底，但本發(fā)明實施例不限于此。 第一IMD層50可以包4舌單層或多層。例如，第一IMD層50可以 包括第一非4參雜石圭酸鹽玻璃(undoped silicate glass ) ( USG )層52、 第一氟石圭酸鹽3皮璃(fluorosilicate glass) ( FSG )層54和第二 USG 層56。然而，本發(fā)明實施例不限于此，且第一IMD層50可以由低 -k材料、超低-k材料、多孔材料(porous material)或類似材料組 成。如實例圖2B所示，可以4吏用光刻工藝和刻蝕工藝 (photolithography and etching processes )形成具有多個第 一孑L ( first aperture) 60的第一IMD層50。例如，可以通過在第一 IMD層50 上和/或上方形成光刻膠圖樣，并使用該光刻膠圖樣作為刻蝕掩模刻 蝕第一 IMD層50來形成第一孔60,其中上述光刻膠圖樣是用來暴 露下方的半導(dǎo)體襯底40中與第一孔60對應(yīng)的區(qū)域。這里，參考標(biāo) 號52A、 54A和56A分別表示刻蝕后的第一USG層52、刻蝕后的 第一 FSG層54和刻蝕后的第二 USG層56。
如實例圖2C所示，在第一 IMD層50A和半導(dǎo)體襯底40上和/ 或上方以及第一孔60內(nèi)部形成第 一金屬擴散阻止層(first metal-diffusion-preventing layer) 70。第一金屬擴散阻止層70用來 防止第一鍍銅層80A的銅原子擴散至第一 IMD層50A中，其中， 第一4度銅層80A 一務(wù)在隨后形成。第一金屬擴散阻止層70可以由導(dǎo) 電材料組成，該導(dǎo)電材料可以是諸如鉭(Ta)、氮化鉭(TaN)、鈦 (Ti )、氮化4太(TiN )、氮化4旦(TaN ) /4旦(Ta )、氮化硅4太(titanium silicon nitride ) ( TiSiN )、氮4匕4烏(WN )、氮4匕4告4太(titanium zirconium nitride) (TiZrN)、鈦(Ti) /氮化鈦(TiN)等中的至少一種。
^口實例圖2D所示，然后通過電4度工藝(electroplating process ) 在第 一金屬擴-散阻止層70上和/或上方和第 一孔60內(nèi)部形成第 一鍍 銅層(copper-plated layer ) 80。例如，可以通過物理氣相沉積(CVD ) 或化學(xué)氣相沉積(CVD)在第一金屬擴散阻止層70上和/或上方沉 積銅籽晶層，并將所得的結(jié)構(gòu)浸入到電解液中來形成第 一 鍍銅層 80。
如實例圖2E所示 ，然后可以通過化學(xué)^L械平坦化(chemical mechanical planarization ) ( CMP )來平坦化第一4度銅層80，以^f更在 第一 IMD層50A的最上表面上和/或上方只保留相應(yīng)于預(yù)定厚度d的一部分第一鍍銅層80A。例如，該預(yù)定厚度d可以在50A到150A 之間的范圍內(nèi)。
如實例圖2F所示，然后在第一鍍銅層80A上和/或上方形成至 少一個第二 IMD層100?？蛇x地，第二 IMD層100可以形成在如 實例圖2D所示的第一鍍銅層80上和/或上方，而不是形成在如實 例圖2E所示的平坦化的第一4t銅層80A上和/或上方。第二 IMD 層100可以包4舌單層或多個層。例如，第二 IMD層100可以包括「 第三USG層102、第二FSG層104和第四USG層106。然而，本 發(fā)明實施例不限于此，且第二 IMD層100可以由低-k材料、超低-k 材#十、多孔材#+或類似材#+組成。在第一鍍銅層80A上和/或上方 形成第二 IMD層100之前，可以在第一4度銅層80A上和/或上方形 成刻々蟲4f止層(etching-stop layer) 90?？獭┫x4亭止層90可以由i^^口 氮化硅(SiN )的氮化物材料組成。在這種情況下，第二 IMD層100 可以形成在刻蝕停止層90上和/或上方。
如實例圖2G所示，然后第二 IMD層100 ,皮形成具有用來暴露 第一4度銅層80A最上表面的多個第二孔120。例如，可以通過單4裏 嵌工藝或雙銀嵌工藝(single or dual damascene process )形成第二孑L 120。使用鑲嵌工藝形成作為第二孔120的溝槽和通道孔(或接觸 孔)的方法是眾所周知的，因此，在此將省略其詳細描述。在用于 形成第二孔120的光刻工藝和刻蝕工藝期間，刻蝕4亭止層90被用 來作為刻蝕終點(end point )。這里，參考標(biāo)號102A、 104A和106A 分別表示刻蝕后的第三USG層102、刻蝕后的第二 FSG層104和 刻蝕后的第四USG層106。
如實例圖2G所示，可以在由第二孔120暴露的第 一鍍銅層80A 的一些部分上和/或上方形成至少一個金屬襯墊110、 112。例如， 金屬襯墊110、 112可以形成在位于半導(dǎo)體襯底40邊緣的第一鍍銅 層80A的至少一個部分上和/或上方。如實例圖2H所示，在第二IMD層100A上和/或上方以及第二 孔120內(nèi)部形成第二金屬擴散阻止層130。在這種情況下，第二金 屬擴散阻止層130沒有完全覆蓋金屬襯墊110、 112以及暴露的第一 鍍銅層80A。第二金屬擴散阻止層130用來防止第二鍍銅層140的 銅原子擴散至第二 IMD層100A中，其中，第二鍍銅層140將在隨 后形成。第二金屬擴散阻止層130可以由導(dǎo)電材料組成，該導(dǎo)電材 料可以是諸如鉭(Ta)、氮化鉭(TaN)、鈦(Ti )、氮化鈦(TiN)、 氮4匕4巨(TaN )/4旦(Ta )、氮4匕石圭4太(titanium silicon nitride ) ( TiSiN )、 !U匕4烏(WN)、 ！U匕4告4太(titanium zirconium nitride ) (TiZrN)、 4太 (Ti) /氮化鈦(TiN)等。
然后，通過電鍍工藝在第二金屬擴散阻止層130上和/或上方以 及第二孔120內(nèi)部形成第二4度銅層140,其中，上述電鍍工藝4吏用 暴露的第一鍍銅層80A作為籽晶層。在這種情況下，金屬襯墊IIO、 112中的至少 一 個在電4度工藝期間4姿觸電4度4十(電4度引肚卩， electroplating pins )。如果隨后在第二鍍銅層140上和/或上方形成另 一個鍍銅層，則可以平坦化第二鍍銅層140,從而留下第二鍍銅層 140的一部分，該部分相應(yīng)于乂人第二 IMD層100A的最上表面開始 的一個預(yù)定厚度。該預(yù)定厚度可以在50A到150A之間的范圍內(nèi)。 然而，如果不在第二鍍銅層140上和/或上方形成另一個鍍銅層，則 可以平坦化第二4度銅層140直到暴露第二 IMD層100的最上表面。
^口實侈'J圖2I戶斤示，通過光亥寸工藝禾口凌'H蟲工藝(photolithography and etching processes ),可以進一步形成金屬阻擋物150,以^尋第一 纟度銅層80A和/或第二4度銅層140分成多個部分。
因此，形成了一種半導(dǎo)體器件，該半導(dǎo)體器件包括至少一個形 成在半導(dǎo)體襯底40上和/或上方的第一 IMD層50A。第一 IMD層 50A可以具有多個第一孔60。第一金屬擴散阻止層70形成在第一 IMD層50A和半導(dǎo)體襯底40上和/或上方以及第一孔60內(nèi)部。第一鍍銅層80A形成在第一金屬擴散阻止層70上和/或上方?？涛g4f 止層卯形成在第一鍍銅層80A上方，以及至少一個笫二 IMD層 100A形成在刻蝕停止層卯上和/或上方。第二 IMD層100A具有 多個暴露第一鍍銅層80A的第二孔120。至少一個金屬坤于墊110、 112形成在暴露于半導(dǎo)體襯底40的邊緣上和/或上方的第一鍍銅層 80上和/或上方。第二金屬擴散阻止層130形成在除了部分金屬4于 墊110、 112以及部分暴露的第一4度銅層80A外的第二IMD層100A 上和/或上方。第二鍍銅層140通過電鍍工藝形成在第二金屬擴散阻 止層130、金屬襯墊110和112以及所暴露的部分第一纟度銅層80A 上和/或上方，其中，電4度工藝^f吏用第一鍍銅層80A作為籽晶層。 此夕卜，可以進一步形成金屬阻擋物150以分隔開第一4度銅層80A和 /或第二4^銅層140。
從以上的描述顯而易見的是，本發(fā)明實施例4是供了一種半導(dǎo)體 器件及其制造方法，該方法以快速、但簡單的電鍍工藝形成了上部 鍍銅層，其中，該電鍍工藝使用下部鍍銅層作為銅籽晶層，而無需 ;冗積單獨的銅沖予晶層。由于以自底向上的方式(該方式4吏用先前形 成的下部l度銅層作為4予晶層)形成上部鍍銅層，所以可以不考慮孑L 的尺寸而從底部到頂部間隙填充銅，從而，消除了設(shè)計規(guī)則的影響 (design rule effect),并提供了優(yōu)良的間隙填充性能。特別地，在 深通道孔中間隙填充銅時，這會更加有效，其中，該深通道孔用于 系統(tǒng)級封裝(System In Package ) ( SIP )技術(shù)等。
盡管本文中描述了多個實施例，但是應(yīng)該理解，本領(lǐng)域技術(shù)人 員可以想到多種其他^f'務(wù)改和實施例，它們都將落入本/>開的原則的 精神和范圍內(nèi)。更特別地，在本公開、附圖、以及所附權(quán)利要求的 范圍內(nèi)，可以在主題結(jié)合排列的排列方式和/或組成部分方面進4亍各 種》多改和 文變。除了組成部分和/或4非列方面的》f改和改變以外，可 選的4吏用對 領(lǐng)域4支術(shù)人員來il是顯而易見的。
權(quán)利要求
1.一種方法，包括在半導(dǎo)體襯底上方形成至少一個第一金屬間介電(IMD)層；在所述第一IMD層中形成第一孔以暴露所述半導(dǎo)體襯底；在所述第一IMD層上方和所述第一孔中形成第一鍍銅層；在所述第一鍍銅層上方形成至少一個第二IMD層；在所述第二IMD層中形成第二孔以暴露所述第一鍍銅層；以及然后通過實施電鍍工藝，在所述第二IMD層上方和所述第二孔中形成第二鍍銅層，其中，所述電鍍工藝使用所述暴露的第一鍍銅層作為籽晶層。
2. 才艮據(jù)權(quán)利要求1所述的方法，進一步包4舌，在形成所述第一孔 之后和形成所述第一4度銅層之前在所述第一IMD層上方和所述第一孔中形成第一金屬擴 散阻止層，其中，所述第一鍍銅層形成在所述第一金屬擴散阻止層 上方。
3. 根據(jù)權(quán)利要求1所述的方法，進一步包括，在形成所述第一鍍 銅層之后和形成所述至少一個第二 IMD層之前平坦化所述第一鍍銅層以《更部分所述第一鍍銅層在所述第一 IMD層的最上表面上方具有預(yù)定的厚度。
4. 才艮據(jù)4又利要求1所述的方法，進一步包括，在形成所述第二孔 之后和形成所述第二鍍銅層之前在位于所述半導(dǎo)體村底的邊纟彖處的所述第 一鍍銅層的尋皮 暴露的部分上方形成至少 一個金屬襯墊，其中，在所述電鍍工藝期間所述金屬襯墊4妄觸至少一個 電鍍針。
5. 4艮據(jù)^又利要求2所述的方法，進一步包括，在形成所述第二孔 之后和形成所述第二鍍銅層之前在所述第二IMD層上方和所述第二孔中形成第二金屬擴 散阻止層，其中，所述第二鍍銅層形成在所述第一鍍銅層被暴露的 部分和所述第二金屬擴散阻止層上方。
6. 根據(jù)權(quán)利要求1所述的方法，進一步包括，在形成所述第二鍍 銅層之后平坦化所述第二鍍銅層以便部分所述二鍍銅層在所述第 二 IMD層的最上表面上方具有預(yù)定的厚度。
7. —種制造半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底上方形成下部金屬間介電(IMD)層；在所述下部IMD層中形成下部鑲嵌結(jié)構(gòu)以暴露所述半導(dǎo)在所述下部IMD層的最上表面的上方、所述半導(dǎo)體神十底 的最上表面的上方以及所述下部4裏嵌結(jié)構(gòu)的側(cè)壁的上方形成 下部金屬擴散阻止層；在所述下部金屬擴散阻止層上方形成下部鍍銅層，并且 所述下部鍍銅層填充所述下部鑲嵌結(jié)構(gòu)；平坦化所述下部鍍銅層以便部分所述下部鍍銅層在所述 下部IMD層的最上表面上方具有予貞定的厚度；在所述平坦^b的下部鍍4同層上方形成上部IMD層；在所述上部IMD層中形成上部4裏嵌結(jié)構(gòu)以暴露所述下部 鍍銅層；在所述上部IMD層的最上表面的上方和所述上部4t嵌結(jié) 構(gòu)的側(cè)壁的上方形成上部金屬擴散阻止層，以便暴露與所述上 部鑲嵌結(jié)構(gòu)對應(yīng)的所述下部鍍銅層的部分最上表面；以及然后通過實施電4度工藝，在所述上部IMD層上方形成上部鍍 銅層，并且所述上部4度銅層填充所述上部4裏嵌結(jié)構(gòu)，其中，所 述電鍍工藝使用所述暴露的下部4度銅層作為籽晶層。
8. —種半導(dǎo)體器件，包括 半導(dǎo)體襯底；第一金屬間介電(IMD)層，形成在所述半導(dǎo)體一于底上方；第一鑲嵌結(jié)構(gòu)，形成在所述第一IMD層中，并暴露部分 所述半導(dǎo)體襯底；第一4度銅層，形成在所述第一IMD層上方并填充所述第 一鑲嵌結(jié)構(gòu)；第二IMD層，形成在所述第一鍍銅層上方；第二4裏嵌結(jié)構(gòu)，形成在所述第二IMD層中，并暴露所述 第一鍍銅層；第二鍍銅層，形成在所述第二IMD層上方并填充所述第 二鑲嵌結(jié)構(gòu)，其中，通過電鍍工藝來形成所述第二鍍銅層，所 述電鍍工藝使用所述暴露的第一鍍銅層作為籽晶層。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，進一步包括第一金屬擴散 阻止層，所述第一金屬擴散阻止層形成在所述第一 IMD層、 所述半導(dǎo)體襯底和所述第一鑲嵌結(jié)構(gòu)的上方，其中，所述第一 4^銅層形成在所述第一金屬擴散阻止層上方。
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，進一步包括第二金屬擴散 阻止層，所述第二金屬擴散阻止層形成在所述第二 IMD層和 所述第二鑲嵌結(jié)構(gòu)的上方，以便暴露與所述第二鑲嵌結(jié)構(gòu)對應(yīng) 的所述第一4度銅層的部分最上表面。
全文摘要
一種半導(dǎo)體器件及其制造方法，該方法包括通過電鍍工藝，在第二IMD層上方和形成在第二IMD層中的第二孔內(nèi)部形成第二鍍銅層，其中，電鍍工藝使用暴露的第一鍍銅層作為籽晶層。使用該方法，可以更簡單快速地形成鍍銅層，并且可以實現(xiàn)優(yōu)良的間隙填充性能。
文檔編號H01L21/768GK101640184SQ200910160859
公開日2010年2月3日 申請日期2009年7月29日 優(yōu)先權(quán)日2008年7月29日
發(fā)明者李秉鎬 申請人:東部高科股份有限公司